JPS5950681A - Frequency discriminator - Google Patents

Frequency discriminator

Info

Publication number
JPS5950681A
JPS5950681A JP57160955A JP16095582A JPS5950681A JP S5950681 A JPS5950681 A JP S5950681A JP 57160955 A JP57160955 A JP 57160955A JP 16095582 A JP16095582 A JP 16095582A JP S5950681 A JPS5950681 A JP S5950681A
Authority
JP
Japan
Prior art keywords
output
frequency
circuit
period
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57160955A
Other languages
Japanese (ja)
Other versions
JPH0430239B2 (en
Inventor
Himio Nakagawa
一三夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57160955A priority Critical patent/JPS5950681A/en
Publication of JPS5950681A publication Critical patent/JPS5950681A/en
Publication of JPH0430239B2 publication Critical patent/JPH0430239B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/94Signal drop-out compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To prevent a frequency discriminator from being malfunctioned because of discontinuous signals and dropout, by making a constant current source inoperative when a count value of a counter circuit is brought only once to a state at the outside of a prescribed range. CONSTITUTION:T-FFs 25, 26, 27, frequency-divide a horizontal synchronizing signal separated from a video signal by 1/m, where (m) is a positive integer. Further, a counter 24 is controlled with an output of a frequency division circuit and counts a pulse inputted at an nH period, where (n) is a positive integer. When the count value is more or less for a prescribed value than a reference numeral for >=2 consecutive values, the counter 24 drives a constant power supply 28 or 29 so as to output an output current of opposite polarity.

Description

【発明の詳細な説明】 本発明は、周波数弁別装置に係り、特に、磁気記録装置
などから再生された映像信号の水平同期信号とほぼ一定
の周波数関係で発振する電圧制御形見振器(以下VCO
と略す)を制御するのに好適な周波数弁別装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency discriminator, and more particularly to a voltage-controlled keepsake oscillator (hereinafter referred to as VCO) that oscillates at a substantially constant frequency relationship with a horizontal synchronizing signal of a video signal reproduced from a magnetic recording device or the like.
This invention relates to a frequency discriminator suitable for controlling a frequency discriminator.

家庭用VTRでは、色信号はF’M変調された”輝度信
号の低周波側に帯域変換されて記録され・る。この帯域
変換された色信号は、再生された・時には周知の如く、
時間軸変動を有している。・このため、もとの帯域に変
換するためのキャリ−1ア信号に、この時間軸変動を起
こし、再生され。
In a home VTR, the color signal is band-converted to the lower frequency side of the F'M-modulated luminance signal and recorded.This band-converted color signal is sometimes reproduced, as is well known.
It has time axis fluctuations.・For this reason, this time axis variation is caused in the carrier 1a signal for conversion to the original band, and the signal is reproduced.

た色信号に含まれた時間軸変動を除去する方法。A method to remove time axis fluctuations contained in color signals.

が採用されているわけである。家庭用VTRと。is being adopted. Home VTR.

して代表的なVH8方式VTRを例にして、こ。Let's take a typical VH8 system VTR as an example.

の時間軸変動を除去する具体的な方法を説明す1.。1. Describes a specific method for removing time axis fluctuations. .

る0 NTSC方式のテレビ信号を記録、再生する。Ru0 Records and plays back NTSC television signals.

場合、搬送波周波数がIiOfH(h’水平走査周。If the carrier frequency is IiOfH (h'horizontal scanning period.

波数)となるように周波数変換される。同時に。The frequency is converted so that it becomes (wave number). at the same time.

1H(H:水平走査周期)毎に90°ずつ位相が1゜推
移され、かつ、この位相推移の方向として、。
The phase is shifted by 1° by 90° every 1H (H: horizontal scanning period), and the direction of this phase shift is as follows.

遅れ方向に推移されるのと、進み方向に推移さ。There are those that move in the backward direction and those that move in the forward direction.

れるのとが、1フイールド毎に交互に切換えら。It is possible to switch alternately for each field.

れるように信号処理される。このようにして低。The signal is processed so that In this way low.

周波に変換された色信号を以下低域変換色信号と称する
。この低域変換色信号を再生して、も。
The color signal converted into a frequency is hereinafter referred to as a low frequency converted color signal. This low-pass conversion color signal can also be regenerated.

との色副搬送周波数fB□ (= 3.579515 
FJ(z )の・色信号に戻すために、第1図のような
構成の色・信号処理回路が用いられる。1は再生された
、。
Color subcarrier frequency fB□ (= 3.579515
In order to restore the color signal of FJ(z), a color signal processing circuit having a configuration as shown in FIG. 1 is used. 1 was played.

時間軸変動を含んだ低域変換色信号が入力され5る第1
の入力端子、2はビデオヘッドの搭載さ。
The first part receives a low frequency converted color signal including time axis fluctuations.
Input terminal 2 is equipped with a video head.

れたシリンダの回転に同期したヘッドパルスを。The head pulse is synchronized with the rotation of the cylinder.

入力する第2の入力端子、3は再生された輝度・信号か
ら分離され、再生低域変換色信号とほぼ・同じ時間軸変
動を含む水平同期パルスを入力す10る第3の入力端子
、4は再生された低域変換色。
A second input terminal, 3, inputs a horizontal synchronizing pulse that is separated from the reproduced luminance signal and includes approximately the same time axis fluctuation as the reproduced low-frequency conversion color signal, 10, a third input terminal, 4. is the reproduced low-pass conversion color.

信号をもとの周波数の色信号に周波数変換する・ための
第1の掛算回路、5は第1の掛算回路用。
A first multiplication circuit for frequency converting a signal into a color signal of the original frequency; 5 is for the first multiplication circuit;

力から搬送波周波数f80の色信号を抽出するた。In order to extract a color signal of carrier frequency f80 from the power.

めの第1のBPF、6は第1のBPF出力から1)バー
スト成分を抽出するためのパーストゲート。
The first BPF, 6, is a burst gate for extracting 1) burst components from the first BPF output.

回路、7は位相比較回路、8はfsoで発振する。circuit, 7 is a phase comparator circuit, and 8 oscillates with fso.

発振器、9は周波数弁別器、10は位相比較回路。An oscillator, 9 a frequency discriminator, and 10 a phase comparison circuit.

7の出力と周波数弁別器9の出力を加算する加。7 and the output of frequency discriminator 9.

算回路、11ハ、中心周波数が160fHトナ6 V 
C2,。
Arithmetic circuit, 11c, center frequency 160fH toner 6V
C2,.

0には、VCOllの出方を1分周して90’ずっ。For 0, divide the output of VCOll by 1 and add 90'.

位相のずれた4相の11QfHの信号を出力する1゛分
周回路、13は、水平同期パルスとへラドパル。
A 1' frequency divider circuit outputs a four-phase 11QfH signal with a phase shift, and 13 is a horizontal synchronizing pulse and a herad pulse.

スとで制御され、を相の/In fHの信号を1H毎゛
に切換えて出力し、H毎の90’位相遅れとH毎5の9
0°位相進みを実現する切換回路、11は切換・回路1
3の出力と発振器出力8の出力の掛算を行・なう第2の
掛算回路、15は第2の掛算回路11の。
The /In fH signal of the phase is switched and output every 1H, and there is a 90' phase delay for each H and a 90' phase delay for each H of 5.
Switching circuit that realizes 0° phase advance, 11 is switching circuit 1
A second multiplication circuit 15 multiplies the output of the oscillator output 8 by the output of the oscillator output 8;

出力から、H毎に90°ずつ位相推移する( fsa・
+ tOfH)周波数の連続信号を抽出するためのII
II2O3PFである。
From the output, the phase shifts by 90° for each H (fsa・
II for extracting a continuous signal of + tOfH) frequency
It is II2O3PF.

第1の入力端子1から入力される色信号の搬・送波周波
数はIQ fH十△f(△fは時間軸変動に・起因する
周波数変動)である。一方、第2の掛・算器17Iでは
、発振器8の出力と、切換回路13の口出力とが掛算さ
れる。Voollの周波数が160゜fHとなっていた
とすると、切換回路11の出力の。
The carrier/transmission frequency of the color signal inputted from the first input terminal 1 is IQ fH + Δf (Δf is the frequency variation caused by the time axis variation). On the other hand, in the second multiplier 17I, the output of the oscillator 8 and the output of the switching circuit 13 are multiplied. If the Vooll frequency is 160° fH, the output of the switching circuit 11 is .

周波数はaOfHとなるので、第2の掛算回路13゜の
出力には、(fso + aofH)と(rso −7
1ofH) 。
Since the frequency is aOfH, the output of the second multiplication circuit 13° is (fso + aofH) and (rso −7
1ofH).

との2つの周波数成分が得られる。第2のBP、・・)
F15でこのうち(fsa + dofH)成分をとり
出するこの(fso + aofH)成分と色信号が第
1の掛算回路4で掛算されるので、搬送波周波数が(f
sa−’△f)と、(fso +2AOfH+△f)の
2種類の色。
Two frequency components are obtained. Second BP,...)
F15 extracts the (fsa + dofH) component. Since this (fso + aofH) component and the color signal are multiplied by the first multiplication circuit 4, the carrier frequency becomes (f
There are two colors: sa-'△f) and (fso +2AOfH+△f).

信号が得られる。第1のBPF5で、このうちしくfs
。−△f)の色信号を取り出す。この(fso−。
I get a signal. In the first BPF5, fs
. −Δf) is extracted. This (fso-.

△f)周波数はバースト信号の周波数なので、・位相比
較回路7で、発振器8と位相比較される・と、−Δfの
周波数差があるので、この周波数・差に応じた比較出力
が出力される。この比較量10力でVCOllが制御さ
れ、最終的にVCollの・周波数が1sofH+ a
△fとなり、切換回路13の・出力ではdofH+△f
と、入力色信号の時間軸変動と同じ変動をもった信号が
得られる。この時・に、第1のBPF sの出力の搬送
波周波数は、IR発振器8の出力と全く同じ周波数にな
゛す、時間。
Since the Δf) frequency is the frequency of the burst signal, the phase is compared with the oscillator 8 in the phase comparator circuit 7. Since there is a frequency difference of -Δf, a comparison output is output according to this frequency difference. . VCOll is controlled by this comparison amount 10 force, and finally the frequency of VColl becomes 1sofH+ a
△f, and the output of the switching circuit 13 is dofH+△f
Then, a signal having the same fluctuation as the time axis fluctuation of the input color signal can be obtained. At this time, the carrier frequency of the output of the first BPF s becomes exactly the same frequency as the output of the IR oscillator 8.

軸変動の除去された安定な色信号が再生できる。Stable color signals with axis fluctuations removed can be reproduced.

ここで、周波数弁別器は動作していないが、。Here, however, the frequency discriminator is not working.

vCOllの周波数が160fH近傍になるまでの間。Until the frequency of vCOll reaches around 160fH.

に動作することになる。すなわち、このV CO,、、
It will work. That is, this V CO,...
.

11は制御感度が十分高くかつ、周波数可変幅が。No. 11 has sufficiently high control sensitivity and variable frequency range.

広くないと、時間軸変動を十分吸収できず、色・むらを
生じる。周波数可変幅として5%以上に・するのが通常
である。一方、バース(信号は周・知のように、1Hご
とに約3μsの期間だけ挿5人されており、fsoを中
心にf、  ごとにスペク・トルな有している。このた
め、この第1図の系・gifHコとに安定点を有してい
る。ここで、もし・、VCOllが(160fH−af
H)周波数(2%強低・い周波数)で発振していると、
第1のBPF5+nの出力での搬送波周波数は(fso
 −fH)−△f。
If it is not wide enough, it will not be able to absorb time axis fluctuations sufficiently, resulting in color and unevenness. It is normal to set the frequency variable width to 5% or more. On the other hand, as is well known, the burst (signal) is inserted for a period of about 3 μs every 1H, and has a spectrum every f with fso as the center. There is a stable point in the system in Figure 1, gifH.Here, if VCOll is (160fH-af
H) If it oscillates at a frequency (more than 2% low/high frequency),
The carrier frequency at the output of the first BPF5+n is (fso
−fH)−△f.

となり、このうち−61分は吸収され、最終的・には、
(fso −fll)という周波数で系が安定し・てし
まうことになる。このようにVCollの周。
Of this, -61 minutes is absorbed, and finally,
The system becomes stable at a frequency of (fso - full). In this way, the circumference of VColl.

波数は(ISOfH±2 fu)以内に収まっていない
と1、誤まりだ周波数の色信号で再生されてしまうこ。
If the wave number is not within (ISO of H ± 2 fu), the color signal will be reproduced at an incorrect frequency.

とになる。It becomes.

そこで、周波数弁別器9でV C011の周波数。Therefore, the frequency discriminator 9 selects the frequency of VC011.

を常時測定し、常に位相比較回路7で正しい周。is constantly measured, and the phase comparator circuit 7 always measures the correct frequency.

波数に追込める範囲内にVCollを制御してお=nく
必要があるわけである。
Therefore, it is necessary to control VColl within a range that allows the wave number to be controlled.

この周波数弁別器は、通常は、ディジモル回゛路で構成
され、具体的には例えば第2図に示す・形で実現される
。17はVCOllの出力を入力・する第4の入力端子
、18は水平同期パルスを入り力する第5の入力端子、
19〜23はアントゲ−・ト、24は計数回路、25.
26.27はT −F、F、 、 2B 、・29け定
電流源回路である。25〜27のT −F、F、・のQ
出力がハイの時、すなわち、第3図で4V)Inから(
■齢の期間、ANDゲート19はVCOll。
This frequency discriminator is usually constituted by a digimole circuit, and is specifically realized, for example, in the form shown in FIG. 17 is a fourth input terminal to which the output of VCOll is input; 18 is a fifth input terminal to which horizontal synchronization pulses are input;
19-23 are ant gates, 24 is a counting circuit, 25.
26.27 is a T-F, F, , 2B, .29 constant current source circuit. 25-27 T -F, F, ・Q
When the output is high, that is, 4V in Figure 3) from In to (
During the second instar, AND gate 19 is VCOll.

の出力を計数回路2dに入力するように動作する。It operates so as to input the output to the counting circuit 2d.

計数回路24は、T −F、F、27のQ出力がハイに
In the counting circuit 24, the Q outputs of T-F, F, and 27 are high.

なる直前の1H期間(第3図(1v)の期間)、ア。During the 1H period immediately before the change (period shown in Figure 3 (1v)), a.

ンドゲート23の出力でリセットがかけられる。1゜計
数回路24は、7fH期間VC011の出力を計。
A reset is applied by the output of the second gate 23. The 1° counting circuit 24 counts the output of VC011 during the 7fH period.

数するように動作する。もし、計数回路27Iの計数値
が160 X A +4以上(すなわち、VCollの
周波数が161fH以上)であれば、ANDゲート20
に入力される出力がハイになり、16o×4−4以下(
すなわち、■C011の周波数が159゛fH以下)で
あれば、ANDゲート21に入力され。
Works like a number. If the count value of the counting circuit 27I is 160 X A + 4 or more (that is, the frequency of VColl is 161fH or more), the AND gate 20
The output input to becomes high, and the output is 16o x 4-4 or less (
That is, if the frequency of ■C011 is below 159°fH), it is input to the AND gate 21.

る出力がハイになる。この状態は、第3図から゛明らか
なように、次にリセットがかかる時(xtl)・まで(
すなわち、(lx) 、 (x)・(×1)の期間)続
くこ5とになる。
output goes high. As is clear from Figure 3, this state remains until the next reset (xtl).
In other words, the period (lx), (x)·(x1)) continues.

ANDゲー) 20と21のそれぞれの他方の入“力は
、ANDゲート22で制御され、この出力状態のうちの
1H期間(X)ハイとなる。したかつ・て、この(×)
の期間だけ、VCOllの周波数10が161fH以上
であればANDゲー)20の出力が・159fH以下で
あればANDゲート21の出力が、。
The other input of each of the AND gates 20 and 21 is controlled by the AND gate 22, and becomes high for 1H period (X) of this output state.
If the frequency 10 of the VCOll is 161 fH or more during the period of , then the output of the AND gate 20 is ・159 fH or less, the output of the AND gate 21 is .

それぞれハイになる。Each gets high.

定電流源28は、入力がハイの時だけVCO。The constant current source 28 is a VCO only when the input is high.

11の周波数が下る方向に電圧を変える極性で一電流を
出力し、定電流源29は入力がハイの時だ。
A current is output with a polarity that changes the voltage in the direction in which the frequency of 11 decreases, and the constant current source 29 is at high input.

けその反対極性の電流を出力するように構成さ。Configured to output a current of opposite polarity.

れる。It will be done.

以」二のようにして、8Hごとに、1H期間、。In the following manner, every 8H, 1H period.

760110周波数が所定の周波数より高い時、−17
゜ もしくは低い時にvCollの周波数を変化させ゛るよ
うに出力を出すわけである。
-17 when the 760110 frequency is higher than the predetermined frequency
It outputs an output so as to change the frequency of vColl when it is low or low.

VCOllの周波数が159fHから161fHの間に
The frequency of VCOll is between 159fH and 161fH.

ある時は、位相比較回路7の動作で、正しい周。Sometimes, the correct frequency is determined by the operation of the phase comparator circuit 7.

波数になるようにvCollを制御するので、周波数弁
別器の方は出力を出す必要は無いわけで゛ある。
Since vColl is controlled to match the wave number, there is no need for the frequency discriminator to output an output.

この周波数弁別器9は以上のようにディジタ。This frequency discriminator 9 is a digital one as described above.

ル回路で構成されるので本質的にはきわめて正。It is essentially a very positive circuit.

確な周波数弁別が可能なものであるが、現実に1′□は
以下に説明するような2つの欠点があり、そ。
Although accurate frequency discrimination is possible, in reality, 1'□ has two drawbacks as explained below.

の性能向上が強く望まれている。There is a strong desire to improve the performance of

その第1は、画面上部で、時々大きく色相が。The first is at the top of the screen, where the hue sometimes becomes large.

変化するいわゆるカラーフリッカを起こす一因。One of the causes of so-called color flicker.

になっていること、第2は、ドロップアウト時15の色
相変化を大きくする一因となっていること・である。
The second reason is that it is one of the factors that increases the hue change at the time of dropout.

この2つの原因はどちらも同じものであり、・この周波
数弁別回路に入力される水平同期信号・の周期が乱れる
と、計数回路24の計数時間が変−・・・化し、定電流
源を誤まって動作させるために生′じる。
These two causes are the same. If the period of the horizontal synchronizing signal input to this frequency discrimination circuit is disturbed, the counting time of the counting circuit 24 changes. It is created in order to operate in a stable manner.

家庭v’raでは2つのヘッドを用いて、1フ。At home v'ra, two heads are used and one frame is used.

イールド毎にヘッドを切換えて使用している。The head is switched and used for each yield.

このため、ヘッドの切換え部で、信号が不連続になる。Therefore, the signal becomes discontinuous at the switching section of the head.

この部分で、水平同期パルスの周期が・正しくIHにな
らず、最大±0.2H程度変化するbこのため、この不
連続部が第6図(V)から(vlll) ’の区間内に
入ると、ANDゲート19を開けてい゛る期間が正しく
71Hにならない。したがって、1・VCOllの周波
数が正しく 16[1fHになっていて・も、計数期間
が71Hになっていないので、計数・パルス数は16o
×aからその期間の誤差だけ数・が異なる。例えば、不
連続部で水平同期パルス・の期間が1.2Hになると、
計数期間は4.2Hに。
In this part, the period of the horizontal synchronizing pulse does not become IH correctly and changes by about ±0.2H at most. Therefore, this discontinuous part falls within the interval from (V) to (vllll)' in Figure 6. Then, the period during which the AND gate 19 is open is not correctly 71H. Therefore, even if the frequency of 1 VCOll is correctly 16[1fH], the counting period is not 71H, so the number of counting pulses is 16[fH].
The number differs from ×a by the error of that period. For example, if the period of the horizontal synchronizing pulse becomes 1.2H at the discontinuous part,
The counting period is 4.2 hours.

なる。したがって計数パルス数は160 X 4.2 
”” 。
Become. Therefore, the number of counting pulses is 160 x 4.2
””.

672となり、32個も多くなる。したがって、周。The number becomes 672, which is an increase of 32 pieces. Therefore, Zhou.

波数が高すぎると判別し、定電流源28を動作さ。It is determined that the wave number is too high, and the constant current source 28 is operated.

せ、■C011の周波数を下げる方向に動作させ。■ Operate in the direction of lowering the frequency of C011.

る。                    、、1
この不連続部は垂直同期パルスの6H程度前・で起こる
ので、これによる周波数じよう乱を吸・収するのに時間
がかかると、画面上部にその影・響がでるわけである。
Ru. ,,1
This discontinuity occurs about 6H before the vertical synchronization pulse, so if it takes time to absorb the frequency disturbance caused by this, it will affect the upper part of the screen.

ドロップアウト時には、ノイズのため、偽水)平同期パ
ルスが出るので、これによりやはり計・数刻間が4Hに
ならない場合が生じ、同様に周・波数じよう乱を与える
At the time of dropout, a false horizontal synchronization pulse is generated due to noise, so that the total number of ticks may not be 4H, which also causes frequency and wave number disturbances.

本発明の目的は、カラーフリッカを起こさず〜また、ド
ロップアウト時の色相性れを軽減するl)1周波数弁別
装置を提供することにある。
An object of the present invention is to provide a (1) one-frequency discrimination device that does not cause color flicker and reduces hue inconsistencies during dropouts.

すなわち、ヘッド切換に伴なう信号の不連続。In other words, signal discontinuity due to head switching.

ドロップアウトによって生じる周波数弁別装置。Frequency discriminator caused by dropouts.

の誤動作は単発的に生じるものであり、vCOoの周波
数ずれによる周波数弁別装置の出力はあ1−。
The malfunction of is a one-off occurrence, and the output of the frequency discriminator due to the frequency deviation of vCOo is 1-.

る期間以上にわたって連続的に出力される事を。It must be output continuously for a period longer than that specified.

利用し、計数回路からの出力が2回以上連続し。The output from the counting circuit is repeated two or more times in a row.

て生じた場合のみ定電流源を動作させ、信号の。Operate the constant current source only when a signal is generated.

不連続、ドロップアウトによって、周波数弁別。Frequency discrimination by discontinuities and dropouts.

装置が誤動作するのを防止するものである。′2.。This prevents the device from malfunctioning. '2. .

以下、本発明の一実施例を第4図により説明。An embodiment of the present invention will be explained below with reference to FIG.

する。第4図において、31はORゲート、32は。do. In FIG. 4, 31 is an OR gate, and 32 is an OR gate.

NANDゲー)、53.38*A5はANDゲート、 
NAND game), 53.38*A5 is AND gate,
.

35+3S、37,39*’0,41.112  はイ
ンバータ、3/1はD゛−F、Fl、AtはRS F’
、F、である。第3図におい5て、VCOllが正しく
16ofHで発振している。
35+3S, 37,39*'0,41.112 is inverter, 3/1 is D゛-F, Fl, At is RS F'
,F. At 5 in FIG. 3, VCOll is correctly oscillating at 16ofH.

場合、計数回路がリセットをかけられてから、・637
個入力パルスを計数する時点までANDゲ・−ト21に
入力される側の出力がハイ状態で、そ・れから4個計数
し、丁度640個計数した時点で10計数がス)ツブす
る。したがって、ORゲート・31の出力は、第5図(
i)のようになる。このOR・ゲート31とANDゲー
ト22の出力のNAND・をとると、第5図U)のよう
にロー状態のままに・なる。したがって、D−F、F、
  の出力もロー状1)態のままなので、ANDゲー引
出力もローが続。
In this case, after the counting circuit is reset, ・637
The output on the side input to the AND gate 21 is in a high state until counting 4 input pulses, then 4 pulses are counted, and when exactly 640 pulses have been counted, the 10 count stops. Therefore, the output of OR gate 31 is as shown in Fig. 5 (
i). When the outputs of the OR gate 31 and the AND gate 22 are NANDed, the output remains low as shown in FIG. 5U). Therefore, D−F, F,
Since the output of 1) remains low, the AND gate output also remains low.

く。したがって、R8F、F、  のQ出力もp−状。Ku. Therefore, the Q output of R8F, F, is also p-like.

態が続き、ANDゲート53の出力もローとなる。The state continues, and the output of the AND gate 53 also becomes low.

次に、(v)から(will)の期間がAHテナ<すl
l)、。
Next, the period from (v) to (will) is AH tena
l),.

計数値が636以下になった場合を考える。AN2.。Consider a case where the count value becomes 636 or less. AN2. .

、11゜ Dゲート19の閉じ計数回路24の計数動作が終。, 11° The counting operation of the counting circuit 24 of the D gate 19 is completed.

わフた時、ANDゲート21に入力される側の出・力は
ハイ状態が続くので、ORゲート31の出力。
When the output goes wide, the output input to the AND gate 21 remains high, so the output of the OR gate 31.

は第5図(i/)のように区間(1v)からハイ状態が
・続く。このため、NANDゲート32の出力はA5N
Dゲート22の出力がハイになる期間だけ(j/)・に
示すようにローになる。このパルスがD −F、・F、
で1H遅延された後、パルスの立上り部を微・分する回
路(インバータ55,36.37とANDゲートで構成
)を経るので、R8F、F、  のセット入10力に(
k′)に示すように(XI)と<xl)の間にパルス。
As shown in FIG. 5 (i/), the high state continues from the interval (1v). Therefore, the output of the NAND gate 32 is A5N
Only during the period when the output of the D gate 22 is high, it becomes low as shown by (j/). This pulse is D −F, ・F,
After being delayed by 1H, the rising part of the pulse passes through a circuit (consisting of inverters 55, 36, 37, and an AND gate) that differentiates and divides the pulse.
pulse between (XI) and <xl) as shown in k').

が入力される。したがって、(Xl+)以降RS F、
F、。
is input. Therefore, after (Xl+) RSF,
F.

出力はハイになる。しかし、ANDゲート22の。Output goes high. However, the AND gate 22.

出力がハイになるのは父の間だけなので、AN。The output is high only in the father's room, so AN.

Dゲート33の出力はやはり四−状態が続くこと、。The output of the D gate 33 still remains in the 4-state.

になるので、ANDゲート21はやはりハイにな。Therefore, AND gate 21 is still high.

る事はない。同様に(V)から(vl)の区間がaHよ
There's nothing to do. Similarly, the interval from (V) to (vl) is aH.

り長くなり、6t4以上で計数が停止した場合を。In this case, the count becomes longer than 6t4 and counting stops.

考える。この時ORゲート31の出力は第5図(iすの
ようになる。したがつて、NANDゲート32.。
think. At this time, the output of the OR gate 31 is as shown in FIG.

、12゜ の出力は(j″)のようになり、やはり、RS lli
’、F、−34の人力には(k′)のパルスがあられれ
、(xii)・以降RS F、F、34の出力は(e’
)のようにハイに・なる。しかしこの時も、ANDゲー
)22の出力・は保)の時だけハイになるので、AND
ゲート355の出力はロー状態が続く。
, 12° output is like (j″), and again, RS lli
A pulse of (k') is applied to the human power of ', F, -34, and (xii)・After that, the output of RS F, F, 34 is (e'
) to get high. However, at this time as well, it becomes high only when the output of AND game 22 is held, so the AND
The output of gate 355 remains low.

このようにして、それまで、計数時間が正常・でVCO
llの周波数も160fHに正しくなってい・て、急に
計数値が変化して所定の範囲外にでた・場合は、VCO
llを制御する定電流源は全く動10作しない。次に、
前の状態が計数値が636以下。
In this way, until then, the counting time is normal and the VCO is
The frequency of ll is also set correctly to 160fH, but if the count suddenly changes and goes out of the specified range, check the VCO.
The constant current source that controls ll does not operate at all. next,
In the previous state, the count value was 636 or less.

もしくは6AA以上となっていて、引き続き計数。Or it is 6AA or higher and continues to be counted.

値が636もしくは664以上となりだ場合を考え6る
0 この時は、ANDゲート22がハイになる休)の、。
Consider the case where the value is 636 or 664 or more.In this case, the AND gate 22 becomes high.

区間、R8F、F、はハイ状態になっているのでA。Section R8F, F is in a high state, so A.

NDアゲート3の出力は(沁の区間(m′″)に示すよ
The output of ND Agate 3 is shown in the section (m''').

うにハイになる。したがって、この(2)の区間計。Get high on sea urchins. Therefore, this (2) interval total.

数回路2tの出力のハイの方で定電流源が動作さ。The constant current source operates on the high side of the output of several circuits 2t.

せられることになる。このあと、22の出力の立。。You will be forced to do so. After this, the output of 22 is set. .

下りを微分する回路(インバータ59.10,41.(
f2・とANDゲー)43で構成)でRS F、F’、
のりセラ・ト人力に(X)と(XDの間にリセットパル
スが(h)に示・ずように人力される。ここで一度RS
 FJ’、は口。
Circuit for differentiating the downstream (inverters 59.10, 41.(
RS F, F',
A reset pulse is manually applied between (X) and (XD) as shown in (h).
FJ', mouth.

−になるが、ANDゲート38の方から(XI)と(x
ll)。
-, but from the AND gate 38, (XI) and (x
ll).

の間にまたセットパルスが人力されるので、R8S F
、F、 aaの出力は(1′勺 に示すようにまたハ。
During this period, the set pulse is manually applied again, so R8S F
, F, aa's output is (1') and C as shown in .

イに戻り、次回の計数回路2tの出力による電流。Returning to step A, calculate the current due to the next output of the counting circuit 2t.

源制御動作を行なわせる状態になる。The state is such that source control operation is performed.

このようにして、周波数が所定の範囲外にあ、。In this way, the frequency is outside the predetermined range.

す、計数回路24の計数値が所定の範囲外にある。However, the count value of the counting circuit 24 is outside the predetermined range.

事が続いて起こる場合は2回目以降は毎回、定。If things happen one after another, it is the same every time from the second time onwards.

電流源を動作させることになる。This will operate the current source.

以上説明したように、−回だけ計数回路2dの。As explained above, the counting circuit 2d only - times.

計数値が所定外になった時には、定電流源は動い作しな
いので、信号の不連続やドロップアウトなどでこの周波
数弁別装置は誤動作しないわけである。
Since the constant current source does not operate when the count value is outside a predetermined value, this frequency discriminator does not malfunction due to signal discontinuity or dropout.

この周波数弁別装置は説明上、NTSC方式テレビ信号
を扱うVH8方式VTRに使用する。!9、−場合で説
明したが、計数回路の値を適宜変更す゛るだけで、その
他の方式のテレビ信号を扱う場・合や、他の記録方式の
VTRにも使用できる事・は明白である。また、色信号
処理回路にかかわ・らず、水平同期パルスと所定の関係
になるよう5にVCO,モータなどを制御する場合にも
同様・に使用できる事も明白である。また、ビデオデ・
イスクなど、VTR以外のビデオ信号再生装置・にも使
用できることも当然のことである。  ・以上説明した
ように、本発明によれば、信号10の不連続、ドロツブ
アラ)などによる計数期間・設定膜まりによつ゛C周波
数弁別動作が誤動作す。
For purposes of explanation, this frequency discriminator is used in a VH8 system VTR that handles NTSC system television signals. ! Although explained in case 9.-, it is clear that the present invention can be used to handle television signals of other systems or to VTRs of other recording systems by simply changing the value of the counting circuit as appropriate. It is also clear that regardless of the color signal processing circuit, the present invention can be similarly used when controlling a VCO, motor, etc. so as to have a predetermined relationship with the horizontal synchronizing pulse. Also, video
It goes without saying that it can also be used for video signal reproducing devices other than VTRs, such as discs. - As explained above, according to the present invention, the C frequency discrimination operation malfunctions due to the counting period and set membrane error due to discontinuity of the signal 10, dropout error, etc.

ることを防止できるので、カラーフリッカ、ド。This prevents color flickering and deterioration.

ロツプアウト発生時の色相乱れが軽減でき、性・能を著
しく向上できる。          1)
Hue disturbance when drop-out occurs can be reduced, and performance and performance can be significantly improved. 1)

【図面の簡単な説明】[Brief explanation of drawings]

第1図は家庭用VTRの色信号処理回路の−。 例を示すブロック図、第2図は第1図の周波数。 弁別装置の従来例を示すブロック図、第3図は。 第2図の各部のタイミングチャートを示す図、2゜、1
5゜ 第6図は本発明による周波数弁別装置の例を示・すブロ
ック図、第5図は第4図の各部のタイミ。 ングテヤートを示す図である。 2t・・・計数回路、   28.29・・・電流源、
25.26.27・・・’I’ −F’、F’、、34
・・・D −F、F、、   −44・・・R8F、F
、。 代理人弁理士 薄 +J3 i  、!:げ′、4・1
6・
Figure 1 shows the color signal processing circuit of a home VTR. A block diagram showing an example, FIG. 2 is the frequency of FIG. 1. FIG. 3 is a block diagram showing a conventional example of a discriminator. A diagram showing the timing chart of each part in Figure 2, 2°, 1
5. FIG. 6 is a block diagram showing an example of a frequency discriminator according to the present invention, and FIG. 5 shows the timing of each part of FIG. 4. FIG. 2t...Counting circuit, 28.29...Current source,
25.26.27...'I'-F', F',,34
...D -F,F,, -44...R8F,F
,. Representative Patent Attorney Susuki +J3 i,! :ge', 4.1
6.

Claims (1)

【特許請求の範囲】 ビデオ信号から分離された水平同期信号を1゜分周(m
は正の整数)する−分周回路と、該−分εm     
            m周回路の出力で制御され、
nH(nは正の整数、Hは。 水平同期信号の1周期)期間に入力されるパル。 ス数を計測する計数回路と、該計数回路で計測さ。 れたnH期間のパルス数が、a回(aは2以上の整。 数)以上連続してに−1,以下の時と、a回以上連続し
てに+1.以下の時にそれぞれ逆極性の。 出力電流を、次の計数動作が行なわれるまでの。 一定期間出力するように制御される電流源回路。 を有することを特徴とする周波数弁別装置。 。
[Claims] The horizontal synchronizing signal separated from the video signal is divided by 1° (m
is a positive integer), the -frequency divider circuit and the -divider εm
Controlled by the output of the m-circuit circuit,
A pulse input during a period of nH (n is a positive integer, H is one period of the horizontal synchronization signal). A counting circuit that measures the number of steps, and a counting circuit that measures the number of steps. When the number of pulses in the nH period is -1 or less for a number of consecutive times (a is an integer of 2 or more) or less, and +1 for a number of consecutive pulses for a number of times or more. of opposite polarity when: output current until the next counting operation is performed. A current source circuit that is controlled to output for a certain period of time. A frequency discrimination device comprising: .
JP57160955A 1982-09-17 1982-09-17 Frequency discriminator Granted JPS5950681A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57160955A JPS5950681A (en) 1982-09-17 1982-09-17 Frequency discriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160955A JPS5950681A (en) 1982-09-17 1982-09-17 Frequency discriminator

Publications (2)

Publication Number Publication Date
JPS5950681A true JPS5950681A (en) 1984-03-23
JPH0430239B2 JPH0430239B2 (en) 1992-05-21

Family

ID=15725801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160955A Granted JPS5950681A (en) 1982-09-17 1982-09-17 Frequency discriminator

Country Status (1)

Country Link
JP (1) JPS5950681A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199929A (en) * 1975-02-28 1976-09-03 Sony Corp
JPS5378725A (en) * 1976-12-23 1978-07-12 Sony Corp Process circuit for color video signal
JPS5558681A (en) * 1978-10-26 1980-05-01 Pioneer Video Corp Time base error correcting circuit of video signal
JPS5639688A (en) * 1979-09-06 1981-04-15 Hitachi Ltd Color signal processor of pal type picture recording and reproducing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199929A (en) * 1975-02-28 1976-09-03 Sony Corp
JPS5378725A (en) * 1976-12-23 1978-07-12 Sony Corp Process circuit for color video signal
JPS5558681A (en) * 1978-10-26 1980-05-01 Pioneer Video Corp Time base error correcting circuit of video signal
JPS5639688A (en) * 1979-09-06 1981-04-15 Hitachi Ltd Color signal processor of pal type picture recording and reproducing device

Also Published As

Publication number Publication date
JPH0430239B2 (en) 1992-05-21

Similar Documents

Publication Publication Date Title
US4196445A (en) Time-base error correction
JPH0121711B2 (en)
JPS61281688A (en) Pseudo vertical synchronizing signal generating circuit of magnetic recording and reproducing device
JPS5950681A (en) Frequency discriminator
EP0389894B1 (en) Automatic frequency control circuit
US4562394A (en) Motor servo circuit for a magnetic recording and reproducing apparatus
JPS6161308B2 (en)
KR100498410B1 (en) Automatic correction device and method for delay characteristics during recording / playback of video signal
JPS5942364B2 (en) time axis equalizer
JPS602710Y2 (en) automatic phase control device
JPS648951B2 (en)
JPH0323746Y2 (en)
JP3212658B2 (en) Pulse signal generation circuit
JPS63193361A (en) Reference signal generation circuit for tape recorder
JPH0348594A (en) Burst gate pulse generation circuit
JP3282441B2 (en) Video signal processing device
KR19990065063A (en) Automatic correction device for delay characteristics during recording / playback of video signals
JP2542919B2 (en) Clamp circuit
EP0908885A2 (en) Time code signal generator for time code recording apparatus
JPS62204693A (en) Magnetic recording and reproducing signal
JPS5979689A (en) Reproducing device of magnetic video signal
JPS62128672A (en) Detecting device for video signal frame
JPH0315856B2 (en)
JPS63146664A (en) Vertical synchronizing signal separator circuit
JPS61289776A (en) Ntsc/ccir-digital servo circuit of magnetic recording and reproducing device