JPS5947729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5947729A JPS5947729A JP15791782A JP15791782A JPS5947729A JP S5947729 A JPS5947729 A JP S5947729A JP 15791782 A JP15791782 A JP 15791782A JP 15791782 A JP15791782 A JP 15791782A JP S5947729 A JPS5947729 A JP S5947729A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- cap wafer
- substrate
- substrate crystal
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02623—Liquid deposition
- H01L21/02625—Liquid deposition using melted materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は液相エピタキシャル成長法に、１：る半導体
装置の製造方法の改良に関する。
装置の製造方法の改良に関する。
従来、半導体基板として耐熱性の比較的弱い基板、たと
えばＪ ＋＋、 ｐ基板結晶ウエーノ・上に液相エピタ
キシャル法を使用″ｌ〜て半導体結晶を成長させる場合
、次のような方法が使用されてきた。すなわち、第１図
は液晶エピタキシャル用ボートの概略断面図を示し、同
図中１は高純度グラファイト製の基板ホルダーであり、
この基板ホルダー１の所定の表面上には高純度グラファ
イト製のメルトホルダー２が設置されている。このメル
トホルダー２には穴３が設けられ、この穴３の中には結
晶成長用原料融液、ずなわちメルト４が収容されて℃・
る。さらにメルトホルダー２の表面には操作イ仝５が取
付けられている。一方、前記基板ホルダー１の一側から
中心部へは長孔が形成され、この長孔には保護石英管６
が挿入され、さらにこの保護石英管６には熱電対７が挿
入されて℃・る。、さらに、基板ホルダー１の表面であ
ってメルトホルダー２の初期設置位置から外れた所定箇
所に６４−四部が形成され、この四部にはエヒリキシャ
ル層を成長させるだめの基板結晶ウエーノ・（以下、基
板と略ず）８が設けられている。この基板８はキャブウ
ェーハ９によって保護される。
えばＪ ＋＋、 ｐ基板結晶ウエーノ・上に液相エピタ
キシャル法を使用″ｌ〜て半導体結晶を成長させる場合
、次のような方法が使用されてきた。すなわち、第１図
は液晶エピタキシャル用ボートの概略断面図を示し、同
図中１は高純度グラファイト製の基板ホルダーであり、
この基板ホルダー１の所定の表面上には高純度グラファ
イト製のメルトホルダー２が設置されている。このメル
トホルダー２には穴３が設けられ、この穴３の中には結
晶成長用原料融液、ずなわちメルト４が収容されて℃・
る。さらにメルトホルダー２の表面には操作イ仝５が取
付けられている。一方、前記基板ホルダー１の一側から
中心部へは長孔が形成され、この長孔には保護石英管６
が挿入され、さらにこの保護石英管６には熱電対７が挿
入されて℃・る。、さらに、基板ホルダー１の表面であ
ってメルトホルダー２の初期設置位置から外れた所定箇
所に６４−四部が形成され、この四部にはエヒリキシャ
ル層を成長させるだめの基板結晶ウエーノ・（以下、基
板と略ず）８が設けられている。この基板８はキャブウ
ェーハ９によって保護される。
前記液晶エヒリキシャル用ボートは全体が炉内に挿入さ
れて加熱される。そして、前記熱電対７によって温度が
モニターされ、所定の温度領域に達した際、操作棒５を
使用してタルトホルダー２内のメルト４を基板８上に移
して結晶成長を行う。
れて加熱される。そして、前記熱電対７によって温度が
モニターされ、所定の温度領域に達した際、操作棒５を
使用してタルトホルダー２内のメルト４を基板８上に移
して結晶成長を行う。
このとき、炉の初期加熱からメルト４を飽和させる時間
にわたって基板８は熱分解による損傷を防止するため基
板の揮発成分の外圧を与えるためのキャブウェーハ９．
によって保護される。
にわたって基板８は熱分解による損傷を防止するため基
板の揮発成分の外圧を与えるためのキャブウェーハ９．
によって保護される。
第２図は、従来から用いられている方法におけろ前記基
板８０部分の拡大図を示し、基板８およびキャブウェー
ハ９はＩ、ＬＰ材からなりその表面は夫々丁坦に研摩さ
れ、赤外基板８とキャブウェーハ９との間には間隙１０
が形成されている。この状態において、高温下では間隙
１（）の対向する基板８およびキャゾウエーノ・９の各
面８ａ １９ａか１り）熱分解によつ−（生じたＰ（リ
ン）が間隙１０に高濃度で滞留して外部分圧を１７え、
このため熱分解の進行を防止して基板８が保護される。
板８０部分の拡大図を示し、基板８およびキャブウェー
ハ９はＩ、ＬＰ材からなりその表面は夫々丁坦に研摩さ
れ、赤外基板８とキャブウェーハ９との間には間隙１０
が形成されている。この状態において、高温下では間隙
１（）の対向する基板８およびキャゾウエーノ・９の各
面８ａ １９ａか１り）熱分解によつ−（生じたＰ（リ
ン）が間隙１０に高濃度で滞留して外部分圧を１７え、
このため熱分解の進行を防止して基板８が保護される。
しかしながら、前記表面８ａ 、 ９ａから同一の熱分
解圧力てＰが解離ずイ）ため、基板８からもある程度の
１）解離はさけられない。したがって、基板８を精密ノ
アｃ用途に１吏用するためには、嬌設煤板８の熱損傷部
を取り除くためのエッチバック工程を取り入れる必要が
あり、作業］二数が増加する欠点がある。または、熱分
解を防止するために、有毒ガスであるホスフィンガスに
より外圧を加える危険があった。
解圧力てＰが解離ずイ）ため、基板８からもある程度の
１）解離はさけられない。したがって、基板８を精密ノ
アｃ用途に１吏用するためには、嬌設煤板８の熱損傷部
を取り除くためのエッチバック工程を取り入れる必要が
あり、作業］二数が増加する欠点がある。または、熱分
解を防止するために、有毒ガスであるホスフィンガスに
より外圧を加える危険があった。
この発明は前記事情に基づいてなされたも０）で、その
目的とするところは、剛熱性の乏し７い基板上への液相
エピキシャル成長法ＶＣオ６Ｘ、・て、確実でしかも安
全に基板を保護することができる半導体装置の製造方法
を提供することである。
目的とするところは、剛熱性の乏し７い基板上への液相
エピキシャル成長法ＶＣオ６Ｘ、・て、確実でしかも安
全に基板を保護することができる半導体装置の製造方法
を提供することである。
以下、この発明の一実施例につき第３図ないし第５図に
基づいて説明する。第３図は前記基板８」二の部分拡大
図を示し、この場合は前記キャップウェーハ９に替えて
キャップウェーハ９′カ着脱自由に設けられている。こ
のキャップウェーハ９′は前記間隙１０と対向する面９
′ａが凹凸状の粗面に形成されている。
基づいて説明する。第３図は前記基板８」二の部分拡大
図を示し、この場合は前記キャップウェーハ９に替えて
キャップウェーハ９′カ着脱自由に設けられている。こ
のキャップウェーハ９′は前記間隙１０と対向する面９
′ａが凹凸状の粗面に形成されている。
前記ギャップウェーハ９′の而９／ａにつきさらに詳述
すると、面９／ ａの平均表面と而９’ａ−１：の任意
の点ＡＫおける面９／ａの実際の最表面原子の位置゛と
の距離をＺとし、さらに而９′ａの平均表面上に任意に
設定したＸおよびｙ平面座標で表現し７だ点Ａの平面位
置（ご、ｙ）ＫおけるＺの値を関数ｆ（，２：、ｙ）と
し、この関数ｆ（ｘ、ｙ）の空間フ＋ ＩＪ工変換関数
が少なくとも周期２０μｍ以下の成分を含み、しかもこ
のフーリエ成分が少なくとも２００Ｘ以上であるような
面９／ａをキャップウェーハ９′に形成している。
すると、面９／ ａの平均表面と而９’ａ−１：の任意
の点ＡＫおける面９／ａの実際の最表面原子の位置゛と
の距離をＺとし、さらに而９′ａの平均表面上に任意に
設定したＸおよびｙ平面座標で表現し７だ点Ａの平面位
置（ご、ｙ）ＫおけるＺの値を関数ｆ（，２：、ｙ）と
し、この関数ｆ（ｘ、ｙ）の空間フ＋ ＩＪ工変換関数
が少なくとも周期２０μｍ以下の成分を含み、しかもこ
のフーリエ成分が少なくとも２００Ｘ以上であるような
面９／ａをキャップウェーハ９′に形成している。
第４図は第３図のキャップウェーハ９′の而ｇ／ ａを
拡大して示し、たもので、同図において紙面表がら裏に
向かってｙ軸（第４図中■印をイ」シて示している）、
紙面−１＝ＩＣ、γ軸を示している。また説明の便宜上
第３図と上下関係を逆に１〜ている。そＩ−て、面９’
ａの平均面をＺ＝θの位置に取りＺ −、、ｒ平面での
キャッグウエーノ・９′の断面の表面原子ｆＶｔ置を連
ねた線ｔが関数ｆ（、γ、ｙ）である。この関数ｆ（”
＋ｙ）が前述したフーリエ成分をも一つ、−とは線ｔの
変動がはげしく、すなわち、キャップウェーハ９′の而
９’ａの凹凸が激し、いことを示している。
拡大して示し、たもので、同図において紙面表がら裏に
向かってｙ軸（第４図中■印をイ」シて示している）、
紙面−１＝ＩＣ、γ軸を示している。また説明の便宜上
第３図と上下関係を逆に１〜ている。そＩ−て、面９’
ａの平均面をＺ＝θの位置に取りＺ −、、ｒ平面での
キャッグウエーノ・９′の断面の表面原子ｆＶｔ置を連
ねた線ｔが関数ｆ（、γ、ｙ）である。この関数ｆ（”
＋ｙ）が前述したフーリエ成分をも一つ、−とは線ｔの
変動がはげしく、すなわち、キャップウェーハ９′の而
９’ａの凹凸が激し、いことを示している。
前述のキャップウェーハ９′を゛製造する場合には、結
晶インゴットから所定の形状に切断Ｉ、てそのまま使用
する。通常、結晶インコツト／ｊ・らギャップウェーハ
９′に切断したままのウェーハ表面Ｑ主前述した面９’
ａを構成するのに十分な凹凸が含まλじ（いる。また、
キャップウェーハ５）′を製造するｌ二めに必要な月利
は高価な単結晶を用いる必要（よ７１−＜、所定の純度
をもつ材料でさえあればはるかに安価な多結晶を開用し
て製造することができる。！Ｉげ二、表面の平坦なウェ
ーハから前記キャップウエーハ９′に転用する場合には
、粒度の粗い砥粒で前記ウェーハの表面を研磨すれば良
い。また、もつと手軽には、前記ウェーハの化学種に応
じて反応液を選定してやれば、化学エツチング法を使用
して前記定義に十分な凹凸をもつ面を実現できる。前記
ウェーハがたとえばＩｎ、Ｐの場合には市販の高純度の
塩酸中に浸漬してやればよい。この場合は、数分で処理
が完了する。したがって、キャンプウェーハ９′の表面
９’ａが何回も使用して凹凸の少なくなった場合も研磨
あるいは、反応液による処理を行うことにより再生する
ことができる。
晶インゴットから所定の形状に切断Ｉ、てそのまま使用
する。通常、結晶インコツト／ｊ・らギャップウェーハ
９′に切断したままのウェーハ表面Ｑ主前述した面９’
ａを構成するのに十分な凹凸が含まλじ（いる。また、
キャップウェーハ５）′を製造するｌ二めに必要な月利
は高価な単結晶を用いる必要（よ７１−＜、所定の純度
をもつ材料でさえあればはるかに安価な多結晶を開用し
て製造することができる。！Ｉげ二、表面の平坦なウェ
ーハから前記キャップウエーハ９′に転用する場合には
、粒度の粗い砥粒で前記ウェーハの表面を研磨すれば良
い。また、もつと手軽には、前記ウェーハの化学種に応
じて反応液を選定してやれば、化学エツチング法を使用
して前記定義に十分な凹凸をもつ面を実現できる。前記
ウェーハがたとえばＩｎ、Ｐの場合には市販の高純度の
塩酸中に浸漬してやればよい。この場合は、数分で処理
が完了する。したがって、キャンプウェーハ９′の表面
９’ａが何回も使用して凹凸の少なくなった場合も研磨
あるいは、反応液による処理を行うことにより再生する
ことができる。
第５図は■、１．Ｐによって成形された前記キャップウ
ェーハ９′の面９’ａ近傍の断面図である。■□、Ｐの
解離エネルギーは表面の形状効果によって、第５図に示
す突出部１ｎ、あるいは外部に対して凸になった部分ｍ
’ 、 ｍ“の方が平坦部ｎ、あるいは凹部ｎ’、ｎ“
よりも小さい。したがって、同一の温度においては基板
８の揮発成分であるＰは突出部ｍ１凸部ｍ、’、ｍ”か
ら先に分解していく。このため、キャップウェーハ９′
の面９’ａを基板８と向かい合わせた場合、加熱ずろと
キャップウェーハ９′の表面９’ａの方が先に熱分解を
おこし、分解した揮発成分のＰが間隙ＪＯを満たずこと
により十分な外圧となって基板８の表面８ａを保護し、
基板８の分Ｗ（を効果的に防止する。また、分解残留物
σ月２．（インジュウム）は凹部ｎ、’、７１“の部分
に移動して滞留し、その一部ｕ、Ｐど再結合する。［７
たが（うて、Ｉｎが表面にしみ出して基板８とキャップ
ウェーハ９′が融着するような場合を少なくてきる。ま
た、必要があれば間隙１０の幅を調節すれば良し・。何
回か使用したキャップウェーハ９′の而ｇ／ａは「）１
■・／ｌ；ｌた方法で容易に再生できる。
ェーハ９′の面９’ａ近傍の断面図である。■□、Ｐの
解離エネルギーは表面の形状効果によって、第５図に示
す突出部１ｎ、あるいは外部に対して凸になった部分ｍ
’ 、 ｍ“の方が平坦部ｎ、あるいは凹部ｎ’、ｎ“
よりも小さい。したがって、同一の温度においては基板
８の揮発成分であるＰは突出部ｍ１凸部ｍ、’、ｍ”か
ら先に分解していく。このため、キャップウェーハ９′
の面９’ａを基板８と向かい合わせた場合、加熱ずろと
キャップウェーハ９′の表面９’ａの方が先に熱分解を
おこし、分解した揮発成分のＰが間隙ＪＯを満たずこと
により十分な外圧となって基板８の表面８ａを保護し、
基板８の分Ｗ（を効果的に防止する。また、分解残留物
σ月２．（インジュウム）は凹部ｎ、’、７１“の部分
に移動して滞留し、その一部ｕ、Ｐど再結合する。［７
たが（うて、Ｉｎが表面にしみ出して基板８とキャップ
ウェーハ９′が融着するような場合を少なくてきる。ま
た、必要があれば間隙１０の幅を調節すれば良し・。何
回か使用したキャップウェーハ９′の而ｇ／ａは「）１
■・／ｌ；ｌた方法で容易に再生できる。
なお、前記実施例においてはＩ 、＋、Ｐに、ｌ：つて
製造された基板８十〇液相エピキシヤル成長法を用いて
説明したが、本発明の方法は熱分解のおそれのある他の
拐料の結晶成長にも応用することができる。
製造された基板８十〇液相エピキシヤル成長法を用いて
説明したが、本発明の方法は熱分解のおそれのある他の
拐料の結晶成長にも応用することができる。
また、液相エピタキシャル法以外にも、高７品中に基板
ウェーハをさらす必要のある工程、たとえば高温アニー
ル等にも本発明の基板保護方法を便用できる。
ウェーハをさらす必要のある工程、たとえば高温アニー
ル等にも本発明の基板保護方法を便用できる。
以上説明したようにこの発明によＡ１ば、キャップウェ
ーハの基板結晶ウェー／Ｓと対向する面を凹凸状の粗面
としたことにより、良質の基板結晶ウェーハを液相エピ
キシャル成長の直前まで確実にかつ安全に保護すること
ができ、良質のエヒリキシャル結晶層を形成することが
できる。また、キャップウェーハは高価な単結晶を用い
る必要はなく、安価な多結晶ウエーノ・を使用できるの
で製造価格が安くなる利点がある。また、従来のように
有毒ガスを使用する必要はなくなり、また、基板の熱損
傷部を取り除くためのエッチバック工程を取り入れる必
要性も除去ずろことができる。特に、キャップウェーハ
・の基板結晶ウエーノ・と対向する面の平均表面上に任
意に設定した” ＋ ３’平面座標によって示す前記面
上の任意点の平面位置（−ｔ゛、 ｙ ）における前記
任意点の実際の最表面原子の位置と、前記平均平面との
距離の値を関数ｆ（ｘ、ｙ）とすると、この関数ｆ（”
、ｙ）の空間フーリエ変換関数が少なくとも周期２０μ
ｍ以下の成分を含み、しかも前記フーリエ成分が少なく
とも振幅２００Å以上であるように前記凹凸状の粗面を
形成すると、前述した効果が顕著である。
ーハの基板結晶ウェー／Ｓと対向する面を凹凸状の粗面
としたことにより、良質の基板結晶ウェーハを液相エピ
キシャル成長の直前まで確実にかつ安全に保護すること
ができ、良質のエヒリキシャル結晶層を形成することが
できる。また、キャップウェーハは高価な単結晶を用い
る必要はなく、安価な多結晶ウエーノ・を使用できるの
で製造価格が安くなる利点がある。また、従来のように
有毒ガスを使用する必要はなくなり、また、基板の熱損
傷部を取り除くためのエッチバック工程を取り入れる必
要性も除去ずろことができる。特に、キャップウェーハ
・の基板結晶ウエーノ・と対向する面の平均表面上に任
意に設定した” ＋ ３’平面座標によって示す前記面
上の任意点の平面位置（−ｔ゛、 ｙ ）における前記
任意点の実際の最表面原子の位置と、前記平均平面との
距離の値を関数ｆ（ｘ、ｙ）とすると、この関数ｆ（”
、ｙ）の空間フーリエ変換関数が少なくとも周期２０μ
ｍ以下の成分を含み、しかも前記フーリエ成分が少なく
とも振幅２００Å以上であるように前記凹凸状の粗面を
形成すると、前述した効果が顕著である。
第１“図は従来の液相エピタキ／ヤル法に使用されるボ
ートの概略断面図、第２図は、第１図の要部を拡大した
断面図、第３図はこの発明の一実施例を示す要部断面図
、第４図は基板と対向するキャップウェーハの面の形状
を示す図、第５図は本発明の原理を示すために、ウェー
ハ表面の各種の形状を模式的に示した断面図である。 １・・・基板ホルダー ２・・・メルトホルダー４
・・メルト ８・・・基板結晶ウェーハ９′
・・・キャップウェーハ ８ａ、９ａ゛ 面１０・・・
間隙 特許出願人 住友電気工業株式会社 代 理 人 弁理士 湯 浅 恭 三 （外４名） オ）２０ 第４図
ートの概略断面図、第２図は、第１図の要部を拡大した
断面図、第３図はこの発明の一実施例を示す要部断面図
、第４図は基板と対向するキャップウェーハの面の形状
を示す図、第５図は本発明の原理を示すために、ウェー
ハ表面の各種の形状を模式的に示した断面図である。 １・・・基板ホルダー ２・・・メルトホルダー４
・・メルト ８・・・基板結晶ウェーハ９′
・・・キャップウェーハ ８ａ、９ａ゛ 面１０・・・
間隙 特許出願人 住友電気工業株式会社 代 理 人 弁理士 湯 浅 恭 三 （外４名） オ）２０ 第４図
Claims (1)
- 【特許請求の範囲】 （１１液相エヒリキシャル成長法を用いて半導体エビタ
ギシャル層を製造する際に基板結晶ウェーハを保護する
ために、この基板結晶ウエーノ・と所定間隙離間すると
共に基板結晶ウエーノ・に、揮発成分の外圧を加えるた
めのキャツブウエーノ′・を設ける半導体装置の製造方
法において、 前記キャッグウエーノ・の前記基板結晶ウェー７１と対
向する面を凹凸状の粗面としたことを特徴とする半導体
装置の製造方法。 （２）前記キャツプウエーノ・の前記対向する面の特性
が、この面の平均表面上に任意に設定したＸ。 、ｙ平面座標によって示す前記面上の任意点の平面位置
（”Ｉｙ）における基板結晶ウエーノ・の実際の最外層
原子の位置と前記平均表面との距離を関数ｆ（”Ｉｙ）
とすると、この関数ｆｃｘ、ｙ）の空間フーリエ変換関
数が少なくとも周期２０μｍ以下の成分を含み、しかも
前記フーリエ成分が少なくとも振幅２００人以−１−で
あることを特徴とする特ｆｉ’１請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15791782A JPS5947729A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15791782A JPS5947729A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947729A true JPS5947729A (ja) | 1984-03-17 |
Family
ID=15660277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15791782A Pending JPS5947729A (ja) | 1982-09-10 | 1982-09-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947729A (ja) |
-
1982
- 1982-09-10 JP JP15791782A patent/JPS5947729A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6506667B2 (en) | Growth of epitaxial semiconductor material with improved crystallographic properties | |
| US5471946A (en) | Method for producing a wafer with a monocrystalline silicon carbide layer | |
| JPS6012724A (ja) | 化合物半導体の成長方法 | |
| US4147584A (en) | Method for providing low cost wafers for use as substrates for integrated circuits | |
| KR940016544A (ko) | 반도체기판의 작성방법 및 고체촬상장치의 제조방법 | |
| EP0257917A3 (en) | Method of producing soi devices | |
| US3645812A (en) | Method of purifying a quartz processing vessel for use in the production of semiconductors | |
| JP2008308377A (ja) | 窒化ガリウム基板及び窒化ガリウム層の形成方法 | |
| JPH06107494A (ja) | ダイヤモンドの気相成長法 | |
| JP2008028277A (ja) | 半導体基板の製造方法 | |
| JPS5947729A (ja) | 半導体装置の製造方法 | |
| US4614672A (en) | Liquid phase epitaxy (LPE) of silicon carbide | |
| JPS6226569B2 (ja) | ||
| TWI286342B (en) | Method for manufacturing annealed wafer and annealed wafer | |
| EP0496382A2 (en) | Intrinsic gettering for a semiconducteur epitaxial wafer | |
| US4550014A (en) | Method for production of free-standing polycrystalline boron phosphide film | |
| JPS62279625A (ja) | エピタキシヤル成長法 | |
| JPS5925216A (ja) | 化合物半導体の熱変形防止方法 | |
| DE3002671A1 (de) | Verfahren zur herstellung eines siliciumcarbidsubstrats | |
| Druminski | Optimization of the Deposition Conditions for Epitaxial Silicon Films on Czochralski Sapphire in the Silane‐Hydrogen System | |
| JPS62128531A (ja) | シリコン基板およびその製造方法 | |
| JPH01144620A (ja) | 半導体成長装置 | |
| JPH03236219A (ja) | 半導体基板の表面処理方法 | |
| US3420705A (en) | Method of etching a semiconductor material | |
| JPH01120011A (ja) | ＩｎＰ半導体薄膜の製造方法 |