JPS5947458B2 - How to form a resistor - Google Patents

How to form a resistor

Info

Publication number
JPS5947458B2
JPS5947458B2 JP49138369A JP13836974A JPS5947458B2 JP S5947458 B2 JPS5947458 B2 JP S5947458B2 JP 49138369 A JP49138369 A JP 49138369A JP 13836974 A JP13836974 A JP 13836974A JP S5947458 B2 JPS5947458 B2 JP S5947458B2
Authority
JP
Japan
Prior art keywords
layer
resistor
forming
hole
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49138369A
Other languages
Japanese (ja)
Other versions
JPS5165584A (en
Inventor
一夫 伊藤
昭夫 安斎
勝己 荻上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP49138369A priority Critical patent/JPS5947458B2/en
Publication of JPS5165584A publication Critical patent/JPS5165584A/en
Publication of JPS5947458B2 publication Critical patent/JPS5947458B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は半導体集積回路装置の製造方法に関する。[Detailed description of the invention] The present invention relates to a method of manufacturing a semiconductor integrated circuit device.

高周波用半導体集積回路装置の製造方法として一般にウ
オツシドエミツタ方式と称される製造方法が知られてい
る。
A manufacturing method generally referred to as a washed emitter method is known as a manufacturing method for high frequency semiconductor integrated circuit devices.

この方法はエミッタ層形成のための孔あけを絶縁膜にし
、この孔から不純物を拡散した後前記孔をコンタクト孔
とするものである。このようにすれば前記不純物はコン
タクト孔周辺の絶縁膜下にも拡散してゆくのでコンタク
ト孔に形成された電極はエミッタ層以外の半導体と接触
する心配はなく、かつエミッタ層形成のための絶縁膜孔
がそのままコンタクト孔となるので微細加工が可能とな
りしたがつて高周波用のトランジスタが形成できるので
ある。またこのようにして比較的拡散深さの浅いエミッ
タ層上にたとえばアルミニウム蒸着等で電極を形成する
と蒸着の際の熱でエミッタ層内のシリコンがアルミニウ
ムで形成された電極の中へ拡散するのでエミッタ層のヨ
接合面に欠陥ができトランジスタの特性に不良を生じ
ることから予めアルミニウムの中へ微量のシリコンを含
有させたアルミニウムを用いている(以下この金属をシ
リコン−アルミニウムという。)ところで半導体集積回
路装置においては抵抗体・ を内蔵させる場合も多く、
このような場合不純物拡散層を抵抗体として用いる。し
かも抵抗体の占める面積を少なくしかつ高抵抗を得よう
とする場合は前記不純物拡散層上にこれと異なる不純物
拡散層を重畳したものが形成される(集積回路ハンドプ
ツク丸善P493参照)。一般には製造工数をできるだ
け少なくするために前記抵抗体はトランジスタのベース
層形成と平行して、また抵抗体上に重畳される不純物拡
散層は、トランジスタのエミツタ層と平行して形成され
る。
In this method, a hole for forming an emitter layer is formed in an insulating film, and after impurities are diffused through the hole, the hole is used as a contact hole. In this way, the impurities will also diffuse under the insulating film around the contact hole, so there is no need to worry about the electrode formed in the contact hole coming into contact with semiconductors other than the emitter layer, and there is no need to insulate the electrode for forming the emitter layer. Since the film holes directly serve as contact holes, microfabrication becomes possible and high frequency transistors can be formed. Furthermore, if an electrode is formed on the emitter layer, which has a relatively shallow diffusion depth, by, for example, aluminum vapor deposition, silicon in the emitter layer will diffuse into the electrode formed of aluminum due to the heat during vapor deposition. In order to avoid defects in the junction surfaces of the layers, resulting in poor characteristics of the transistor, aluminum is used in which a small amount of silicon is contained in the aluminum (hereinafter, this metal is referred to as silicon-aluminum).By the way, semiconductor integrated circuits In many cases, devices have a built-in resistor.
In such cases, the impurity diffusion layer is used as a resistor. Moreover, in order to reduce the area occupied by the resistor and obtain high resistance, a different impurity diffusion layer is formed on the impurity diffusion layer (see Integrated Circuit Handbook Maruzen P493). Generally, in order to reduce the number of manufacturing steps as much as possible, the resistor is formed in parallel with the formation of the base layer of the transistor, and the impurity diffusion layer superimposed on the resistor is formed in parallel with the emitter layer of the transistor.

しかしなbιらこのような製造方法においてトランジス
タが前述したようなウオツシドエミツタ方式で形成され
ると抵抗体は所望の抵抗値が得られなかつたり、また抵
抗体の部分で切断b゛起つてしまうといjうことが往々
にしてあることbι判つた。
However, in this manufacturing method, if the transistor is formed using the washed emitter method as described above, the resistor may not have the desired resistance value, or breakage may occur in the resistor. I have found that it often happens that I get tired.

その理由はトランジスタのエミツタ層を形成すると同時
に抵抗体に重畳される不純物拡散層を形成し、その後、
前記エミツタ層表面および不純物拡散層の表面に拡散の
際に形成される酸化膜を同時に除き、そしてこれら表面
にシリコン−アルミニウム層を蒸着により形成し周知の
選択エツチング方法により前記エミツタ層上に形成され
ているシリコンアルミニウム層を残しこれを電極とし、
前記不純物拡散層上のシリコン−アルミニウム層は除去
することにあることが認められた。つまり前記選択エツ
チングにおいてはシリコンーアルミエウム層をエツチン
グするためのエツチング液はアルミニウムエツチング液
とシリコンエツチング液が混合されたものであるので、
前記不純物拡散層上のシリコン−アルミニウム層をエツ
チングにより除去するとエツチング液内に混合されたシ
リコンエツチング液が不純物拡散層をもエツチングして
しまうからであつた。
The reason for this is that at the same time as forming the emitter layer of the transistor, an impurity diffusion layer is formed which is superimposed on the resistor.
An oxide film formed during the diffusion on the surface of the emitter layer and the impurity diffusion layer is simultaneously removed, and a silicon-aluminum layer is formed on these surfaces by vapor deposition, and then formed on the emitter layer by a well-known selective etching method. Leave the silicon aluminum layer on and use it as an electrode.
It was found that the silicon-aluminum layer on the impurity diffusion layer was removed. In other words, in the selective etching, the etching solution for etching the silicon-aluminum layer is a mixture of an aluminum etching solution and a silicon etching solution.
This is because when the silicon-aluminum layer on the impurity diffusion layer is removed by etching, the silicon etching solution mixed in the etching solution also etches the impurity diffusion layer.

太発明者はこのような点を究明した結果、本発明をなす
に至つた。
As a result of investigating these points, the inventor has arrived at the present invention.

それ故本発明の目的はウオツシドエミツタ方式で形成さ
れるトランジスタと平行して形成される .抵抗体にお
いて、所望の抵抗値が得られ、または抵抗体が切断され
ることのない半導体集積回路装置の製造方法を提供する
ものである。
Therefore, it is an object of the present invention to form a transistor in parallel with a washed emitter transistor. The present invention provides a method for manufacturing a semiconductor integrated circuit device in which a desired resistance value is obtained in a resistor and the resistor is not cut.

このような目的を達成するための本発明の要旨は、シリ
コン半導体基板上にトランジスタのペ一 .ス層を形成
すると同時に前記ベース層領域以外の領域にも抵抗体と
なる第1の不純物層を形成する工程と、前記トランジス
タのベース層領域内でエミツタ層を形成すべき領域上の
絶縁膜を選択的に除去して不純物導入用の孔を形成する
と同時に前記抵抗体の中心部の一領域上の絶縁膜にも孔
を形成する工程と、前記工程で形成された孔より不純物
を導入してトランジスタのエミツタ層と、前記抵抗体上
を重畳するような第2の不純物層とを形成する工程と、
前記エミツタ層及び第2の不純物層形成工程で形成され
た新たな絶縁膜をウオツシユドエミツタ方式により除去
して上記エミツタ層形成のための不純物導入用の孔と実
質的に同一の電極形成用の孔を形成する工程と、このよ
うに表面加工された半導体基板上にシリコン入りの金属
層を形成し選択エツチングすることにより前記電極形成
用の孔に前記金属層から成る電極を形成すると共に前記
抵抗体上を重畳するように形成された第2の不純物層が
露出された領域にも前記金属層を残すことを特徴とする
半導体集積回路装置の製造方法にある。
The gist of the present invention to achieve such objects is to fabricate a single transistor on a silicon semiconductor substrate. forming a first impurity layer to serve as a resistor in a region other than the base layer region at the same time as forming the emitter layer; a step of selectively removing to form a hole for impurity introduction, and at the same time forming a hole in the insulating film over a region of the center of the resistor; and introducing impurities through the hole formed in the step. forming an emitter layer of a transistor and a second impurity layer overlapping the resistor;
The new insulating film formed in the emitter layer and second impurity layer forming step is removed by a washed emitter method to form an electrode that is substantially the same as the impurity introduction hole for forming the emitter layer. forming a metal layer containing silicon on the semiconductor substrate surface-treated in this way and selectively etching it to form an electrode made of the metal layer in the electrode formation hole; The method of manufacturing a semiconductor integrated circuit device is characterized in that the metal layer is left also in a region where the second impurity layer formed so as to overlap the resistor is exposed.

以下実施例を用いて説明する。This will be explained below using examples.

図面は本発明による半導体集積回路装置の製造方法の一
実施例を示す断面工程図である。
The drawings are cross-sectional process diagrams showing one embodiment of the method for manufacturing a semiconductor integrated circuit device according to the present invention.

図面aたとえばP型シリコン半導体基板1上にエピタキ
シヤル成長方法によりN型層2を形成する。
As shown in FIG. 1, an N-type layer 2 is formed on, for example, a P-type silicon semiconductor substrate 1 by an epitaxial growth method.

そしで後工程の選択拡散層形成のためのマスクとなる酸
化膜3を形成する。図面b前記酸化膜3上で本発明によ
る抵抗体を形成すべき領域おょびトランジスタのベース
層を形成すべき領域に孔あけをしここにN型層2の表面
を露出させる。
Then, an oxide film 3 is formed which will serve as a mask for forming a selective diffusion layer in a subsequent step. Drawing b: Holes are made on the oxide film 3 in a region where a resistor according to the present invention is to be formed and a region where a base layer of a transistor is to be formed to expose the surface of the N-type layer 2.

その後P型の不純物を前記孔より拡散してP型層4aお
よび4bを形成するこのとき拡散の際の熱処理でP型層
4aおよび4b上には酸化膜が形成される。図面c前記
酸化膜3と拡散の際に形成された酸化膜をとり除き新た
に酸化膜5をCVD(Chemi一CalVapOrD
epOsitiOn)方法により形成する。
Thereafter, P-type impurities are diffused through the holes to form P-type layers 4a and 4b. At this time, an oxide film is formed on P-type layers 4a and 4b by heat treatment during diffusion. Drawing c: The oxide film 3 and the oxide film formed during diffusion are removed, and a new oxide film 5 is formed by CVD (Chemi-CalVapOrD).
epOsitiOn) method.

これは酸化膜と半導体層との界面の結晶欠陥をとり除き
、また表面が平坦な酸化膜を形成する目的でなされるも
ので本発明とは直接関係はない。その後抵抗体となるべ
きP型層4a面を横切るような領域に、そしてベース層
となるべきP型層4b内にエミツタ層を形成すべき領域
に、また前記P型層4b附近でN型層2上の領域に孔6
a,6b,6cを形成する。図面d前工程で形成された
孔6a,6b,6cよりN+型の不純物を拡散してそれ
ぞれ抵抗体となるP型層4aを横切る不純物拡散層7a
、エミツタ層7b卦よびトランジスタのコレクタコンタ
クト層7cを形成する。
This is done for the purpose of removing crystal defects at the interface between the oxide film and the semiconductor layer and forming an oxide film with a flat surface, and is not directly related to the present invention. Thereafter, an N-type layer is formed in a region across the surface of the P-type layer 4a that is to become a resistor, and in a region where an emitter layer is to be formed in the P-type layer 4b that is to become a base layer, and in the vicinity of the P-type layer 4b. Hole 6 in the area above 2
Form a, 6b, and 6c. An impurity diffusion layer 7a is formed by diffusing N+ type impurities through the holes 6a, 6b, and 6c formed in the previous process to cross the P type layer 4a, each of which becomes a resistor.
, an emitter layer 7b and a collector contact layer 7c of the transistor are formed.

そして拡散の際の熱処理によつて拡散層7a,エミツタ
層7b,コレクタコンタクト層7c表面に酸化膜が形成
されるのでこれを周知の選択エツチング方法(すなわち
ウオツシユドエミツタ方法)により除去する。図面c抵
抗体となるべきP型層4a上の酸化膜5に2個の孔3a
あけと、トランジスタのベース層となるべきP型層4b
上の酸化膜5に孔8bあけをする。
An oxide film is formed on the surfaces of the diffusion layer 7a, emitter layer 7b, and collector contact layer 7c due to the heat treatment during the diffusion, and is removed by a well-known selective etching method (ie, washed emitter method). Drawing c: Two holes 3a are formed in the oxide film 5 on the P-type layer 4a, which is to become a resistor.
Open and P-type layer 4b which should become the base layer of the transistor
A hole 8b is made in the upper oxide film 5.

図面fこのように表面加工された半導体基板上にたとえ
ば蒸着によりシリコン−アルミニウム層を形成し周知の
選択エツチング方法により抵抗体となるべきP型層4a
上の酸化膜5に形成された2個の孔8a1エミツタ層7
bを形成するときにあけられた孔6b、ベース層上に形
成された孔8bコレクタコンタクト層7cを形成すると
きにあけられた孔6c上にシリコン−アルミニウム層を
電極として残すことはもちろん、抵抗体となるべきP型
層4a上に重畳されたN+型不純物層7a上にもシリコ
ン−アルミニウム層を残して完成される。
Drawing f: A silicon-aluminum layer is formed, for example, by vapor deposition, on the semiconductor substrate whose surface has been processed in this way, and then a P-type layer 4a to become a resistor is formed by a well-known selective etching method.
Two holes 8a1 formed in the upper oxide film 5 emitter layer 7
Of course, the silicon-aluminum layer is left as an electrode on the hole 6b made when forming the collector contact layer 7c, the hole 8b formed on the base layer, and the hole 6c made when forming the collector contact layer 7c. The silicon-aluminum layer is also left on the N+ type impurity layer 7a superimposed on the P type layer 4a which is to become the body.

従来のように抵抗体となるべきP型層4a上に重畳され
たN+型不純物層7a上に蒸着されたシリコン一了ルミ
ニウム層が電極でないという理由で取り除くと、シリコ
ン−アルミニウムエツチング液によりN+型不純物層ま
たP型層4aをもエツチングされ、これが原因で形成さ
れた抵抗体の抵抗値が所望ど卦りに得られなかつたり、
また抵抗体が切断されてしまうといつたこと力z起つて
いたが、このように抵抗体となるべきP型層4a上に重
畳されたN+型不純物層7a上に蒸着されたシリコン−
アルミニウム層を残せば上述したようなことは起り得な
くなる。
If the silicon aluminum layer deposited on the N+ type impurity layer 7a superimposed on the P type layer 4a, which is to become a resistor, is removed because it is not an electrode, as in the conventional method, the N+ type layer is removed using a silicon-aluminum etching solution. The impurity layer and the P-type layer 4a are also etched, and due to this, the resistance value of the formed resistor cannot be obtained as desired.
In addition, the force z that was said to have caused the resistor to be cut was caused by the silicon--
If the aluminum layer remains, the above-mentioned problem will not occur.

本実施例ではP型シリコン半導体基板を用いて説明して
いるがN型シリコン半導体基板を用いてもよいことはも
ちろんである。
Although this embodiment is described using a P-type silicon semiconductor substrate, it goes without saying that an N-type silicon semiconductor substrate may also be used.

ただしこの場合他の半導体層の導電型は全て逆にする必
要がある。また本実施例ではトランジスタと抵抗体をア
ィソレーシヨン層で分離していないが、アイソレーシヨ
ン層で分離してもよいことはもちろんである。以上述べ
たように本発明による抵抗体の形成方法によれば、ウオ
ツシユドエミツタ方式で形成されるトランジスタと平行
して形成される抵抗体に卦いて、所望の抵抗値が得られ
かつ抵抗体が切断されることはない。
However, in this case, the conductivity types of all other semiconductor layers must be reversed. Furthermore, although the transistor and the resistor are not separated by an isolation layer in this embodiment, it goes without saying that they may be separated by an isolation layer. As described above, according to the method for forming a resistor according to the present invention, a desired resistance value can be obtained for a resistor formed in parallel with a transistor formed by a washed emitter method, and the resistor will not be severed.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明による半導体集積回路装置の製造方法の一
実施例を示す断面工程図である。
The drawings are cross-sectional process diagrams showing one embodiment of the method for manufacturing a semiconductor integrated circuit device according to the present invention.

Claims (1)

【特許請求の範囲】[Claims] 1 シリコン半導体基板上にトランジスタのベース層を
形成すると同時に前記ベース層領域以外の領域にも抵抗
体となる第1の不純物層を形成する工程と、前記トラン
ジスタのベース層領域内でエミッタ層を形成すべき領域
上の絶縁膜を選択的に除去して不純物導入用の孔を形成
すると同時に前記抵抗体の中心部の一領域上の絶縁膜に
も孔を形成する工程と、前記工程で形成された孔より不
純物を導入してトランジスタのエミッタ層と、前記抵抗
体上を重畳するような第2の不純物層とを形成する工程
と、前記エミッタ層及び第2の不純物層形成工程で形成
された新たな絶縁膜をウオツシユドエミツタ方式により
除去して上記エミッタ層形成のための不純物導入用の孔
と実質的に同一の電極形成用の孔を形成する工程と、こ
のように表面加工された半導体基板上にシリコン入りの
金属層を形成し選択エッチングすることにより前記電極
形成用の孔に前記金属層から成る電極を形成すると共に
前記抵抗体上を重畳するように形成された第2の不純物
層が露出された領域にも前記金属層を残すことを特徴と
する半導体集積回路装置の製造方法。
1. A step of forming a base layer of a transistor on a silicon semiconductor substrate and simultaneously forming a first impurity layer serving as a resistor in a region other than the base layer region, and forming an emitter layer within the base layer region of the transistor. a step of selectively removing the insulating film on a region where the impurities should be introduced to form a hole for introducing impurities, and simultaneously forming a hole in the insulating film on a region of the center of the resistor; a step of introducing an impurity through the hole formed to form an emitter layer of the transistor and a second impurity layer overlapping the resistor; and a step of forming the emitter layer and the second impurity layer. A step of removing the new insulating film using a washed emitter method to form a hole for forming an electrode that is substantially the same as the hole for introducing impurities for forming the emitter layer, and A metal layer containing silicon is formed on a semiconductor substrate and selectively etched to form an electrode made of the metal layer in the hole for forming the electrode, and a second impurity is formed so as to overlap on the resistor. A method of manufacturing a semiconductor integrated circuit device, characterized in that the metal layer is left also in areas where the layer is exposed.
JP49138369A 1974-12-04 1974-12-04 How to form a resistor Expired JPS5947458B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49138369A JPS5947458B2 (en) 1974-12-04 1974-12-04 How to form a resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49138369A JPS5947458B2 (en) 1974-12-04 1974-12-04 How to form a resistor

Publications (2)

Publication Number Publication Date
JPS5165584A JPS5165584A (en) 1976-06-07
JPS5947458B2 true JPS5947458B2 (en) 1984-11-19

Family

ID=15220313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49138369A Expired JPS5947458B2 (en) 1974-12-04 1974-12-04 How to form a resistor

Country Status (1)

Country Link
JP (1) JPS5947458B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5635456A (en) * 1979-08-29 1981-04-08 Nec Corp Semiconductor integrated circuit
JPS57170561A (en) * 1981-04-13 1982-10-20 Yamagata Nippon Denki Kk Semiconductor integrated circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4897483A (en) * 1972-01-31 1973-12-12

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4897483A (en) * 1972-01-31 1973-12-12

Also Published As

Publication number Publication date
JPS5165584A (en) 1976-06-07

Similar Documents

Publication Publication Date Title
US3717514A (en) Single crystal silicon contact for integrated circuits and method for making same
US3722079A (en) Process for forming buried layers to reduce collector resistance in top contact transistors
US3746587A (en) Method of making semiconductor diodes
JPS6252963A (en) Manufacture of bipolar transistor
US3997378A (en) Method of manufacturing a semiconductor device utilizing monocrystalline-polycrystalline growth
JPS5947458B2 (en) How to form a resistor
JPS63207177A (en) Manufacture of semiconductor device
US3776786A (en) Method of producing high speed transistors and resistors simultaneously
US3807038A (en) Process of producing semiconductor devices
US3892033A (en) Method of manufacturing a semiconductor device
JPS6220711B2 (en)
US3959810A (en) Method for manufacturing a semiconductor device and the same
JPS628939B2 (en)
JPH0226061A (en) Manufacture of semiconductor integrated circuit
JPS59184523A (en) Manufacture of semiconductor integrated circuit
JPS62214637A (en) Semiconductor device and manufacture thereof
JPS5951545A (en) Semiconductor device
JPH0355848A (en) Manufacture of semiconductor device
JPS61124149A (en) Semiconductor device and manufacture thereof
JPS6058581B2 (en) Manufacturing method of semiconductor device
JPH01223740A (en) Manufacture of semiconductor integrated circuit
JPH03135030A (en) Semiconductor device and manufacture thereof
JPS5950093B2 (en) Manufacturing method of semiconductor device
JPS639150A (en) Manufacture of semiconductor device
JPH0488637A (en) Semiconductor integrated circuit device having vertical bipolar transistor