JPS5946097B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5946097B2 JPS5946097B2 JP766977A JP766977A JPS5946097B2 JP S5946097 B2 JPS5946097 B2 JP S5946097B2 JP 766977 A JP766977 A JP 766977A JP 766977 A JP766977 A JP 766977A JP S5946097 B2 JPS5946097 B2 JP S5946097B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- resistance
- emitter
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に、縦形トランジスタを有する
半導体集積回路に関する。
半導体集積回路に関する。
一般に、半導体集積回路を設計する上で、縦形トランジ
スタのコレクタ直列抵抗ｒｓｃは重要なファクタの１つ
である。
スタのコレクタ直列抵抗ｒｓｃは重要なファクタの１つ
である。
このため、計算によつて得られたコレクタ直列抵抗ｒｓ
ｃの設計値が、製作された縦形トランジスタを測定する
ことによつて得られた実測値と一致するように、コレク
タ直列抵抗ｒｓｃを正確に解析することは半導体集積回
路の設計に大きな手掛りを与えることになる。ここで、
、縦形トランジスタのコレクタ直列抵抗ｒｓｃを実測に
より求める方法として、トランジスタのコレクタエミッ
タ間飽和電圧ＶＣＥ（ＳＡＴ）とコレクタ電流Ｉｃとを
測定し、次式（１）によつてｒｓｃを間接的に算出する
方法が採用されている。ＶＣＥ（ＳＡＴ）■ＩＣｒｓｃ
＋ＶｃＥ（Ｏ）＋（ＩＥｒｓＥ）゜゜゜゜゜’（１）（
但し、ＶＯＥ（Ｏ）はＥｂｅｒｓとＭｏｌｌの式であら
れれるコレクタ電流１’０“”′のときのコレクタエミ
ッタ間電圧である。また、ＩＥはエミッタ電流であり、
にＳＥ、はエミッタ直列抵抗である。）尚、上式（１）
においてｒＳＥはｒｓｃに比較して充分小さいから、無
視される場合が多い。一方、縦形トランジスタの設計の
際に使用されるコレクタ直列抵抗ｒｓｃはコレクタコン
タクトからエミッタに至る経路上に存在する各領域の比
抵抗又は層抵抗を用いて算出されている。
ｃの設計値が、製作された縦形トランジスタを測定する
ことによつて得られた実測値と一致するように、コレク
タ直列抵抗ｒｓｃを正確に解析することは半導体集積回
路の設計に大きな手掛りを与えることになる。ここで、
、縦形トランジスタのコレクタ直列抵抗ｒｓｃを実測に
より求める方法として、トランジスタのコレクタエミッ
タ間飽和電圧ＶＣＥ（ＳＡＴ）とコレクタ電流Ｉｃとを
測定し、次式（１）によつてｒｓｃを間接的に算出する
方法が採用されている。ＶＣＥ（ＳＡＴ）■ＩＣｒｓｃ
＋ＶｃＥ（Ｏ）＋（ＩＥｒｓＥ）゜゜゜゜゜’（１）（
但し、ＶＯＥ（Ｏ）はＥｂｅｒｓとＭｏｌｌの式であら
れれるコレクタ電流１’０“”′のときのコレクタエミ
ッタ間電圧である。また、ＩＥはエミッタ電流であり、
にＳＥ、はエミッタ直列抵抗である。）尚、上式（１）
においてｒＳＥはｒｓｃに比較して充分小さいから、無
視される場合が多い。一方、縦形トランジスタの設計の
際に使用されるコレクタ直列抵抗ｒｓｃはコレクタコン
タクトからエミッタに至る経路上に存在する各領域の比
抵抗又は層抵抗を用いて算出されている。
し力化ながら、このようにして算出されたコレクタ直列
抵抗の設計値は上述した測定結果に基づく実測値の１．
５〜２倍の値をとるため、コレクタ直列抵抗の解析が充
分に行なわれているとは言えなかつた。本発明の目的は
コレクタ直列抵抗を正確に実測し、コレクタ直列抵抗を
構成する各領域における変動を解析できる半導体装置を
提供することである。本発明の他の目的は縦形トランジ
スタを構成する素子領域のほかに、この素子領域と電気
的に結合されたコレクタ直列抵抗を測定するための測定
用領域を有する半導体装置を提供することである。
抵抗の設計値は上述した測定結果に基づく実測値の１．
５〜２倍の値をとるため、コレクタ直列抵抗の解析が充
分に行なわれているとは言えなかつた。本発明の目的は
コレクタ直列抵抗を正確に実測し、コレクタ直列抵抗を
構成する各領域における変動を解析できる半導体装置を
提供することである。本発明の他の目的は縦形トランジ
スタを構成する素子領域のほかに、この素子領域と電気
的に結合されたコレクタ直列抵抗を測定するための測定
用領域を有する半導体装置を提供することである。
本発明の更に他の目的はコレクタ直列抵抗を構成する各
領域の抵抗を分離して測定できる半導体装置を提供する
ことである。本発明のより他の目的はコレクタ直列抵抗
の実測結果を利用して、コレクタ直列抵抗の変動要因に
応じて最適の縦形トランジスタを設計する方法を提供す
ることである。
領域の抵抗を分離して測定できる半導体装置を提供する
ことである。本発明のより他の目的はコレクタ直列抵抗
の実測結果を利用して、コレクタ直列抵抗の変動要因に
応じて最適の縦形トランジスタを設計する方法を提供す
ることである。
本発明によれば、一導電型の半導体領域と、この半導体
領域上に絶縁分離して設けられた他の導電型の半導体領
域とを備え、この他の導電型の半導体領域を更に絶縁分
離して、縦形トランジスタの素子領域と、縦形トランジ
スタのコレクタ直列抵抗を測定するための測定用領域と
を形成すると共に、素子領域と測定用領域とを他の導電
型の埋込層によつて電気的に接続した構成を有する半導
体装置が得られる。
領域上に絶縁分離して設けられた他の導電型の半導体領
域とを備え、この他の導電型の半導体領域を更に絶縁分
離して、縦形トランジスタの素子領域と、縦形トランジ
スタのコレクタ直列抵抗を測定するための測定用領域と
を形成すると共に、素子領域と測定用領域とを他の導電
型の埋込層によつて電気的に接続した構成を有する半導
体装置が得られる。
更に、本発明の好ましい実施例では、１つの素子領域に
対して２つの測定用領域を設け、各測定用領域の電位を
それぞれ測定することによつて、等価的に、コレクタコ
ンタクト直下の埋込層の電位及びエミツタ領域直下にお
ける埋込層の電位を検出し、コレクタ直列抵抗を構成す
る各部分を分離して測定できる半導体装置が得られる。
本発明においては、コレクタ直列抵抗を構成する領域の
うち、エミツタ直下の埋込層からエミツタまでの抵抗成
分が比抵抗及び層抵抗を用いて計算した値とは大きく異
なつており、旦つ、この抵抗成分がコレクタ電流１ｃと
ベース電流１Ｂとの比（ＩＣ／ＩＢ）であられされるド
ライブ比に依存して変化することを利用して、層抵抗及
び比抵抗を用いて計算する代りに、ドライブ比に応じた
値を選択してコレクタ直列抵抗の前述した抵抗成分を計
算する半導体装置の設計法が得られる。
対して２つの測定用領域を設け、各測定用領域の電位を
それぞれ測定することによつて、等価的に、コレクタコ
ンタクト直下の埋込層の電位及びエミツタ領域直下にお
ける埋込層の電位を検出し、コレクタ直列抵抗を構成す
る各部分を分離して測定できる半導体装置が得られる。
本発明においては、コレクタ直列抵抗を構成する領域の
うち、エミツタ直下の埋込層からエミツタまでの抵抗成
分が比抵抗及び層抵抗を用いて計算した値とは大きく異
なつており、旦つ、この抵抗成分がコレクタ電流１ｃと
ベース電流１Ｂとの比（ＩＣ／ＩＢ）であられされるド
ライブ比に依存して変化することを利用して、層抵抗及
び比抵抗を用いて計算する代りに、ドライブ比に応じた
値を選択してコレクタ直列抵抗の前述した抵抗成分を計
算する半導体装置の設計法が得られる。
以下、図面を参照して説明する。第１図は従来、半導体
集積回路において用いられているＮＰＮトランジスタの
構造を説明するための概略構成図である。
集積回路において用いられているＮＰＮトランジスタの
構造を説明するための概略構成図である。
第１図を参照すると、Ｐ型基板１の表面には高濃度のＮ
型の埋込層２及びＮ型エピタキシヤル層３が形成されて
いる。Ｎ型エピタキシヤル層３はＰ型の絶縁領域７によ
り離隔され、縦形トランジスタのコレクタ領域３−１を
形成している。コレクタ領域３−１で規定される素子領
域中には、Ｐ型のベース領域４、Ｎ型のエミツタ領域５
及びコレクタのオーミツクコンタクトを取るために高濃
度Ｎ型のコンタクト領域６が設けられている。各領域４
，５及び６からは絶縁層８にあけた窓を介してエミツタ
電極４−１、ベース電極５−１及びコレクタ電極６−１
が取り出されている。通常、ＮＰＮトランジスタのコレ
クタ直列抵抗Ｒｓｃはコレクタコンタクト領域６から埋
込層２までの抵抗分子１、領域６直下のＸ点からエミツ
タ領域５直下のＹ点に至る埋込層２の抵抗分子２、エミ
ツタ領域５直下のコレクタベース接点からＹ点までのコ
レタタ領域６の抵抗分子３とからなり、ＲＳＣ＝ｒ１＋
Ｒ２＋Ｒ３ｌＯｌ（２） であられすことができると考えられている。
型の埋込層２及びＮ型エピタキシヤル層３が形成されて
いる。Ｎ型エピタキシヤル層３はＰ型の絶縁領域７によ
り離隔され、縦形トランジスタのコレクタ領域３−１を
形成している。コレクタ領域３−１で規定される素子領
域中には、Ｐ型のベース領域４、Ｎ型のエミツタ領域５
及びコレクタのオーミツクコンタクトを取るために高濃
度Ｎ型のコンタクト領域６が設けられている。各領域４
，５及び６からは絶縁層８にあけた窓を介してエミツタ
電極４−１、ベース電極５−１及びコレクタ電極６−１
が取り出されている。通常、ＮＰＮトランジスタのコレ
クタ直列抵抗Ｒｓｃはコレクタコンタクト領域６から埋
込層２までの抵抗分子１、領域６直下のＸ点からエミツ
タ領域５直下のＹ点に至る埋込層２の抵抗分子２、エミ
ツタ領域５直下のコレクタベース接点からＹ点までのコ
レタタ領域６の抵抗分子３とからなり、ＲＳＣ＝ｒ１＋
Ｒ２＋Ｒ３ｌＯｌ（２） であられすことができると考えられている。
しかしながら、従来提案されている縦形トランジスタで
はこれら・各抵抗分を独立に直接測定することはできな
い。このため、各抵抗分子１，ｒ２，ｒ３はそれぞれ対
応する領域における比抵抗又は層抵抗を使用して算出す
る以外、各抵抗分を推測する手段がない。しかし、この
ように、比抵抗等を用いて算出された計算値は第（１）
式を用いた実測値と大きく異なつているのが普通であり
、計算法が不備であることを示している。第２図ａは本
発明の一実施例を示す図であり、ここでは、ＮＰＮトラ
ンジスタを例にとつて説明する。
はこれら・各抵抗分を独立に直接測定することはできな
い。このため、各抵抗分子１，ｒ２，ｒ３はそれぞれ対
応する領域における比抵抗又は層抵抗を使用して算出す
る以外、各抵抗分を推測する手段がない。しかし、この
ように、比抵抗等を用いて算出された計算値は第（１）
式を用いた実測値と大きく異なつているのが普通であり
、計算法が不備であることを示している。第２図ａは本
発明の一実施例を示す図であり、ここでは、ＮＰＮトラ
ンジスタを例にとつて説明する。
尚、第２図では第１図と対応する部分には同一の参照符
号が付されている。第２図を参照すると、Ｐ型基板１上
に形成されたＮ型エピタキシヤル層３はＰ型の絶縁領域
７によつて分離されると共に、分離された領域内には更
に分離領域１７一１，１７−２が設けられている。この
分離領域１７−１，１７−２によつて、縦形トランジス
タのコレクタ領域３−１と、コレクタ直列抵抗ＲｓＯを
測定するための測定領域３−２，３−３が形成され、旦
つ、測定用領域３−２，３−３の下までＮ型埋込層１２
が延在している。更に、各測定用領域３−２，３−３の
表面上には、オーミツクコンタクトをとるためにコンタ
クト領域１９，２０が形成され、各領域１９，２０上に
は他の電極４一１，５−１，６−１と同様に、絶縁層８
にあけた窓を通して、電極１９−１，２０−１が設けら
れている。第２図ａの構成では、測定用領域３−２，３
一３は埋込層１２と下部において電気的に接続されてお
り、旦つ、素子領域から測定用領域３−２，３−３には
実質的に電流が流れない。
号が付されている。第２図を参照すると、Ｐ型基板１上
に形成されたＮ型エピタキシヤル層３はＰ型の絶縁領域
７によつて分離されると共に、分離された領域内には更
に分離領域１７一１，１７−２が設けられている。この
分離領域１７−１，１７−２によつて、縦形トランジス
タのコレクタ領域３−１と、コレクタ直列抵抗ＲｓＯを
測定するための測定領域３−２，３−３が形成され、旦
つ、測定用領域３−２，３−３の下までＮ型埋込層１２
が延在している。更に、各測定用領域３−２，３−３の
表面上には、オーミツクコンタクトをとるためにコンタ
クト領域１９，２０が形成され、各領域１９，２０上に
は他の電極４一１，５−１，６−１と同様に、絶縁層８
にあけた窓を通して、電極１９−１，２０−１が設けら
れている。第２図ａの構成では、測定用領域３−２，３
一３は埋込層１２と下部において電気的に接続されてお
り、旦つ、素子領域から測定用領域３−２，３−３には
実質的に電流が流れない。
したがつて、測定用領域上の各電極１９−１，２０−１
の電位Ｖｌ９，２Ｏを高入力インピーダンスの測定器で
測定すれば、これらの電位Ｖｌ９及びＶ２Ｏはそれぞれ
実質上コレクタコンタクト領域６直下のＸ点の電位Ｖｃ
ｘ及びエミツタ領域５直下のＹ点の電位ＶＣＹと等しい
と考えることができる。次に、コレクタ領域３−１に電
流１ｃが流れている状態で、コレクタ電極６−１の電位
Ｃ６，Ｘ点の電位Ｖｃｘ，Ｙ点の電位ＶＣＹ及びエミツ
タ電極５−１の電位ＶＥを測定すれば、次の関係を導き
出すことができる。
の電位Ｖｌ９，２Ｏを高入力インピーダンスの測定器で
測定すれば、これらの電位Ｖｌ９及びＶ２Ｏはそれぞれ
実質上コレクタコンタクト領域６直下のＸ点の電位Ｖｃ
ｘ及びエミツタ領域５直下のＹ点の電位ＶＣＹと等しい
と考えることができる。次に、コレクタ領域３−１に電
流１ｃが流れている状態で、コレクタ電極６−１の電位
Ｃ６，Ｘ点の電位Ｖｃｘ，Ｙ点の電位ＶＣＹ及びエミツ
タ電極５−１の電位ＶＥを測定すれば、次の関係を導き
出すことができる。
６Ｘ−Ｃ６−Ｃｘ−Ｒｌｌｃ・・・・・・・・・（３）
ＶＸＹ−Ｃｘ−ＶｃＹ−Ｒ２ｌｃ・・・・・・・・・（
４）ＹＥ＝ＶＣＹ−Ｅ＝Ｒ３ｌＣ＋ＶＣ玖０）・・・（
５）（但し、Ｘ６Ｘはコンタクト領域６とＸ点間の電位
差、ＶＸＹはＸ点、Ｙ点間の電位差及びＶＹＥはＹ点と
エミツタ電極５−１間の電位差である。
ＶＸＹ−Ｃｘ−ＶｃＹ−Ｒ２ｌｃ・・・・・・・・・（
４）ＹＥ＝ＶＣＹ−Ｅ＝Ｒ３ｌＣ＋ＶＣ玖０）・・・（
５）（但し、Ｘ６Ｘはコンタクト領域６とＸ点間の電位
差、ＶＸＹはＸ点、Ｙ点間の電位差及びＶＹＥはＹ点と
エミツタ電極５−１間の電位差である。
）前述したように、第２図の実施例では電位Ｖｃｘ及び
ＶＣＹは電極１９−１及び２０−１の電位と等しいから
、Ｖｃｘ−１９・・・・・・・・・（６） ＶＣＹ−２０・・・・・・・・・（７） の関係が得られる。
ＶＣＹは電極１９−１及び２０−１の電位と等しいから
、Ｖｃｘ−１９・・・・・・・・・（６） ＶＣＹ−２０・・・・・・・・・（７） の関係が得られる。
即ち、トランジスタが動作状態にあるとき、Ｘ点及びＹ
点の電位は電極１９−１及び２０−１の電位を測定する
ことによつて求めることができる。このように、本発明
に係る縦形トランジスタではコレクタ直列抵抗Ｒｓｃを
構成する抵抗分子１，ｒ２，ｒ３をそれぞれ独立に測定
できる。
点の電位は電極１９−１及び２０−１の電位を測定する
ことによつて求めることができる。このように、本発明
に係る縦形トランジスタではコレクタ直列抵抗Ｒｓｃを
構成する抵抗分子１，ｒ２，ｒ３をそれぞれ独立に測定
できる。
第３図Ａ，ｂ及び第４図は本発明の縦形トランジスタを
使用して測定したコレクタ直列抵抗Ｒｃの変化状態を説
明するための図である。
使用して測定したコレクタ直列抵抗Ｒｃの変化状態を説
明するための図である。
第２図ｂ及びｃは第３図及び第４図の測定に用いた縦形
トランジスタの各部の寸法関係を説明する図である。第
３図及び第４図を説明する前に、第２図ａ〜第２図ｃを
参照すると、測定に使用された縦形トランジスタはエピ
タキシヤル層の厚さをＴｅｐｉ、コ ・二レクタコンタ
クト領域６から埋込層１２上面までの距離をＴＣｌエミ
ツタ領域５直下のベースコレクタ接合から埋込層１２上
面までの距離をＴＥとしてあられしている。また、Ｘｊ
Ｂはベースコレクタ接合の深さ、ＸｊＥはエミツタベー
ス接合の深さ、ＸｊＮは埋込層１２の基板表面からエピ
タキシヤル層へのせり上り、Ｌはコレクタコンタクト領
域からエミツタ領域までの距離、ＷＥはエミツタ幅、Ｄ
Ｅはエミツタ領域の第２図ａの切断方向に対する長さで
ある。更に、Ｗｃはコレクタコンタクト領域６の幅、Ｄ
ｃは切断方向に対する長さ、Ｗｌ２は埋込層１２の幅、
ＺＥはエミツタ領域５の周囲長であり、各部の寸法は第
２図ｃのように選ばれている。尚、第２図ｃにおいてρ
Ｅ，ｌはエピタキシヤル層３の比抵抗及びρＳｌ２は埋
込層１２の層抵抗である。第３図ａを参照すると、前述
した寸法値を有する縦形トランジスタに２０ｍＡのコレ
クタ電流を流したときの測定結果が示されている。
トランジスタの各部の寸法関係を説明する図である。第
３図及び第４図を説明する前に、第２図ａ〜第２図ｃを
参照すると、測定に使用された縦形トランジスタはエピ
タキシヤル層の厚さをＴｅｐｉ、コ ・二レクタコンタ
クト領域６から埋込層１２上面までの距離をＴＣｌエミ
ツタ領域５直下のベースコレクタ接合から埋込層１２上
面までの距離をＴＥとしてあられしている。また、Ｘｊ
Ｂはベースコレクタ接合の深さ、ＸｊＥはエミツタベー
ス接合の深さ、ＸｊＮは埋込層１２の基板表面からエピ
タキシヤル層へのせり上り、Ｌはコレクタコンタクト領
域からエミツタ領域までの距離、ＷＥはエミツタ幅、Ｄ
Ｅはエミツタ領域の第２図ａの切断方向に対する長さで
ある。更に、Ｗｃはコレクタコンタクト領域６の幅、Ｄ
ｃは切断方向に対する長さ、Ｗｌ２は埋込層１２の幅、
ＺＥはエミツタ領域５の周囲長であり、各部の寸法は第
２図ｃのように選ばれている。尚、第２図ｃにおいてρ
Ｅ，ｌはエピタキシヤル層３の比抵抗及びρＳｌ２は埋
込層１２の層抵抗である。第３図ａを参照すると、前述
した寸法値を有する縦形トランジスタに２０ｍＡのコレ
クタ電流を流したときの測定結果が示されている。
第３図ａからもわかる通り、コレクタコンタクト領域６
とＸ点間の電位差Ｖ６Ｘ及びＸ点、Ｙ点間の電位差ＶＸ
ＹはドライブＩＣ／ＩＢが６０〜２０の間でこれに無関
係にほぼ一定であり、純抵抗特性を示している。この実
験に用いたサンプルでは、Ｖ６Ｘ及びＸＹの値と第（３
）式、第（４）式から、ｒ１＝１０６．５Ω
・・・・・・・・・（８）Ｒ２＝ ２１．２Ω
・・・・・・・・・（９）が算出できる
。これらの値は第３図ｂに示すように、従来、比抵抗及
び層抵抗を用いて算出された計算値とよく一致している
。
とＸ点間の電位差Ｖ６Ｘ及びＸ点、Ｙ点間の電位差ＶＸ
ＹはドライブＩＣ／ＩＢが６０〜２０の間でこれに無関
係にほぼ一定であり、純抵抗特性を示している。この実
験に用いたサンプルでは、Ｖ６Ｘ及びＸＹの値と第（３
）式、第（４）式から、ｒ１＝１０６．５Ω
・・・・・・・・・（８）Ｒ２＝ ２１．２Ω
・・・・・・・・・（９）が算出できる
。これらの値は第３図ｂに示すように、従来、比抵抗及
び層抵抗を用いて算出された計算値とよく一致している
。
したがつて、コレクタコンタクト領域６からその直下の
埋込層１２までのエピタキシヤル層３の抵抗ｒ１及びコ
レクタコンタクト領域６直下からエミツタ直下までの高
濃度埋込層１２による抵抗Ｒ２は従来の計算方法を使用
できることがわかる。これに対して、エミツタ領域５と
Ｙ点間の電位差ＶＹＥは他のＶ６Ｘ，ＶＸＹとは全く異
質であり、ドライブ比１Ｃ／ＩＢが６０〜１０の間で強
くこれに依存している。
埋込層１２までのエピタキシヤル層３の抵抗ｒ１及びコ
レクタコンタクト領域６直下からエミツタ直下までの高
濃度埋込層１２による抵抗Ｒ２は従来の計算方法を使用
できることがわかる。これに対して、エミツタ領域５と
Ｙ点間の電位差ＶＹＥは他のＶ６Ｘ，ＶＸＹとは全く異
質であり、ドライブ比１Ｃ／ＩＢが６０〜１０の間で強
くこれに依存している。
また、ドライブ比Ｃ／ＩＢに依存しなくなるドライブ比
１ｃ／Ｂ≦１０の状態では、ＹＥの絶対値が６−Ｘに比
較して１桁小さくなることがわかつた。このように、Ｖ
ＹＥがドライブ比１Ｃ／ＩＢに依存することは第（５）
式及びＶＣＥ（Ｑ）がＩＣ／ＩＢの関数であることから
理論付けできる。第４図はＲ３とＶＣＥ（０）とを分解
する目的でとＩｃの関係をドライブ比１Ｃ／ＩＢをパラ
メータにしてあられしている。
１ｃ／Ｂ≦１０の状態では、ＹＥの絶対値が６−Ｘに比
較して１桁小さくなることがわかつた。このように、Ｖ
ＹＥがドライブ比１Ｃ／ＩＢに依存することは第（５）
式及びＶＣＥ（Ｑ）がＩＣ／ＩＢの関数であることから
理論付けできる。第４図はＲ３とＶＣＥ（０）とを分解
する目的でとＩｃの関係をドライブ比１Ｃ／ＩＢをパラ
メータにしてあられしている。
まず、第（５）式から、次の関係が得られる。ＶＣＥ（
０）＝ＶＹＥ（Ｉｃ→０） ・・・・・・・・・（
代）ｕｌ ｌとＲ３を求めることができる。
０）＝ＶＹＥ（Ｉｃ→０） ・・・・・・・・・（
代）ｕｌ ｌとＲ３を求めることができる。
前述したことからもわかる通り、従来ほぼ等しい値を持
つとして考えられてきたＲ３は第３図ｂに示すようにｒ
１よりも２桁近くも小さいことが判明した。
つとして考えられてきたＲ３は第３図ｂに示すようにｒ
１よりも２桁近くも小さいことが判明した。
この事実は本発明に係る半導体装置を用いて各抵抗分を
独立して測定した結果確認されたものである。尚、Ｒ３
がＩＣ／ＩＢに依存して変化するのはコレクタベース接
合よりコレクタ領域へ注入された少数キヤリアによる伝
導度変調のためと考えられる。この事実は半導体集積回
路のトランジスタのＲ８Ｏを設計するうえで極めて重要
で、設計の基本概念がかわり、低いＲｓｃを要するトラ
ンジスタ等の最適設計の手法を変え得るものである。
独立して測定した結果確認されたものである。尚、Ｒ３
がＩＣ／ＩＢに依存して変化するのはコレクタベース接
合よりコレクタ領域へ注入された少数キヤリアによる伝
導度変調のためと考えられる。この事実は半導体集積回
路のトランジスタのＲ８Ｏを設計するうえで極めて重要
で、設計の基本概念がかわり、低いＲｓｃを要するトラ
ンジスタ等の最適設計の手法を変え得るものである。
Ｒ３の値を設計に用いる場合を考えると、１０／ＩＢ＝
１０付近では、すでに電流がエミツタ周囲に集中してい
ると考えられるので、Ｒ３はエミツタ周囲長ＩＥに逆比
例し、Ｃ−Ｂ接合からＮ型埋込層１２上端までの距離Ｔ
Ｅに比例すると考えると第２図ｂおよび第２図ｃの値よ
りＩｃ／ＢｌＯにおいて一一）〜υノーー一１▲Ｊ となり、設計の際、（自）式を用いてＲ３を求めること
ができる。
１０付近では、すでに電流がエミツタ周囲に集中してい
ると考えられるので、Ｒ３はエミツタ周囲長ＩＥに逆比
例し、Ｃ−Ｂ接合からＮ型埋込層１２上端までの距離Ｔ
Ｅに比例すると考えると第２図ｂおよび第２図ｃの値よ
りＩｃ／ＢｌＯにおいて一一）〜υノーー一１▲Ｊ となり、設計の際、（自）式を用いてＲ３を求めること
ができる。
前記Ｒｌ，ｒ２，ｒ３それぞれについて述べた計算法を
第１図に示したＮＰＮトランジスタに適用した場合にお
ける計算例及び実測値との比較を次に示す。
第１図に示したＮＰＮトランジスタに適用した場合にお
ける計算例及び実測値との比較を次に示す。
第５図ａ及び第５図ｂは、第１図に示したトランジスタ
の各部の参照符号をあられし、また第５図ｃはそれぞれ
の値を示している。
の各部の参照符号をあられし、また第５図ｃはそれぞれ
の値を示している。
第５図ａにおいて、コレクタのオーミツクコンタクトを
とるための高濃度Ｎ型領域６の直下より、その直下の高
濃度Ｎ型埋込層２までの抵抗ｒ１は、領領６より４５度
の角度でエミツタ方向へのみ広がりつつ埋込層２へ達す
る電流パスにより形成されると考えられるから次のよう
に表わされる。
とるための高濃度Ｎ型領域６の直下より、その直下の高
濃度Ｎ型埋込層２までの抵抗ｒ１は、領領６より４５度
の角度でエミツタ方向へのみ広がりつつ埋込層２へ達す
る電流パスにより形成されると考えられるから次のよう
に表わされる。
但し、Δｓは領域６の下端よりｙだけ下の位置の電流パ
スの断面積、また、ここではエミツタ方向に４５スの角
度で広がるから′−Ｔｃである。尚、ρ はエピタキ
シヤル層３−１の比抵抗ＳｅＰｌである。
スの断面積、また、ここではエミツタ方向に４５スの角
度で広がるから′−Ｔｃである。尚、ρ はエピタキ
シヤル層３−１の比抵抗ＳｅＰｌである。
領域６の直下よりエミツタ直下に至る高濃度Ｎ型埋込層
２により構成される抵抗Ｒ２は、次式で表わされる。
２により構成される抵抗Ｒ２は、次式で表わされる。
エミツタ直下のＣＢ接合より埋込層２に至るコレクタ領
域の抵抗Ｒ３は（自）式で表わされる。
域の抵抗Ｒ３は（自）式で表わされる。
但し、ドライブ比１ｃ／Ｂ＝１０においてはＲ３（０）
＝ ３６．１Ωである。以上（自）式、（自）式、（自
）式及び（２）式を用いてＲｓｃを求めることができる
。
＝ ３６．１Ωである。以上（自）式、（自）式、（自
）式及び（２）式を用いてＲｓｃを求めることができる
。
計算により求めた値と実測のＣＥ（Ｓａｌ）の値より（
１）式を用いて求めた値は第６図に示す通り非常によく
一致している。以上の結果より、Ｒｌ，ｒ２，ｒ３の適
格な算出法は、（１） Ｒｌ，ｒ２は従来通りの算出法
即ちそれぞれの領域の比抵抗及び層抵抗を用いて算出す
る。
１）式を用いて求めた値は第６図に示す通り非常によく
一致している。以上の結果より、Ｒｌ，ｒ２，ｒ３の適
格な算出法は、（１） Ｒｌ，ｒ２は従来通りの算出法
即ちそれぞれの領域の比抵抗及び層抵抗を用いて算出す
る。
（２） Ｒ３は、エミツタ直下であるため少数キャリヤ
ーによる伝導度変調を考慮した実１験式により求める。
である。
ーによる伝導度変調を考慮した実１験式により求める。
である。
また、ＩＣ／ＩＢ≦１０ではＲ３の値が小さいという事
実を利用して、エミツタの面積及びコレク夕の面積を狭
くし、最適なコレクタ負荷抵抗を得ることが可能である
。
実を利用して、エミツタの面積及びコレク夕の面積を狭
くし、最適なコレクタ負荷抵抗を得ることが可能である
。
以上説明した実施例は、Ｐ型基板の上のＮ型エピタキシ
ヤル層をコレクタとする縦形ＮＰＮトランジスタに本発
明を適用した場合について説明した。
ヤル層をコレクタとする縦形ＮＰＮトランジスタに本発
明を適用した場合について説明した。
しかし、Ｎ型エピタキシヤル層の中に設けられた縦形Ｐ
ＮＰトランジスタについても諸諸の領域の導電型を逆に
すれば本発明をそのまま実施できる。また、Ｐ型基板に
おえて、Ｎ型基板を使用する場合にもやはり諸々の領域
の導電型を逆にすればよく、要するに基板と分離された
コレクタを有する縦形トランジスタであれば、基板、エ
ピタキシヤル層の導電型を問わず本発明は適用出来得る
のである。更に、実施例では測定用領域３−２，３−３
を２つ設けた場合について述べたが、前述した測定結果
を利用すれば、Ｒ３を測定するための領域だけを設け、
Ｒｌ，ｒ２は計算値を利用してもよいことは言うまでも
ない。
ＮＰトランジスタについても諸諸の領域の導電型を逆に
すれば本発明をそのまま実施できる。また、Ｐ型基板に
おえて、Ｎ型基板を使用する場合にもやはり諸々の領域
の導電型を逆にすればよく、要するに基板と分離された
コレクタを有する縦形トランジスタであれば、基板、エ
ピタキシヤル層の導電型を問わず本発明は適用出来得る
のである。更に、実施例では測定用領域３−２，３−３
を２つ設けた場合について述べたが、前述した測定結果
を利用すれば、Ｒ３を測定するための領域だけを設け、
Ｒｌ，ｒ２は計算値を利用してもよいことは言うまでも
ない。
第１図は従来のトランジスタを示す構造断面図、第２図
Ａ，ｂ及びｃは本発明の一実施例を示す断面図、平面図
及び寸法値、第３図ａ及びｂは第２図Ａ，ｂ及びｃに示
したトランジスタの６Ｘ，ＶＸＹ，ＹＥとドライブ比と
の関係を示す図及び実測値の比較を示す図、第４図は本
発明の一実施例におけるＹＥとコレクタ電流１ｃとの関
係を示す図、第５図Ａ，ｂ及びｃは本発明に係る半導体
装置の測定結果に基づいて設計されたトランジスタの断
面図、平面図及び寸法値、第６図は第５図Ａ，ｂ，ｃに
示す素子の計算値と実測値との一致を説明するための図
である。 記号の説明１・・・・・・Ｐ型半導体基板、２・・・・
・・高濃度のＮ型埋込層、３・・・・・・Ｎ型エピタキ
シヤル層、３−１・・・・・・コレクタ領域、３−２・
・・・・・測定端子領域、３−３・・・・・・測定端子
領域、４・・・・・・ベース、４一１・・・・・・ベー
ス電極、５・・・・・・エミツタ、５−１・・・・・・
エミツタ電極、６・・・・・・コレクタコンタクトのオ
ーミツクを取るための領域、６−１・・・・・・コレク
タ電極、７・・・・・・絶縁領域、８・・・・・・半導
体表面の絶縁層、１２・・・・・・高濃度のＮ型埋込層
、１７−１・・・・・・分離領域、１７−２・・・・・
・分離領域、１９・・・・・・測定端子領域のオーミツ
クを取るための領域、１９一１・・・・・・測定端子電
極、２０・・・・・・測定端子領域のオーミツクを取る
ための領域、２０−１・・・・・・測定端子電極。
Ａ，ｂ及びｃは本発明の一実施例を示す断面図、平面図
及び寸法値、第３図ａ及びｂは第２図Ａ，ｂ及びｃに示
したトランジスタの６Ｘ，ＶＸＹ，ＹＥとドライブ比と
の関係を示す図及び実測値の比較を示す図、第４図は本
発明の一実施例におけるＹＥとコレクタ電流１ｃとの関
係を示す図、第５図Ａ，ｂ及びｃは本発明に係る半導体
装置の測定結果に基づいて設計されたトランジスタの断
面図、平面図及び寸法値、第６図は第５図Ａ，ｂ，ｃに
示す素子の計算値と実測値との一致を説明するための図
である。 記号の説明１・・・・・・Ｐ型半導体基板、２・・・・
・・高濃度のＮ型埋込層、３・・・・・・Ｎ型エピタキ
シヤル層、３−１・・・・・・コレクタ領域、３−２・
・・・・・測定端子領域、３−３・・・・・・測定端子
領域、４・・・・・・ベース、４一１・・・・・・ベー
ス電極、５・・・・・・エミツタ、５−１・・・・・・
エミツタ電極、６・・・・・・コレクタコンタクトのオ
ーミツクを取るための領域、６−１・・・・・・コレク
タ電極、７・・・・・・絶縁領域、８・・・・・・半導
体表面の絶縁層、１２・・・・・・高濃度のＮ型埋込層
、１７−１・・・・・・分離領域、１７−２・・・・・
・分離領域、１９・・・・・・測定端子領域のオーミツ
クを取るための領域、１９一１・・・・・・測定端子電
極、２０・・・・・・測定端子領域のオーミツクを取る
ための領域、２０−１・・・・・・測定端子電極。
Claims (1)
- １ 一導電型の半導体基板と、該半導体基板上に形成さ
れた他の導電型の半導体層を絶縁分離することによつて
得られた他の導電型領域と、該他の導電型領域と前記半
導体基板の境界付近に設けられた他の導電型の埋込層と
、前記埋込層に達し、前記他の導電型領域を、素子領域
と該素子領域と前記埋込層を介して電気的に結合された
側部領域とに区分する一導電型の絶縁領域と、前記素子
領域内に形成されたトランジスタとを有し、前記側部領
域は前記トランジスタのコレクタ直列抵抗測定用の領域
を形成していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP766977A JPS5946097B2 (ja) | 1977-01-28 | 1977-01-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP766977A JPS5946097B2 (ja) | 1977-01-28 | 1977-01-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5394186A JPS5394186A (en) | 1978-08-17 |
| JPS5946097B2 true JPS5946097B2 (ja) | 1984-11-10 |
Family
ID=11672201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP766977A Expired JPS5946097B2 (ja) | 1977-01-28 | 1977-01-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946097B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0510479Y2 (ja) * | 1983-09-02 | 1993-03-15 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0834221B2 (ja) * | 1986-03-21 | 1996-03-29 | 日本電装株式会社 | 電流検出機能付半導体装置 |
| JPS62162853U (ja) * | 1986-04-03 | 1987-10-16 |
-
1977
- 1977-01-28 JP JP766977A patent/JPS5946097B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0510479Y2 (ja) * | 1983-09-02 | 1993-03-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5394186A (en) | 1978-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258311A (en) | Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient | |
| US20190341483A1 (en) | Semiconductor device | |
| EP0352940A2 (en) | Method of measuring specific contact resistivity of self-aligned contacts in integrated circuits | |
| KR100237278B1 (ko) | 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법 | |
| US6724270B2 (en) | Oscillation circuit of cascode connection type | |
| JPS5946097B2 (ja) | 半導体装置 | |
| US7142023B2 (en) | Voltage detection circuit | |
| Weng et al. | New method to determine the base resistance of bipolar transistors | |
| Pawlak et al. | Single transistor-based methods for determining the base resistance in SiGe HBTs: Review and evaluation across different technologies | |
| US4316202A (en) | Semiconductor integrated circuit device having a Schottky barrier diode | |
| US6426667B1 (en) | Bidirectional analog switch using two bipolar junction transistors which are both reverse connected or operating in the reverse or inverse mode | |
| JPS60147154A (ja) | 抵抗構造体 | |
| US5939768A (en) | Vertical bipolar power transistor with an integrated sensing circuit | |
| Mack et al. | Measurement of series collector resistance in bipolar transistors | |
| JP2955106B2 (ja) | 半導体装置 | |
| Dubois et al. | Extraction method of the base series resistances in bipolar transistor in presence of current crowding | |
| ITMI990331A1 (it) | Didpositivo con transitore bipolare e transitore mosfet integrati in configurazione emitter switching | |
| Cai et al. | A new method for extracting base resistance in bipolar transistors | |
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| Linder et al. | A new test structure for parasitic resistance extraction in bipolar transistors | |
| JPH01196858A (ja) | トランジスタ | |
| KR800001341B1 (ko) | 반도체 회로 | |
| JPS5812345A (ja) | 定電圧装置 | |
| Findlater et al. | Investigation and application of the buried-layer van der Pauw and bar resistors | |
| JPH04261038A (ja) | 電圧検出方法 |