JPS5945530A - Channel controlling system - Google Patents

Channel controlling system

Info

Publication number
JPS5945530A
JPS5945530A JP15492182A JP15492182A JPS5945530A JP S5945530 A JPS5945530 A JP S5945530A JP 15492182 A JP15492182 A JP 15492182A JP 15492182 A JP15492182 A JP 15492182A JP S5945530 A JPS5945530 A JP S5945530A
Authority
JP
Japan
Prior art keywords
data processing
channel
processing system
central processing
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15492182A
Other languages
Japanese (ja)
Inventor
Yoshiaki Matsubara
由明 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15492182A priority Critical patent/JPS5945530A/en
Publication of JPS5945530A publication Critical patent/JPS5945530A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To switch buses dynamically at a channel level in accordance with schedules in central processors by providing a channel controlling device connected to plural data processing systems with a central processor interface part having a system discriminating element. CONSTITUTION:Plural data processing systems S1, S2 are constituted by central processors 11, 21, main storage devices 12, 22, main storage controlling devices 13, 23, and channel processors 14, 24. A channel controlling device 3 is connected to the respective controlling devices 13, 23 and provided with a central processor interface part 31 and a local storage 32. A system discriminating element setting means SID is incorporated in the interface part 31. The processors 11, 21 in respective systems S1, S2 set up and release the setting means SID and the buses are switched dynamically at the channel level in accordance with the schedules of the processors 11, 21.

Description

【発明の詳細な説明】 (5)発明の技術分野 本発明は、主記憶装置、中火lル何装置と入出力装置を
接続したチャネル装置との間1こあって、中央処理装置
からの人出力命診5:実行制師するチャネル装置に関す
るものであり、ノ[テ1こfM数のデータ処理システム
ζこ共通に結合し得るグーVネル制御装置に関4−るも
ので必る。
Detailed Description of the Invention (5) Technical Field of the Invention The present invention relates to a main storage device, a medium-heat storage device, and a channel device to which input/output devices are connected. Human output vital diagnosis 5: This relates to a channel device that controls execution, and it is necessary to relate to a channel control device that can be commonly connected to multiple data processing systems.

(13)従来技術と問題一点 一般に複数のデ・−夕処理シスデノ・が疎に結合された
従来の疎結合ンステノ・でi:j、 、ある1つの11
間全人出力装置を異なる系7)1ら′yクヒスず?・よ
うに構成する。鳴合、各県にそれぞれヂVネル装+:=
vを必要としていた。
(13) Prior art and one problem In general, in a conventional loosely coupled system in which multiple data processing systems are loosely coupled, i:j, , one 11
7) Is there a different system for all human output devices?・Configure as follows. Narai, each prefecture is equipped with a unique V-nel +:=
I needed v.

ずなわら、そ11ぞれ上記1.嶺装(^′、主記上記御
制御、中央処理装置等を含む第1. 第2のデータ処理
システム系において、第1のデータ処理システム系より
ある1つの!tテ定の入出力装置(例えば磁気ディスク
類ffi<〕にイ1「報を出力し、この(If卯を第2
のデータ処理システム系より+rffi JIQる(吸
上げる)場合には、少なくともそれぞれのデータ処理シ
ステム系に別個にチーYネルを必要としていた。
Zunawara, part 11 respectively above 1. In the first data processing system system, which includes the above-mentioned control, central processing unit, etc., one specific input/output device from the first data processing system system ( For example, output the ``I1'' information to the magnetic disk ffi<], and
When +rffi JIQ is extracted from a data processing system, at least a separate channel is required for each data processing system.

例えば、データ処理7ステム系】が磁気ディスク装置に
情報を出力している場合、他のデータ処理システム系2
からはこの磁気ディスク装(J、に対して起動をかける
ことはできず、チャネル装置#eは遊休状態となっ−〔
しまう。
For example, if the data processing system 7 system is outputting information to a magnetic disk device, another data processing system system 2
Since then, this magnetic disk drive (J) cannot be activated, and the channel device #e is in an idle state.
Put it away.

(Q 発明の目的 従って本発明の目的はE述の欠点を解消し、複数のデー
タ処理システムに共通に結合でき、かつ両システムの中
央処理装置のスケジー−ルのもとで、チャネルレベルで
ダ・fナミノクに〕くスの切替不要とすることができる
ものである。
(Q. Purpose of the Invention) Accordingly, the purpose of the present invention is to overcome the disadvantages mentioned in E, to be able to connect to multiple data processing systems in common, and to perform data processing at the channel level under the schedule of the central processing units of both systems.・It is possible to eliminate the need to switch between the f

(2)発明の構成 上記の目的を達成するため本発明は、少なくともそれぞ
れ主記憶装置と中央処理装置を備え、主記憶装置1間、
中央処理装置間の直接の通信手段を持たない少なくとも
第1.g2のデータ処理システムに結合され、該第1.
第2のデータ処理システムに対し同等のインターフL・
−スを有し、いずれか一方のデータ処理シスフ′ノ、の
中央外j・11装置の制御のもとに下位の複数のチャネ
ル装置に対して入出力命令の実行制御を行な9制御部M
、 コを)す1、該制御装置はいずれのグー・夕処理シ
ステノ、に結合されるかを示すシステム識別子を峡足9
く)手段を有し、該システム識別子は各ダーク処理シス
テムの中央処理装置によって設定又は解除され、該シス
テム識別子の内容に応じでノくスうr下位のグーVネル
装我と該当データ処理システムを接続する・シスに切替
えることを’t?徴としている。
(2) Structure of the Invention In order to achieve the above object, the present invention includes at least a main memory device and a central processing unit, and between the main memory device 1,
At least the first one does not have a means of direct communication between central processing units. g2 data processing system, said first .g2 data processing system.
An equivalent interface L for the second data processing system.
9 control unit which controls the execution of input/output commands for multiple lower channel devices under the control of the 11 devices outside the center of either data processing system. M
1. Enter the system identifier indicating which system the control device is connected to.
) the system identifier is set or canceled by the central processing unit of each dark processing system, and depending on the content of the system identifier, the system Can't connect/switch to system? It is a sign.

(ト)発明の実施例 図は本発明の一実施))すを示づ図Cあり、図中81は
データ処理システム系lを示し、82はデータ処理シス
テム系2を示すo各処Jljシスデム1.2はそれぞれ
中央処理装置11.21.主記憶装置12゜22、主記
憶制御装置?i(t 3.23.チャネル処理装置14
.24を含んで構成されていく1゜31よチャイル制御
装置であり、;31は中央処理装置インター、7ヱ一ス
制御部、32はローカルストレージ、SIDはシステム
識別子設定手段*a−dはパス切替制御信号を示す。
(G) Embodiment of the Invention Figure C shows one implementation of the present invention. In the figure, 81 indicates a data processing system system 1, 82 indicates a data processing system system 2, 1.2 are respectively central processing units 11.21. Main memory device 12゜22, main memory control device? i(t 3.23. Channel processing device 14
.. 1. 31 is a child control device that includes 24; 31 is a central processing unit interface; 7. 1 is a control unit; 32 is a local storage; SID is a system identifier setting means *a-d are paths Indicates a switching control signal.

図に示すようにそれぞれ中央処理装置tii、2i。As shown in the figure, central processing units tii and 2i, respectively.

主記憶装置12.22.主記憶制御装置13,23.チ
ャネル処理装置14.24等の装置を含んで構成される
第1のデータ処理システムS1と第2のデータ処理7ス
テムS2があり、主記憶装置12と22゜中央処理装置
11と21の間には直接的な通信手1 段は存在しない
。本発明はこれらのデータ処理システム番こ対し、同等
の中央処理装置インターフユースを有し、中央処理装置
λの制御のもとζこ下位の複数のチャネルに対し、入出
力命令コマンドの実行を行なうチャネル制御装M、f共
通に設けたものである。このチャネル制御装置は中央処
理装置イアp−フェース制御部31にシステム識別子設
定手段SIDを有し、このSIDにより設定されたシス
テム識別子IDに従って、パスを下位のチャネル装置と
該当データ処理システム81 (ID=1)又ハS 2
 (I D=2月こ切替えるものである。
Main storage device 12.22. Main memory control device 13, 23. There is a first data processing system S1 and a second data processing system S2 including devices such as channel processing devices 14 and 24, and the main storage device 12 and 22 are located between the central processing units 11 and 21. There is no direct means of communication. The present invention has an equivalent central processing unit interface for these data processing systems, and executes input/output commands for a plurality of lower channels under the control of the central processing unit λ. This is common to channel control devices M and f. This channel control device has a system identifier setting means SID in the central processing unit earp-face control section 31, and according to the system identifier ID set by this SID, the path is established between the lower channel device and the corresponding data processing system 81 (ID =1) Also HaS 2
(ID=This will be changed in February.

以下システム識別イの設定方法ζこついで説明Jる。ま
ず初期リセット状態−Cケ[仁のツーVネル制門1装置
3け、どちらのシステムS]、S2.にしiしでも組み
込まれてい表い。その後f!lメ−Q」:吊lのシステ
ムSlから中央処理装置11がブr 、tル■・ll 
1−1it装置3に対し、複数のアヤ不ルの中7ノ・ら
lF4′A?、の[つのチャネルを指定し、チYネル、
ト11込→、命令(/ステム識別子セントcl令)7i
−発すること1仁より、該チャネル制御装置3けそのシ
スフッ・識別子設定手段S I Dにより881のシス
フッ、Sitこ組込まれたことを示すシステム識別−7
(II)=IJが設定され、チャネル装置は自身個有の
中にある第1のシステムと結合されていることを記憶4
−るシステム識別子(1]J=1)を保持する。(もし
1、このプVネル組込み命令が前記システム識別−f−
(I D゛= 1.)が保持されていなく、第2のシス
テムから発すらJまた場合同様にして、前記シスフッ、
識別子とは別の・/ステム識別子(I D= 2)を保
持する9、)この様にして第1のシステムS1にチャネ
ル装置が組込まれると、チャネル制御装置3では入出力
命令受信。
The method for setting the system identification will be explained below. First, the initial reset state - C [Jin's two V channel control device 1 device 3, which system S], S2. It is also included in the display. Then f! 1-Q': The central processing unit 11 is disconnected from the suspended system Sl.
For 1-1it device 3, among multiple failures, 7 no.ra1F4'A? , [Specify one channel, channel Y channel,
11 included →, instruction (/stem identifier cent cl instruction) 7i
- System identification 7 indicating that the 881 system has been installed by the system and identifier setting means SID of the channel control device 3.
(II)=IJ is set and the channel device remembers that it is coupled with the first system in its own 4
- holds the system identifier (1] J=1). (If 1, this channel built-in instruction is the system identification -f-
Similarly, if (I D = 1.) is not held and emanates from the second system, the system
When the channel device is incorporated into the first system S1 in this way, the channel control device 3 receives an input/output command.

応答、工10割込み(この中には通常の割り込みの他に
前記2種のシステム識別子リセット要求割込みと、シス
テム識別子リセット完了割り込みを独立に持つ)の発信
、応答以外のシステムとのデータバス等の全てのインタ
フェース線は、そのチャネル装置が前記インタフェース
を使用する場合にはその設定されたシステノ弓j表別子
に対応するシステムS1.又はシステムS2に接続する
ようにパスが制御信号a −dにより切替えられる。図
における81  fはチャネル装置への又はチャネル装
置からのインターフェースを示す。
response, transmission of the engineering 10 interrupt (in addition to normal interrupts, it has the two types of system identifier reset request interrupts and system identifier reset completion interrupt independently), data bus communication with systems other than response, etc. All interface lines are routed to the system S1 . Alternatively, the path is switched by control signals a to d to connect to system S2. 81f in the figure indicates an interface to or from a channel device.

次にあるチャネル装置が上記のように第1のシステムS
1によって組込まれている場合に第2のシステムS2か
らこのチャネル装置を組込む場合の動作について説明す
る。
Then some channel device connects to the first system S as described above.
The operation when this channel device is installed from the second system S2 when the channel device is installed by the system S2 will be described.

今、第1のシステムに組み込まれていることを示すシス
テム識別子ID=1が保持されているチャネル装置に対
し、第2のシステムS2からは後記する唯一の命令以外
の全命令は操作不可能を示す会件コードで応答される。
Currently, all commands other than the one command described later are disabled from the second system S2 for the channel device that holds the system identifier ID = 1 indicating that it is incorporated in the first system. A response will be sent with the event code shown.

そして第2のシステムS2から(7) 1+il;−ノ
操作i”iJ能1!iT 令):ll、;” −’−/
” 、/% 1lll# 、4111:r変更要求61
1令であり、この、115令にtリブr、:?ル制御装
置3C、シこれを解読し 2ry Jのシー7(テノ\
S]の中央処理装置11に対し、/ヌj゛ノ・識別子リ
ヒット要求の割込レベルを持つ大川カシS11り込−:
’)−2”fjないこの割込冗j′後に第2のシステム
S2に70゜条件コート711−M−4”t、更にim
 iic中央中央山理i1葭11 illこれに応答し
、!I:++み込みM酊i(ゾ:′、ラム識別子リセッ
ト)命令を発生ずることができる0チヤネル制υ111
昇jri +’+は仁のシステム6・慈刷子り一ット命
令によドパそのシスΣ−1、i+*別子をリセ・ノドし
uc2のシステノ、S2に7Jl、、システム識別−J
’ l)セット光子の旨を通知゛4るシー・!ル’i 
??tつ人出力割込みを行なう。システムS24;i、
ヒれをに3カ比、ブーヤネル組込み命令(システム、傭
別子セット命令)をチ、Vネルttt制御装j+シ3 
番El対して発L、組みころを光子する。
And from the second system S2 (7) 1+il;-ノoperation i"iJfunction1!iT order):ll,;"-'-/
” , /% 1llll # , 4111:r change request 61
It is the 1st order, and this, 115th order is tribr, :? Le control device 3C decodes this and 2ry J's C7 (Teno\
Okawakashi S11 enters the central processing unit 11 of S] with an interrupt level of /nuj゛no/identifier rehit request.
')-2"fj not this interrupt redundancy j'after the second system S2 70° condition code 711-M-4"t, further im
iic central central mountain ri i1 yoshi 11 ill reply to this! 0 channel control υ111 that can generate the I:++ imprint M-i (zo:', ram identifier reset) command.
Noboru jri +'+ is the system 6 of Jin, and the system Σ-1 of the system Σ-1, i + * Besshi is lyse node and system steno of uc2, 7Jl to S2,, system identification-J
'l) Notify the effect of set photon ゛4Shi! le'i
? ? Performs two output interrupts. System S24;i,
3 ratios, Bouyanel built-in commands (system, merchandising set commands), V channel ttt control device j + 3
Light is emitted for number El, and photons are emitted from the set.

を備え、主記憶装置間、中央処理装置間の直接の通信手
段を持たない少なくとも第1.第2のデータ処理システ
ムに結合され、該第1.第2のデータ処理システムに対
し同等のインターフェースを有し、いずれか一方のデー
タ処理システムの中央処理装置の制御のもとに下位のa
数のチャネル装置に対しで入出力命令の実行制御を行な
う制御装置であって、該制?i11装置はいずれのデー
タ処理システムに結合されるかを示すシステム識別子を
設定する手段を有し、該システム識別子は各データ処理
システムの中央処理装置によって設定又は解除され、該
システノ、識別子の内容に応じてパスを下位のチャネル
装置と該当データ処理システムを接続するパスに切替え
ることを特徴とするものであり、チャネル装置を複数の
データ処理システムに共】mに結合でき、かつ各システ
ムの中央処理装置のもとで、ダイナミックにパスの切替
えを行なうことができ、きわめて有効なものである。
at least the first . coupled to a second data processing system; A subsystem having an equivalent interface to a second data processing system and under control of the central processing unit of either data processing system.
A control device that controls the execution of input/output instructions for a number of channel devices. The i11 device has means for setting a system identifier indicating which data processing system it is coupled to, and the system identifier is set or cleared by the central processing unit of each data processing system, and the system identifier is set or cleared by the central processing unit of each data processing system. This system is characterized in that the path is switched to a path that connects the lower channel device and the corresponding data processing system according to the request, and the channel device can be connected to multiple data processing systems, and the central processing of each system It is extremely effective because path switching can be performed dynamically under the device.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を示す図であり、図中、Slはデ
ータ処理システム系lを示し、S2はデータ処理シスデ
ノ・系2苓示ず。
The figure is a diagram showing an embodiment of the present invention, and in the figure, Sl indicates a data processing system system 1, and S2 indicates a data processing system system 2 (not shown).

Claims (1)

【特許請求の範囲】[Claims] 少なくともそれぞれ主記憶装置と中央処理装置を備え、
主記憶装置間、中央処理装置間の直接の通信手段を持゛
たない少なくとも第1.@2のデータ処理システムに供
給され、該第1.第2のデータ処理システムに対し同等
のインターフェースを有し、いずれか一方のデータ処理
システムの中央処理装置の制御のもとに下位の複数のチ
ャネル装置に対して入出力命令の実行制御を行なう制御
装置であって、該制御装置はいずれのデータ処理システ
ムに結合されるかを示すシステム識別子を設定する手段
を有し、該システム識別子は各データ処理システムの中
央処理装置によって設定又は解除され、該システム識別
子の内容に応じてバスを下位のチャネル装置、と該当デ
ータ処理システムを接続するパスに切替えることを特徴
とするチャネル制御方式。
each having at least a main storage device and a central processing unit;
At least the first one does not have a means of direct communication between main storage devices and central processing units. @2 data processing system, and the first. Control that has an equivalent interface to a second data processing system and controls the execution of input/output instructions for a plurality of lower-level channel devices under the control of the central processing unit of one of the data processing systems. The apparatus has means for setting a system identifier indicating which data processing system the controller is coupled to, the system identifier being set or cleared by the central processing unit of each data processing system, and having means for setting a system identifier indicating which data processing system the controller is coupled to. A channel control method characterized by switching a bus to a path connecting a lower channel device and a corresponding data processing system according to the contents of a system identifier.
JP15492182A 1982-09-06 1982-09-06 Channel controlling system Pending JPS5945530A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15492182A JPS5945530A (en) 1982-09-06 1982-09-06 Channel controlling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15492182A JPS5945530A (en) 1982-09-06 1982-09-06 Channel controlling system

Publications (1)

Publication Number Publication Date
JPS5945530A true JPS5945530A (en) 1984-03-14

Family

ID=15594859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15492182A Pending JPS5945530A (en) 1982-09-06 1982-09-06 Channel controlling system

Country Status (1)

Country Link
JP (1) JPS5945530A (en)

Similar Documents

Publication Publication Date Title
JPH07143136A (en) Information processing device and arbitration method for information processing device
JPS5945530A (en) Channel controlling system
JPS59135554A (en) Communication system between computer systems
JPS6146550A (en) Connecting device between busses
JP2736055B2 (en) Route separation device for electronic exchange
JPH08274890A (en) Multiple dwelling house interphone system
JP2000347712A (en) Programmable controller
JPS62196275A (en) Calling register for elevator
JPH04211840A (en) Hot standby system
JPH04148262A (en) Multi-address transfer device
JPS5911454A (en) Redundancy system
JPH06348610A (en) Input/output control system
JPH05225116A (en) Setting system for package identification number
JPH0274134A (en) Distribution line monitoring system
JPH10134012A (en) Method and processor for information processing
JPS58222328A (en) Channel switch device
JPH0844647A (en) Horizontally decentralized network system
JPS61160169A (en) Multiprocessor system
JPH05204689A (en) Control device
JPH04157896A (en) Multi-ring bus system for exchange
JPH11219207A (en) Multi-controller system
JPS6255749A (en) Input and output controller
JPS59216348A (en) Communication control equipment
JPH0233218B2 (en)
JPS58208808A (en) Plant monitor control system