JPH10134012A - Method and processor for information processing - Google Patents

Method and processor for information processing

Info

Publication number
JPH10134012A
JPH10134012A JP8285432A JP28543296A JPH10134012A JP H10134012 A JPH10134012 A JP H10134012A JP 8285432 A JP8285432 A JP 8285432A JP 28543296 A JP28543296 A JP 28543296A JP H10134012 A JPH10134012 A JP H10134012A
Authority
JP
Japan
Prior art keywords
processor
external storage
storage devices
storage device
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8285432A
Other languages
Japanese (ja)
Inventor
Masanori Hirano
正則 平野
Seiji Hayashi
誠治 林
Naotaka Daikoumei
直孝 大光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP8285432A priority Critical patent/JPH10134012A/en
Publication of JPH10134012A publication Critical patent/JPH10134012A/en
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

PROBLEM TO BE SOLVED: To economically constitute a decentralized system with high reliability by decentralizing a connection destination to not only a stand by processor, but also a processor which performs a transaction process normally. SOLUTION: External storage devices 2-1 to 2-4 and five processors 1-0 to 1-4 which are four processors performing processes by using data stored in those external storage devices 2-1 to 2-4 and one stand-by processor are provided. The external storage devices 2-i (i=1 to 4) are connected to the processors 1-i through input/output signal lines and the processor 1-0 is a stand-by processor. The external storage devices 2-(i+1) are connected to the processors 1-i (except i=4) so that they can substitute for the processors 1-(i+1) and the external storage device 2-1 is connected to the processor 1-0 so that it can substitute for the processor 1-1. Therefore, extension is easy and while high reliability is maintained, economical constitution can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はトランザクション処
理を複数のプロセッサで分散処理する情報処理装置に関
する。特に、信頼性を高めるための冗長構成に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an information processing apparatus for performing distributed processing of transaction processing by a plurality of processors. In particular, it relates to a redundant configuration for improving reliability.

【0002】[0002]

【従来の技術】大量のトランザクションを処理する場
合、データベースをn分割してn台の外部記憶装置に分
散して格納し、各外部記憶装置をそれぞれ別のプロセッ
サに接続して、n台のプロセッサにより分散処理するこ
とが一般的である。この場合、プロセッサ障害によりト
ランザクション処理が停止しないように、予備のプロセ
ッサを設け、障害となったプロセッサに接続されている
外部記憶装置を予備のプロセッサに接続する冗長構成が
とられる。
2. Description of the Related Art When processing a large number of transactions, a database is divided into n and distributed and stored in n external storage devices. It is common to perform distributed processing by In this case, a redundant configuration is provided in which a spare processor is provided and an external storage device connected to the failed processor is connected to the spare processor so that transaction processing is not stopped by a processor failure.

【0003】図2は従来の分散システムの冗長構成を説
明する図であり、プロセッサ3−0〜3−4と、外部記
憶装置4−1〜4−4とを備え、プロセッサ3−1が外
部記憶装置4−1に、プロセッサ3−2が外部記憶装置
4−2に、プロセッサ3−3が外部記憶装置4−3に、
プロセッサ3−5が外部記憶装置4−5に接続され、プ
ロセッサ3−0は外部記憶装置4−1〜4−4にそれぞ
れ接続される。
FIG. 2 is a diagram for explaining a redundant configuration of a conventional distributed system. The system includes processors 3-0 to 3-4 and external storage devices 4-1 to 4-4, and a processor 3-1 is an external storage device. In the storage device 4-1, the processor 3-2 is in the external storage device 4-2, the processor 3-3 is in the external storage device 4-3,
The processor 3-5 is connected to the external storage device 4-5, and the processor 3-0 is connected to each of the external storage devices 4-1 to 4-4.

【0004】この構成において、通常は、プロセッサ3
−i(i=1、2、3、4)が外部記憶装置4−iに格
納されているデータベースをもとにトランザクション処
理を行っている。また、プロセッサ3−0は、予備とし
て待機している。このような構成は、一般に、n+1予
備構成と言われる。
In this configuration, usually, the processor 3
-I (i = 1, 2, 3, 4) performs transaction processing based on the database stored in the external storage device 4-i. The processor 3-0 is on standby as a standby. Such a configuration is generally referred to as an n + 1 spare configuration.

【0005】この構成において、プロセッサ3−j(j
=1、2、3あるいは4)が障害になったとすると、外
部記憶装置3−jのデータベースを用いて行っていたト
ランザクション処理ができなくなる。これを回避するた
め、プロセッサ3−0が外部記憶装置3−jのデータベ
ースを用いて処理を再開する。
In this configuration, the processor 3-j (j
= 1, 2, 3 or 4), the transaction processing performed using the database of the external storage device 3-j cannot be performed. To avoid this, the processor 3-0 restarts the process using the database of the external storage device 3-j.

【0006】図3は図2に示した構成の修正例を示す。
この修正例では、予備のプロセッサの1本のチャネルに
複数の外部記憶装置をバス接続する。すなわち、図3に
示した構成では、プロセッサ5−0〜5−4と、外部記
憶装置5−1〜5−4とを備え、プロセッサ5−1〜5
−4と外部記憶装置6−1〜6−4とは互いに1対1に
接続され、プロセッサ5−0には外部記憶装置6−1〜
6−4がバス接続される。
FIG. 3 shows a modification of the configuration shown in FIG.
In this modification, a plurality of external storage devices are bus-connected to one channel of the spare processor. That is, the configuration shown in FIG. 3 includes the processors 5-0 to 5-4 and the external storage devices 5-1 to 5-4, and the processors 5-1 to 5-4.
-4 and the external storage devices 6-1 to 6-4 are connected to each other on a one-to-one basis.
6-4 are bus-connected.

【0007】[0007]

【発明が解決しようとする課題】プロセッサが障害とな
った場合にトランザクション処理に支障をきたさないた
めには、データベースを格納している外部記憶装置を少
なくとも2台のプロセッサに接続することが必要とな
る。しかし、すべての外部記憶装置を予備のプロセッサ
に接続する場合には、予備のプロセッサのチャネル数が
増加するため、nを大きくできない欠点がある。また、
外部記憶装置をバス接続する場合にも、予備のプロセッ
サが外部記憶装置との間でデータ転送を行うチャネルの
データ転送速度が低下し、プロセッサおよび外部記憶装
置を増設する場合の工事が大変であり、接続できる外部
記憶装置数に制約があるため、同様にnを大きくするこ
とはできない。すなわち、従来の技術では、物理的かつ
性能的に、nを増加することが困難であった。
In order not to hinder transaction processing when a processor fails, it is necessary to connect an external storage device storing a database to at least two processors. Become. However, when all the external storage devices are connected to the spare processor, there is a disadvantage that n cannot be increased because the number of channels of the spare processor increases. Also,
Even when the external storage device is connected to the bus, the data transfer speed of the channel for transferring data between the spare processor and the external storage device is reduced, and construction work for adding a processor and the external storage device is difficult. Similarly, n cannot be increased because the number of external storage devices that can be connected is limited. That is, in the related art, it is difficult to increase n physically and performance.

【0008】本発明は、このような課題を解決し、予備
のプロセッサのチャネル数を増やす必要がなく、予備の
プロセッサと外部記憶装置をバス接続する必要もないn
+1予備構成を実現する情報処理方法および装置を提供
することを目的とする。
The present invention solves such a problem, and there is no need to increase the number of channels of the spare processor and no need to connect the spare processor to an external storage device by bus.
It is an object of the present invention to provide an information processing method and apparatus for realizing a +1 preliminary configuration.

【0009】[0009]

【課題を解決するための手段】本発明の第一の観点は情
報処理装置であり、複数n台の外部記憶装置と、これら
の外部記憶装置に格納されたデータを用いてそれぞれ処
理を行うn台および予備の1台からなるn+1台のプロ
セッサとを備え、このn+1台のプロセッサのうちi番
目(i=1、2、…、n)のプロセッサにはi番目の外
部記憶装置が接続され、0番目のプロセッサは予備用と
して配置された情報処理装置において、i=n以外のi
番目のプロセッサにはさらに、i+1番目のプロセッサ
の処理を代行できるようにi+1番目の外部記憶装置が
接続され、0番目のプロセッサには1番目のプロセッサ
の処理を代行できるように1番目の外部記憶装置が接続
されたことを特徴とする。
SUMMARY OF THE INVENTION A first aspect of the present invention is an information processing apparatus, which comprises a plurality of n external storage devices and a processor for performing processing using data stored in these external storage devices. And an (n + 1) processor comprising a spare and one spare, and an i-th (i = 1, 2,..., N) processor of the n + 1 processors is connected to an i-th external storage device, The 0-th processor is an information processing device arranged as a spare, and i-th processor other than i = n
The (i + 1) -th processor is further connected to an (i + 1) -th external storage device so as to be able to perform processing of the (i + 1) -th processor, and the first external storage device is capable of performing processing of the first processor to the zero-th processor. The device is connected.

【0010】本発明の第二の観点は情報処理方法であ
り、データベースをn台の外部記憶装置にレコード単位
に分割して格納し、n台のプロセッサによりそれぞれ対
応する外部記憶装置に記憶されたデータを使用してトラ
ンザクション処理を行い、n台のプロセッサとは別に1
台のプロセッサを予備用に待機させる情報処理方法にお
いて、i番目(i=1、2、…、n)のプロセッサがi
番目の外部記憶装置を使用してトランザクション処理を
行い、かつ0番目のプロセッサが待機している状態で、
j番目(j=1、2、…、n)のプロセッサが障害とな
った場合には、k番目(k=0、…、j−1)のプロセ
ッサがk+1番目の外部記憶装置のデータを使用してト
ランザクション処理を行うことを特徴とする。
A second aspect of the present invention is an information processing method, in which a database is divided and stored in n external storage devices in units of records, and stored in corresponding external storage devices by n processors. Performs transaction processing using the data.
In the information processing method in which one processor stands by for standby, the i-th (i = 1, 2,..., N)
In the state where the transaction processing is performed using the external storage device and the processor 0 is on standby,
When the j-th (j = 1, 2,..., n) processor fails, the k-th (k = 0,..., j−1) processor uses the data in the (k + 1) th external storage device. And perform transaction processing.

【0011】本発明は、すべての外部記憶装置を少なく
とも2台のプロセッサに接続する点では従来の冗長構成
と同様であるが、接続先を予備のプロセッサだけでなく
通常にトランザクション処理を行うプロセッサにも分散
させることが従来の技術と異なる。したがって、予備プ
ロセッサに多数のチャネルを設ける必要がなく、性能低
下の原因となる予備のプロセッサと外部記憶装置とをバ
ス接続する必要もない。本発明によれば、各プロセッサ
および外部記憶装置にそれぞれ2個のチャネルをあらか
じめ設けておくことで、容易にいくらでも拡張が可能で
ある。高信頼性を維持しながら経済的にnを大きくする
ことができる。
The present invention is similar to the conventional redundant configuration in that all the external storage devices are connected to at least two processors, but the connection destination is not only a spare processor but also a processor that normally performs transaction processing. Is also different from the conventional technology. Therefore, there is no need to provide a large number of channels in the spare processor, and there is no need to connect the spare processor and the external storage device, which may cause performance degradation, to a bus. According to the present invention, by providing two channels in each processor and the external storage device in advance, any number of channels can be easily expanded. N can be increased economically while maintaining high reliability.

【0012】[0012]

【発明の実施の形態】図1は本発明の実施形態を示すブ
ロック構成図であり、n=4の場合の構成例を示す。こ
の構成例では、複数4台の外部記憶装置2−1〜2−4
と、これらの外部記憶装置2−1〜2−4に格納された
データを用いてそれぞれ処理を行う4台および予備の1
台からなる5台のプロセッサ1−0〜1−5とを備え
る。プロセッサ1−i(i=1、2、…、4)には外部
記憶装置2−iが入出力信号線を介して接続され、プロ
セッサ1−0は予備用である。i=4以外のプロセッサ
1−iにはさらに、プロセッサ1−(i+1)の処理を
代行できるように外部記憶装置2−(i+1)が接続さ
れ、プロセッサ1−0には、プロセッサ1−1の処理を
代行できるように外部記憶装置2−1が接続される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of the present invention, and shows a configuration example when n = 4. In this configuration example, a plurality of external storage devices 2-1 to 2-4
And four units each performing processing using the data stored in these external storage devices 2-1 to 2-4 and a spare one
And five processors 1-0 to 1-5. An external storage device 2-i is connected to the processor 1-i (i = 1, 2,..., 4) via an input / output signal line, and the processor 1-0 is reserved. An external storage device 2- (i + 1) is further connected to the processor 1-i other than i = 4 so that the processing of the processor 1- (i + 1) can be performed on behalf of the processor 1-i. The external storage device 2-1 is connected so as to perform processing.

【0013】外部記憶装置2−1〜2−4にはデータベ
ースがレコード単位に分割して格納され、通常は、プロ
セッサ1−1〜1−4がそれぞれ対応する外部記憶装置
2−1〜2−4に記憶されたデータを使用してトランザ
クショ処理を行う。プロセッサ1−0は予備として待機
している。
A database is stored in the external storage devices 2-1 to 2-4 in units of records, and the processors 1-1 to 1-4 normally correspond to the external storage devices 2-1 to 2--4, respectively. The transaction processing is performed by using the data stored in No.4. The processor 1-0 is waiting as a spare.

【0014】この構成において、プロセッサ1−j(j
=1、2、…、n)が障害となった場合には、外部記憶
装置2−jのデータベースを使用したトランザクション
処理ができなくなる。そこで、外部記憶装置2−jのデ
ータを使用したトランザクション処理をプロセッサ1−
(j−1)で行い、プロセッサ1−(j−1)が行って
いた外部記憶装置2−(j−1)のデータを使用したト
ランザクション処理はプロセッサ1−(j−2)で行
う。以下同様にして、それまでプロセッサ1−1が行っ
ていた外部記憶装置2−1のデータベースを使用したト
ランザクション処理は、プロセッサ1−0で処理する。
In this configuration, the processor 1-j (j
= 1, 2,..., N), the transaction processing using the database of the external storage device 2-j cannot be performed. Therefore, the transaction processing using the data in the external storage device 2-j is performed by the processor 1-.
The transaction processing using the data in the external storage device 2- (j-1) performed by the processor 1- (j-1) and performed by the processor 1- (j-1) is performed by the processor 1- (j-2). Similarly, the transaction processing using the database of the external storage device 2-1 which has been performed by the processor 1-1 is processed by the processor 1-0.

【0015】以上の説明ではn=4の場合を説明した
が、nが複数であればどのような値でも本発明を同様に
実施できる。一般的に説明すると、i=1、2、…、n
として、i=n以外のi番目のプロセッサにはi番目の
外部記憶装置とi+1番目の外部記憶装置とを接続し、
i=n番目のプロセッサにはn番目の外部記憶装置を接
続し、0番目のプロセッサには1番目の外部記憶装置を
接続する。通常は、i番目のプロセッサがi番目の外部
記憶装置のデータベースを使用してトランザクション処
理を行う。0番目のプロセッサは待機している。j番目
(j=1、2、…、n)のプロセッサが障害となった場
合には、k番目(k=0、…、j−1)のプロセッサが
k+1番目の外部記憶装置のデータを使用してトランザ
クション処理を行う。
In the above description, the case where n = 4 has been described. However, the present invention can be similarly implemented with any value as long as n is plural. Generally described, i = 1, 2,..., N
The i-th external storage device and the (i + 1) -th external storage device are connected to the i-th processor other than i = n,
The nth external storage device is connected to the i = nth processor, and the first external storage device is connected to the 0th processor. Normally, the i-th processor performs transaction processing using the database of the i-th external storage device. The 0th processor is waiting. When the j-th (j = 1, 2,..., n) processor fails, the k-th (k = 0,..., j−1) processor uses the data of the (k + 1) th external storage device. And perform transaction processing.

【0016】[0016]

【発明の効果】以上説明したように、本発明によれば、
n+1予備による高信頼化システムを構成する場合に、
予備プロセッサのチャネル数の増加、または入出力ケー
ブル長が長くなるなどの欠点がなく、nの増大に対して
柔軟に対応できる。これにより、信頼性の高い分散シス
テムを経済的に構成できる効果がある。
As described above, according to the present invention,
When configuring a high reliability system with n + 1 spares,
There is no disadvantage such as an increase in the number of channels of the spare processor or an increase in the length of the input / output cable, and it is possible to flexibly cope with an increase in n. Thereby, there is an effect that a highly reliable distributed system can be economically configured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態を示すブロック構成図。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】従来の分散システムの冗長構成を説明するブロ
ック構成図。
FIG. 2 is a block diagram illustrating a redundant configuration of a conventional distributed system.

【図3】図2に示した構成を修正した従来例を示すブロ
ック構成図。
FIG. 3 is a block diagram showing a conventional example obtained by modifying the structure shown in FIG. 2;

【符号の説明】[Explanation of symbols]

1−0〜1−4、3−0〜3−4、5−0〜5−4 プ
ロセッサ 2−1〜2−4、4−1〜4−4、6−1〜6−4 外
部記憶装置
1-0 to 1-4, 3-0 to 3-4, 5-0 to 5-4 Processor 2-1 to 2-4, 4-1 to 4-4, 6-1 to 6-4 External storage device

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数n台の外部記憶装置と、 これらの外部記憶装置に格納されたデータを用いてそれ
ぞれ処理を行うn台および予備の1台からなるn+1台
のプロセッサとを備え、 このn+1台のプロセッサのうちi番目(i=1、2、
…、n)のプロセッサには前記n台の外部記憶装置のi
番目が接続され、0番目のプロセッサは予備用として配
置された情報処理装置において、 i=n以外のi番目のプロセッサにはさらに、i+1番
目のプロセッサの処理を代行できるように前記n台の外
部記憶装置のi+1番目が接続され、 前記0番目のプロセッサには1番目のプロセッサの処理
を代行できるように前記n台の外部記憶装置の1番目が
接続されたことを特徴とする情報処理装置。
1. An image processing apparatus comprising: a plurality of n external storage devices; and n + 1 processors consisting of n and one spare unit for performing processing using data stored in these external storage devices, respectively. I of the processors (i = 1, 2,
.., N) are provided with i of the n external storage devices.
The 0th processor is an information processing device arranged as a spare, and the nth processor other than i = n is further connected to the nth external processor so as to be able to perform processing of the (i + 1) th processor. An information processing apparatus, wherein an (i + 1) th storage device is connected, and the first of the n external storage devices is connected to the 0th processor so as to be able to perform processing of the first processor.
【請求項2】 データベースをn台の外部記憶装置にレ
コード単位に分割して格納し、n台のプロセッサにより
それぞれ対応する外部記憶装置に記憶されたデータを使
用してトランザクション処理を行い、前記n台のプロセ
ッサとは別に1台のプロセッサを予備用に待機させる情
報処理方法において、 i番目(i=1、2、…、n)のプロセッサがi番目の
外部記憶装置を使用してトランザクション処理を行い、
かつ0番目のプロセッサが待機している状態で、j番目
(j=1、2、…、n)のプロセッサが障害となった場
合には、k番目(k=0、…、j−1)のプロセッサが
k+1番目の外部記憶装置のデータを使用してトランザ
クション処理を行うことを特徴とする情報処理方法。
2. A database is divided and stored in n external storage devices in units of records, and transaction processing is performed by n processors using data stored in the corresponding external storage devices. In an information processing method in which one processor is put on standby as a spare separately from one processor, an i-th (i = 1, 2,..., N) processor performs a transaction process using an i-th external storage device. Do
If the j-th (j = 1, 2,..., N) processor fails while the 0-th processor is on standby, the k-th (k = 0,..., J−1) An information processing method, wherein the processor performs transaction processing using data in the (k + 1) th external storage device.
JP8285432A 1996-10-28 1996-10-28 Method and processor for information processing Pending JPH10134012A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8285432A JPH10134012A (en) 1996-10-28 1996-10-28 Method and processor for information processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8285432A JPH10134012A (en) 1996-10-28 1996-10-28 Method and processor for information processing

Publications (1)

Publication Number Publication Date
JPH10134012A true JPH10134012A (en) 1998-05-22

Family

ID=17691455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8285432A Pending JPH10134012A (en) 1996-10-28 1996-10-28 Method and processor for information processing

Country Status (1)

Country Link
JP (1) JPH10134012A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528962A (en) * 2012-08-03 2015-10-01 フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー High availability computer system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528962A (en) * 2012-08-03 2015-10-01 フジツウ テクノロジー ソリューションズ インタレクチュアル プロパティ ゲーエムベーハー High availability computer system
US9871704B2 (en) 2012-08-03 2018-01-16 Fujitsu Limited High-availability computer system, working method and the use thereof
US10491488B2 (en) 2012-08-03 2019-11-26 Fujitsu Limited High-availability computer system, working method and the use thereof

Similar Documents

Publication Publication Date Title
JP3237736B2 (en) Matrix structure of data storage device
US7636867B2 (en) Memory system with hot swapping function and method for replacing defective memory module
US5765034A (en) Fencing system for standard interfaces for storage devices
JPH10134012A (en) Method and processor for information processing
JPS6052458B2 (en) Duplicated computer control system
JPH05314085A (en) System for waiting operation mutually among plural computers
JPH06208485A (en) Fault monitoring system
JPH07104840B2 (en) Backup method for distributed system
JPH05324134A (en) Duplexed computer system
JPS59146266A (en) Coding and decoding device
JPH0247748A (en) Data processing system
JP2543710B2 (en) Input / output interface multiplex system
SU849219A1 (en) Data processing system
JPH08148572A (en) Semiconductor integrated circuit
JP2531080B2 (en) Bus adapter switching method
JPS603741A (en) Voice reporting system
JPH07113916B2 (en) Complex computer system
JPS5947908B2 (en) Failure handling method
JPH04143846A (en) Interface converter circuit
JPS59135554A (en) Communication system between computer systems
JPS58139234A (en) Signal input system
JPH10124338A (en) Parallel processor
JPH0212448A (en) Composite electronic computer system
JPS63278159A (en) Information processor
JPS63149748A (en) Storage device