JP3237736B2 - Matrix structure of data storage device - Google Patents

Matrix structure of data storage device

Info

Publication number
JP3237736B2
JP3237736B2 JP19389894A JP19389894A JP3237736B2 JP 3237736 B2 JP3237736 B2 JP 3237736B2 JP 19389894 A JP19389894 A JP 19389894A JP 19389894 A JP19389894 A JP 19389894A JP 3237736 B2 JP3237736 B2 JP 3237736B2
Authority
JP
Japan
Prior art keywords
node
data
data storage
bus
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19389894A
Other languages
Japanese (ja)
Other versions
JPH0784876A (en
Inventor
バーナード デュラック キース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
SK Hynix America Inc
Original Assignee
NCR International Inc
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR International Inc, Hyundai Electronics America Inc filed Critical NCR International Inc
Publication of JPH0784876A publication Critical patent/JPH0784876A/en
Application granted granted Critical
Publication of JP3237736B2 publication Critical patent/JP3237736B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、データ記憶システムに
関し、これをさらに詳細に述べると、マトリックス状に
配置されたデータ記憶装置への保護記憶タスクの分散を
可能にするデータ記憶システム構造に関する。BACKGROUND OF THE INVENTION The present invention relates to data storage systems and, more particularly, to a data storage system structure that allows for the distribution of protected storage tasks to data storage devices arranged in a matrix.

【０００２】[0002]

【従来の技術】ディスク配列記憶システムは、現在パー
ソナルコンピュータやワークステーションで使用されて
いる５．２５または３．５インチディスク駆動装置など
の複数のハードディスク駆動装置を具備しており、これ
らのディスク駆動装置は並列に動作を行うため、ホスト
システムからは１台の大容量ディスク駆動装置のように
見える。多くのディスク駆動装置に数台を組み込んで、
非常に多くのディスク配列設計が考えられる。それぞれ
異なる属性、利益、欠点を有する配列設計が、デイビッ
ド・Ａ・パターソン、ガース・ギブソン、ランディ・Ｈ
・カッツにより「低価格ディスクの冗長配列（ＲＡＩ
Ｄ） ケースＡ」（カリフォルニア大学 報告書Ｎｏ．
ＵＣＢ／ＣＳＤ ８７／３９１、１９８７年１２月）と
題された論文に掲載されている。ここに引用している論
文では、ディスク配列の説明と、１台の大容量磁気ディ
スクと比較したときのディスク配列の性能、信頼性、消
費電力、およびスカラビリティにおける改良点について
述べられている。2. Description of the Related Art A disk array storage system includes a plurality of hard disk drives such as a 5.25-inch or 3.5-inch disk drive currently used in personal computers and workstations. Since the devices operate in parallel, they appear to the host system as one large capacity disk drive. Incorporating several units into many disk drives,
Numerous disk array designs are possible. Array designs with different attributes, benefits, and drawbacks are available from David A. Patterson, Garth Gibson, and Randy H.
・ Kutz says, “Redundant array of low-cost disks (RAI
D) Case A "(University of California, Report No.
UCB / CSD 87/391, December 1987). The paper cited here describes the disk array and describes improvements in the performance, reliability, power consumption, and scalability of the disk array when compared to a single high-capacity magnetic disk.

【０００３】読出しおよび書込み機能、パリティの生成
およびパリティチェック、データの復元および再構成な
どの必須のまたは任意の動作を行う際に一つの配列内で
多くのデータ記憶装置の動作を調整するためには、複雑
な記憶管理技術が必要である。配列動作は、ハードウェ
ア配列構造などの配列動作を制御するために構成された
専用ハードウェア制御装置、あるいはソフトウェア配列
構造などのホストコンピュータシステムによって実行さ
れるソフトウェアルーチンによって管理できる。 ハー
ドウェア配列構造を用いた場合、データ記憶の信頼性お
よび可用性が向上し、さらに、ユーザアプリケーション
を修正しなくてもシステムの性能が向上する。ハードウ
ェア制御装置は、ホストシステムプロセッサからデータ
記憶タスクの多くを取り除くことから、ホストシステム
が他のアプリケーションおよびタスクを一層多く収容で
きるようになる。To coordinate the operation of many data storage devices within an array when performing essential or optional operations such as read and write functions, parity generation and parity checking, data restoration and reconstruction, etc. Requires complex storage management techniques. The array operation can be managed by a dedicated hardware controller configured to control the array operation, such as a hardware array structure, or by a software routine executed by a host computer system, such as a software array structure. The use of a hardware array structure increases the reliability and availability of data storage, and further improves system performance without modifying user applications. The hardware controller removes many of the data storage tasks from the host system processor, allowing the host system to accommodate more applications and tasks.

【０００４】また、ソフトウェア配列構造を用いた場
合、既存のシステムハードウェアおよび記憶装置を配列
記憶システムとして利用できるようになる。高度コンピ
ュータシステムの高速化やパワーアップにより、多くの
ハードウェア配列構造からなる製品と拮抗するような性
能が実現されている。ソフトウェア配列構造は、ハード
ウェア配列構造よりも低いインプリメンテーションコス
トでこのような機能性を達成できるうえに、機器構成の
柔軟性も向上する。しかし、ホストプロセッサは依然デ
ータ記憶タスクの負担を負っている。When a software array structure is used, existing system hardware and a storage device can be used as an array storage system. With the speeding up and power-up of advanced computer systems, performance has been realized that rivaled products with many hardware array structures. The software array structure can achieve such functionality at a lower implementation cost than the hardware array structure, and also increases the flexibility of the device configuration. However, the host processor still bears the burden of the data storage task.

【０００５】上記のハードウェアおよびソフトウェア配
列構造は、１台の大容量磁気ディスクを用いた場合と比
較して、性能、信頼性、消費電力、スカラビリティおよ
び容量の点で改良が見られる。しかし、このような改良
点があると同時に、絶えず増大するデータを記憶ならび
に管理し、且つホストプロセッサ、配列コントローラ、
および記憶装置を最も効率的かつ効果的な方法で使用し
なければならない。したがって、現世代ならびに次世代
のコンピュータシステム、特に多重プロセッサによるコ
ンピュータシステムのスピードとパワーを一層活用する
ために、さらにデータ記憶システムに対する改良が求め
られている。[0005] The above-mentioned hardware and software arrangement has improvements in performance, reliability, power consumption, scalability, and capacity as compared with the case where one large-capacity magnetic disk is used. However, with these improvements, at the same time as storing and managing the ever-growing data, the host processor, array controller,
And storage must be used in the most efficient and effective way. Accordingly, there is a need for further improvements in data storage systems to further utilize the speed and power of current and next generation computer systems, particularly computer systems with multiple processors.

【０００６】 従って、本発明の目的は、従来のデータ
記憶装置における不都合を改善し、新規で実用的なデー
タ記憶装置を提供することを目的とする。Accordingly, it is an object of the present invention to improve the disadvantages of the conventional data storage device and to provide a new and practical data storage device.

【０００７】本発明のさらに目的とするところは、各ノ
ードがネットワーク内の数ヵ所のノードにおけるデータ
記憶および検索動作の調整ができるような記憶装置とプ
ロセッサを有している相互接続されたノードによるネッ
トワークを備えた新型の実用的なデータ記憶システムを
提供することにある。It is a further object of the present invention to provide an interconnected node having a storage device and a processor so that each node can coordinate data storage and retrieval operations at several nodes in the network. It is to provide a new practical data storage system with a network.

【０００８】 本発明の他の目的は、データの書き込み
／読み出し動作が、ネットワーク内の複数のノードにお
ける複数のデータ記憶装置によって同時に行われる多重
動作可能なデータ記憶システムを提供することにある。Another object of the present invention is to provide a data storage system capable of multiplex operation in which data write / read operations are simultaneously performed by a plurality of data storage devices at a plurality of nodes in a network.

【課題を解決するための手段】このため、本発明は、行
方向の第１のバス群と列方向の第２のバス群によって構
成され、夫々の前記バスの交点におけるノードを有する
マトリクス状に形成されたバスのネットワークと、夫々
の前記ノードにおいて、前記第１のバスの一つと前記第
２のバスの一つに接続されてデータの送受信を行うデー
タ記憶装置と、前記データ記憶装置におけるデータの記
憶制御と検索制御とを行うと共に他のノードにおけるデ
ータ記憶装置に格納されているデータの転送制御を行う
ためのノードプロセッサと、が接続されており、前記ノ
ードプロセッサは、ホストプロセッサからデータの記憶
と検索に関する第１のコマンドを受け取って当該ノード
に接続されたデータ記憶装置内のデータの記憶制御と検
索制御を行うと共に、前記第１のコマンドに基づいて当
該ノード以外の少なくとも一つのノードに接続されたデ
ータ記憶装置に格納されているデータの転送制御のため
の第２のコマンドを生成し、該第２のコマンドを当該ノ
ードに接続されているバスを介して前記ネットワークに
配信するように構成され、前記第１のコマンドは、前記
第２のコマンドによる引き続く処理に関与する当該ノー
ド以外の少なくとも一つのノードに関する情報を含んで
いる、ことを特徴とするデータ記憶システムを提供する
ものである。For this purpose, the present invention provides a matrix composed of a first bus group in a row direction and a second bus group in a column direction, the matrix having nodes at intersections of the buses. A formed bus network, a data storage device connected to one of the first buses and one of the second buses for transmitting and receiving data at each of the nodes, and data in the data storage device And a node processor for performing transfer control of data stored in the data storage device in another node while performing storage control and search control of the other nodes. When a first command related to storage and retrieval is received to perform storage control and retrieval control of data in a data storage device connected to the node, , The based on the first command to generate a second command for the transfer control of the data stored in the connected data storage device to at least one node other than the node, the second command Configured to deliver to the network via a bus connected to the node, wherein the first command is
The node involved in the subsequent processing by the second command.
Information about at least one node other than the
A data storage system characterized in that:

【０００９】前記実施例の複数バスには、対応する複数
のホストシステムプロセッサとのデータ送受信に用いら
れる複数の第１バスと、各々が第１バスの各バスと交差
する第２バスがある。また、前記ネットワークのノード
は、各交点に設けられている。このようなノードの各々
は、そのノードに対応する第１バスおよび第２バスとデ
ータ送受信を行うために接続されたディスク記憶装置
と、ネットワーク内の他のノードにおけるデータの記憶
および検索を制御できるだけでなく、前記ノードにおけ
るデータの記憶および検索の制御も行う前記ノードに対
応した第１バスおよび第２バスに接続されたプロセッサ
を具備している。The plurality of buses of the embodiment include a plurality of first buses used for transmitting and receiving data to and from a corresponding plurality of host system processors, and a second bus each intersecting with each of the first buses. Also, nodes of the network are provided at each intersection. Each such node has only disk storage connected to transmit and receive data to and from the first and second buses corresponding to that node, and can only control the storage and retrieval of data at other nodes in the network. And a processor connected to a first bus and a second bus corresponding to the node for controlling storage and retrieval of data in the node.

【００１０】 以下、本発明に係るデータ記憶システム
の詳細を図面に基づいて説明する。Hereinafter, a data storage system according to the present invention will be described in detail with reference to the drawings.

【００１１】[0011]

【実施例】図１および２について説明すると、本発明に
よるデータ記憶システムを示すものである。図１の構造
では、ホストプロセッサ接続ブロック１２があり、これ
により、不図示の１台以上のホストシステムプロセッサ
への接続が可能になる。このホストプロセッサは、参照
符号Ｈ0、Ｈ1、Ｈ2、・・・Ｈmにより示されている。接
続ブロック１２は、ホストプロセッサＨ0、Ｈ1、Ｈ2、
・・・Ｈmをデータ記憶ノードのネットワーク１４に接
続する。ネットワーク１４には、行（横）方向に配置さ
れたＲ0〜Ｒmの数本のバスがあり、各バスは、ホストプ
ロセッサＨ0〜Ｈmの１台を記憶ノードのグループに接続
している。さらに、ネットワーク１４には、列（縦）方
向に配置されたＣ0〜Ｃnの数本のバスがある。各ノード
は、行方向と列方向の各バスの交点に位置する。これら
のノードは、一対の座標によって識別され、第１の座標
は、接続されている行方向のバスの番号を示し、第２の
座標は、接続されている列方向のバスの番号を示してい
る。ネットワークには、バスＲ0とバスＣ0との交点にあ
る（０，０）のノードから、バスＲmとバスＣnの交点に
ある（ｍ，ｎ）のノードまでが含まれている。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS. 1 and 2, there is shown a data storage system according to the present invention. In the structure of FIG. 1, there is a host processor connection block 12, which allows connection to one or more host system processors, not shown. The host processor, the reference numeral H 0, H 1, H 2 , are indicated by · · · H m. The connection block 12 comprises the host processors H 0 , H 1 , H 2 ,
... connect the H m to a network 14 of data storage nodes. The network 14 has several buses R 0 to R m arranged in a row (horizontal) direction. Each bus connects one of the host processors H 0 to H m to a group of storage nodes. I have. Further, the network 14 has several buses C 0 to C n arranged in the column (vertical) direction. Each node is located at the intersection of each bus in the row and column directions. These nodes are identified by a pair of coordinates, the first coordinate indicating the number of the connected row-wise bus, and the second coordinate indicating the number of the connected column-wise bus. I have. The network includes a node (0,0) at the intersection of the bus R 0 and the bus C 0 to a node (m, n) at the intersection of the bus R m and the bus C n .

【００１２】図示された構造のＨ0は、バスＲ0により記
憶ノード（０，０）〜（０，ｎ）に直接接続されてい
る。さらに、Ｈ0は、ノード（０，０）を通り、ノード
（１，０）〜（ｍ，０）などのバスＣ0上のすべての記
憶ノードにアクセスできる。同様に、ノード（０，１）
〜（０，ｎ）によって、プロセッサＨ0は、バスＣ1〜Ｃ
n上の各ノードにアクセスできる。ホストプロセッサＨ1
〜Ｈmの各々は、バスＲ1〜Ｒm上のすべての記憶ノード
に直接アクセスすることができ、また、相互に接続され
たノードを介してネットワーク１４上のすべての記憶ノ
ードにアクセスできる。H 0 in the structure shown is directly connected to storage nodes (0,0)-(0, n) by bus R 0 . Furthermore, H 0 passes through the node (0,0) and can access all storage nodes on the bus C 0 such as the nodes (1,0) to (m, 0). Similarly, node (0, 1)
（(0, n) causes the processor H 0 to send the buses C 1 -C
You can access each node on n . Host processor H 1
Each to H m, the bus R 1 to R can directly access all the storage nodes on m, also access to all the storage nodes on the network 14 via the nodes connected to each other.

【００１３】ホストプロセッサ接続ブロック１２は、ネ
ットワーク１４内の記憶装置が障害を起こしたとき、入
出力動作の指示を送り、エラー例外条件処理を行い、且
つデータを再構成するうえで必要なＲＡＩＤアルゴリズ
ムなどのグループ配列アルゴリズムを実行する論理回路
を有している。接続ブロック１２の論理回路の他の機能
には、システム管理によって行われた入力に対して実行
される診断およびグループアルゴリズムの初期化も含ま
れている。ハイパフォーマンスの構造では、ノードネッ
トワーク１４内の各行方向のバス（Ｒ0〜Ｒm）ごとに、
ホストプロセッサ接続ブロックが存在する。このハイパ
フォーマンスの構造では、複数の入出力コマンドおよび
データを、接続された行方向の複数のバス上を同時に送
信することも可能である。パフォーマンスが低い低コス
ト構造では、コマンドやデータが１本の行方向のバス上
で送信される。When a storage device in the network 14 fails, the host processor connection block 12 sends an input / output operation instruction, performs error exception condition processing, and performs a RAID algorithm necessary for reconstructing data. And the like. Other functions of the logic of connection block 12 include diagnostics performed on inputs made by system management and initialization of group algorithms. In the structure of high-performance, in each bus for each row direction in a node network 14 (R 0 ~R m),
There is a host processor connection block. In this high-performance structure, a plurality of input / output commands and data can be transmitted simultaneously on a plurality of connected buses in the row direction. In a low-cost structure with low performance, commands and data are transmitted on one row-direction bus.

【００１４】記憶ノード（０，０）〜（ｍ，ｎ）の各々
は、図２に示すように記憶装置、ノードプロセッサ、バ
ッファ、およびインタフェースロジックを有している。
ここでは、ネットワーク１４のノード（ｍ，ｎ）内に設
置されたプロセッサ、ディスク駆動装置、および関連す
る構成要素を示すブロック図を示している。Each of the storage nodes (0,0) to (m, n) has a storage device, a node processor, a buffer, and interface logic as shown in FIG.
Here, a block diagram showing a processor, a disk drive, and related components installed in a node (m, n) of the network 14 is shown.

【００１５】図では、ノード（ｍ，ｎ）が、列方向のバ
スＣnに接続されたインタフェースＩ／Ｆ１、行方向の
バスＲmに接続された第２インタフェースＩ／Ｆ２、低
価格プロセッサＰ、データバッファＢ１、Ｂ２、Ｉおよ
びＢ３、データを記憶し検索するためのヘッドディスク
機構（ＨＤＡ）などの記憶素子Ｄを具備していることが
示されている。ノードプロセッサＰおよびデータバッフ
ァＢ１、Ｂ２、Ｉ、およびＢ３がインタフェースＩ／Ｆ
１に接続され、したがって、バス１で示されるノードバ
スによってネットワークバスＣnに接続されている。バ
ス２により示される第２バスは、ノードプロセッサＰ、
データバッファＢ１、Ｂ２、ＩおよびＢ３とインタフェ
ースＩ／Ｆ２の間を接続し、これにより、ネットワーク
バスＲmとの接続も行っている。さらに、読出し／書込
みバッファＢ３は、ノードと記憶素子Ｄとの接続も行っ
ている。ノード（０，０）〜（ｍ，ｎ）は、同様に構成
されている。[0015] In figures, a node (m, n) is the column direction of the bus C n connected to the interface I / F1, a second interface I / F2 are connected in the row direction of the bus R m, low-cost processors P , Data buffers B1, B2, I and B3, and a storage element D such as a head disk mechanism (HDA) for storing and retrieving data. Node processor P and data buffers B1, B2, I, and B3 serve as interface I / Fs.
1 and thus to the network bus C n by a node bus designated as bus 1. A second bus, represented by bus 2, includes node processors P,
Connects between the data buffer B1, B2, I and B3 and interface I / F2, thereby, also performs connection to the network bus R m. Further, the read / write buffer B3 also connects the node to the storage element D. Nodes (0,0) to (m, n) are similarly configured.

【００１６】ノードプロセッサＰは、従来の意味では、
ネットワークプロトコル、バッファ管理、エラー回復お
よびヘッド位置決めなどの記憶媒体制御、データの符号
化／復号化および欠陥処理を制御する。ネットワークノ
ードの代表的な例は、小型コンピュータシステムインタ
フェース（ＳＣＳＩ）のディスク駆動装置である。The node processor P is, in the conventional sense,
It controls storage protocols such as network protocols, buffer management, error recovery and head positioning, data encoding / decoding and defect handling. A typical example of a network node is a small computer system interface (SCSI) disk drive.

【００１７】動作中、１台以上のホストプロセッサから
配列記憶要求が受信され、これを実行するためにネット
ワーク１４内の指定ノードに送信される。配列動作の具
体例を挙げると、Ｈ0がＲＡＩＤレベル５の書込み動作
要求を送信できる。このコマンドは、直列接続用のパケ
ットモードまたは並列接続用のハンドシェークモードで
作成され、バスＲ0により適正なノードに送信される。
Ｈ0は、バスＲ0に常駐し、希望するノード（０，０）〜
（０，ｎ）のいずれのノードにも書込みコマンドを送信
できる。コマンドを受信するノードは、次の説明の中で
１次ノードと呼ばれ、他のネットワークノードは２次ノ
ードと呼ばれている。このコマンドには、１次ノードに
よって次に行われる読出し／書込み動作と関連のある２
次ノードに関する情報が含まれている。この読出し／書
込み動作は、ＲＡＩＤレベル５の書込みコマンドを完了
させるために必要である。１次ノードは、コマンドを受
信すると、エラー状態が発生しない限り、その動作を行
う責任を負っている。１次ノードは、変則的な状態に備
えて、該当するホストプロセッサにその状態を知らせ
る。In operation, an array storage request is received from one or more host processors and sent to a designated node in network 14 for execution. Taking a specific example of the array operation, H 0 can transmit a RAID level 5 write operation request. This command is created in the packet mode for serial connection or the handshake mode for parallel connection, and is transmitted to an appropriate node via the bus R0 .
H 0 is resident on the bus R 0 and has a desired node (0,0) to
The write command can be transmitted to any of the nodes (0, n). The node receiving the command will be referred to in the following description as the primary node, and the other network nodes will be referred to as secondary nodes. This command includes two bits associated with the next read / write operation performed by the primary node.
Contains information about the next node. This read / write operation is necessary to complete a RAID level 5 write command. When the primary node receives a command, it is responsible for performing its operation unless an error condition occurs. The primary node informs the appropriate host processor of the state in case of an irregular state.

【００１８】前記データ記憶システムにより、配列アル
ゴリズムおよび機能を実行するために必要なコンピュー
タ機能を、汎用型ネットワークの各ノードに分散するこ
とができる。このネットワークは、前記配列アルゴリズ
ムおよび最も共通した機能が各配列ノードで実行される
ように、インテリジェントディスク駆動装置によって構
成することも可能である。With the data storage system, the computer functions required to execute the array algorithms and functions can be distributed to each node of the general-purpose network. The network can also be configured with intelligent disk drives so that the array algorithm and the most common functions are performed at each array node.

【００１９】ホストシステムは、配列記憶動作のかなり
の負担が軽減される。さらに、配列要求をいくつか同時
に実行でき、各要求は、別の１次ノードによって処理さ
れる。このため、前記システムによって、１台のハード
ウェア制御装置を用いた記憶システムの能力を上回るよ
うな性能の向上が実現できる。The host system is significantly offloaded from array storage operations. Further, several array requests can be performed simultaneously, each request being serviced by another primary node. For this reason, with the system, it is possible to realize an improvement in performance exceeding the capacity of a storage system using one hardware control device.

【００２０】前記システムの２つの主な属性について、
以下に述べる。For the two main attributes of the system,
It is described below.

【００２１】１．各ノードが、ホストプロセッサまたは
ハードウェア配列プロセッサの負担を軽減するのに充分
なプロセッサの能力を有していることから、パフォーマ
ンスが向上する。1. Performance is improved because each node has sufficient processor power to offload the host processor or hardware array processor.

【００２２】２．複数の入出力パスが配列ノードの接続
に使用できることから、入出力の接続に関する帯域ボト
ルネックの負担を軽減できる。2. Since a plurality of input / output paths can be used for connecting the array nodes, it is possible to reduce the load of the bandwidth bottleneck related to the input / output connection.

【００２３】したがって、本発明は、様々なネットワー
ク構造にも極めて順応性が高く、ネットワーク記憶パフ
ォーマンスの点において改良が見られる。これは、ホス
トシステムのアプリケーションロードとは無関係にコン
ピュータの能力を利用できることによるものである。ま
た、本発明は、コンピュータネットワークの記憶容量の
増大と信頼性の向上を目指したものである。Therefore, the present invention is extremely adaptable to various network structures, and shows improvements in network storage performance. This is due to the availability of computer power independent of the host system application load. Another object of the present invention is to increase the storage capacity and the reliability of a computer network.

【００２４】ネットワーク１４が、接続されている個々
の記憶装置に多数のパスを提供するような汎用型スイッ
チ構成にもできる点に注意されたい。It should be noted that the network 14 can also be a general-purpose switch configuration that provides multiple paths to the individual storage devices to which it is connected.

【００２５】下の表は、本発明による記憶システムによ
って行われる動作の実行例を示すシナリオである。The following table is a scenario showing an execution example of an operation performed by the storage system according to the present invention.

【００２６】 動作Ｎｏ． ホスト １次ノード ２次ノード 動作 １ Ｈ0 （０，１） （１，１） 書込み ２ Ｈ1 （１，０） − 読出し ３ Ｈ2 （２，２） （１，２） 書込み 動作１：Ｈ0は、ノード（０，１）に対し、ＲＡＩＤレ
ベル５の書込み動作を指示する。Ｈ0は、コマンドおよ
びデータを、ノード（０，１）のプロセッサＰとバッフ
ァＢ１に対し、それぞれネットワークバスＲ0およびノ
ードバスのバス１によって送信する。ノード（０，１）
のプロセッサＰは、送信されたコマンドを復号化して、
読出し・修正・書込みサイクルが２次ノード（１，１）
に関して必要かどうか判断する。ノード（０，１）のプ
ロセッサＰは、ノード（０，１）がノード（１，１）へ
の送信元として識別された読出しコマンドを発行する。
発行されたコマンドは、バスＣ1を介してノード（１，
１）に送信される。 Operation No. Host Primary node Secondary node Operation 1 H 0 (0, 1) (1, 1) Write 2 H 1 (1, 0) − Read 3 H 2 (2, 2) (1, 2) Write Operation 1: H “0” instructs the node (0, 1) to perform a RAID level 5 write operation. H 0 transmits commands and data to the processor P and the buffer B 1 of the node (0, 1) via the network bus R 0 and the bus 1 of the node bus, respectively. Node (0,1)
Processor P decodes the transmitted command,
Read / Modify / Write cycle is secondary node (1,1)
To determine if it is necessary. The processor P of the node (0, 1) issues a read command in which the node (0, 1) is identified as a transmission source to the node (1, 1).
Issued command node via the bus C 1 (1,
Sent to 1).

【００２７】同時に、ノード（０，１）のプロセッサＰ
は、旧データをＨＤＡ装置Ｄからバッファ１に読み出す
ために、ノード（０，１）のＨＤＡ装置Ｄに対して読出
しコマンドを発行する。At the same time, the processor P of the node (0, 1)
Issues a read command to the HDA device D of the node (0, 1) in order to read the old data from the HDA device D to the buffer 1.

【００２８】ノード（１，１）のノードプロセッサＰ
は、バスＣ1、インタフェースブロックＩ／Ｆ１、およ
びノードバスのバス１を介して読出しコマンドを受信す
る。ノード（１，１）のプロセッサＰは、受信した読出
しコマンドを復号化して、読み出したデータをＨＤＡ装
置Ｄからバッファ１へ取り出す。ノード（０，１）およ
び（１，１）は、各読出しコマンドを非同期に終了す
る。この読出しコマンドが終了すると、ノード（０，
１）は、バッファＢ１内に新データを、バッファＩに旧
データを入れる。また、ノード（１，１）は、旧パリテ
ィをそのバッファＩに入れ、旧パリティデータがバッフ
ァ内にあることをノード（０，１）に知らせる。ノード
（０，１）は、旧パリティデータを列方向のバスＣ１に
よりノード（０，１）のバッファＢ２に読み出す。これ
により、ノード（０，１）は、新データ、旧データ、お
よび旧パリティをバッファ内に保持していることにな
る。The node processor P of the node (1, 1)
Receives a read command via the bus C 1 , the interface block I / F 1, and the bus 1 of the node bus. The processor P of the node (1, 1) decodes the received read command and takes out the read data from the HDA device D to the buffer 1. Nodes (0,1) and (1,1) end each read command asynchronously. When this read command is completed, nodes (0,
1) Put new data in buffer B1 and old data in buffer I. Also, the node (1, 1) puts the old parity into its buffer I and notifies the node (0, 1) that the old parity data is in the buffer. The node (0, 1) reads the old parity data to the buffer B2 of the node (0, 1) via the bus C1 in the column direction. As a result, the node (0, 1) holds the new data, the old data, and the old parity in the buffer.

【００２９】ＲＡＩＤレベル５の書込み動作を終了する
ために、ノードプロセッサ（０，１）は、新規パリティ
データ生成のためバッファＢ１、バッファＢ２、および
バッファＩ内に記憶されているデータの排他的論理和を
指示する。この新規パリティはバッファＩ内に置かれ、
パリティ更新のためノード（１，１）への送信に備え
る。同時に、ノード（０，１）は、記憶装置Ｄへの書込
みを行うため、新データをバッファＢ１からバッファＢ
３へ書き込む。ノード（０，１）は、バッファＩから新
規パリティの通常の書込みコマンドを発行する。To end the RAID level 5 write operation, the node processor (0, 1) performs an exclusive logic operation on the data stored in the buffers B1, B2, and I to generate new parity data. Instruct sum. This new parity is placed in buffer I,
Prepare for transmission to node (1,1) for parity update. At the same time, the node (0, 1) writes new data from the buffer B1 to the buffer B to perform writing to the storage device D.
Write to 3. The node (0, 1) issues a normal write command of a new parity from the buffer I.

【００３０】ノード（１，１）は、ノード（０，１）に
パリティの書込みが終了したことを知らせ、ノード
（０，１）が新データの書込みを終了したときは、ホス
トプロセッサＨ0にＲＡＩＤレベル５の書込みが終了し
たことを知らせる。[0030] node (1, 1) informs that the parity of writing has been completed to the node (0,1), when the node (0,1) has completed the writing of the new data, the host processor H 0 Notifies that the writing of RAID level 5 has been completed.

【００３１】動作２：ホストプロセッサＨ1は、行方向
のバスＲ1によりノード（１，０）に通常の読出しを指
示する。読出しが終了すると、ノード（１，０）は、バ
スＲ1により、プロセッサＨ1に対して動作が終了したこ
とを知らせる。Operation 2: The host processor H 1 instructs the node (1, 0) to perform normal reading by the bus R 1 in the row direction. When reading is completed, the node (1,0), by a bus R 1, indicating that the operation on the processor H 1 has been completed.

【００３２】動作３：動作３は、コマンドとデータが行
方向のバスＲ2および列方向のバスＣ2によって送信され
且つ通知終了メッセージがバスＲ2を介してホストＨ2に
出される点以外は、動作１と同じである。Operation 3: The operation 3 is the same as the operation 3 except that the command and the data are transmitted by the bus R 2 in the row direction and the bus C 2 in the column direction, and the notification end message is issued to the host H 2 via the bus R 2. , Operation 1.

【００３３】動作１、２、および３は、同時に実行でき
る。Operations 1, 2, and 3 can be performed simultaneously.

【００３４】前記シナリオに示す通り、この構造では、
ＲＡＩＤアルゴリズムをノードの配列上に分散する多重
並行動作が可能になる。このようなノードは、対等に機
能し合い、動的なクライアント／サーバ方式で動作す
る。本発明は、縦横両方向のノードの拡張を促すもので
ある。このような拡張により、ホストプロセッサの性能
に強い影響を与えずに、性能や容量の点で改善を図るこ
とができる。As shown in the above scenario, in this structure,
Multiple parallel operations that distribute the RAID algorithm over an array of nodes are possible. Such nodes function equally and operate in a dynamic client / server manner. The present invention promotes expansion of nodes in both vertical and horizontal directions. With such an extension, it is possible to improve the performance and capacity without strongly affecting the performance of the host processor.

【００３５】ノードの動作が汎用化されていることか
ら、各ノードは、１次または２次ノードとして機能し且
つ多数のチャネルにより通信できるように動作を実行す
ることが可能である。Since the operation of the node is generalized, each node can execute the operation so as to function as a primary or secondary node and to be able to communicate with a large number of channels.

【００３６】このため、本発明により、ホストシステム
が管理する記憶システムや１台のハードウェア制御装置
を用いた記憶システムの能力を上回る高性能のデータ記
憶システムが提供されたことが理解できる。また、前記
システムでは、多重記憶動作を同時に実行することがで
き、各動作は、記憶ネットワーク内の別のノードによっ
て調整される。Therefore, it can be understood that the present invention provides a high-performance data storage system that exceeds the capacity of the storage system managed by the host system and the storage system using one hardware controller. The system also allows multiple storage operations to be performed simultaneously, with each operation coordinated by another node in the storage network.

【００３７】この構造は、設計によって大きさを決める
ことができ、ノードを追加することにより縦横両方向に
拡張できる。さらに、前記構造は、磁気ディスク駆動装
置との使用に限定されるものではなく、他の直接アクセ
ス装置（例えば、光ディスクおよびメディア変換器）や
ロボット工学メディア変換記憶装置だけでなく、順次ア
クセス装置（例えば、ＱＩＣテープ、ＤＡＴテープ等）
に関するＲＡＩＤ技術が必要な場合にも使用できる。前
記システムは、１台のホストプロセッサに接続したり、
あるいは多重プロセッサによるコンピュータシステム内
の数台のホストプロセッサと相互接続することができ
る。The size of this structure can be determined by design, and can be expanded in both the vertical and horizontal directions by adding nodes. Furthermore, the structure is not limited to use with magnetic disk drives, but may be used not only with other direct access devices (eg, optical disk and media converters) and robotics media conversion storage devices, but also with sequential access devices (eg, , QIC tape, DAT tape, etc.)
It can also be used when RAID technology is required. The system can be connected to one host processor,
Alternatively, it may be interconnected with several host processors in a multiprocessor computer system.

【００３８】[0038]

【発明の効果】以上詳細に説明したように、本発明によ
れば、複数のバスを介して互いに通信するために相互に
接続されたノードからなるネットワークを用いることに
より、ホストシステムの記憶動作の負担が軽減され且つ
ノードによる多重並行動作が可能になるので、データ記
憶システムの性能や記憶容量の点で改善を図ることがで
き、操作性が向上するという効果がある。As described in detail above, according to the present invention, the use of a network of interconnected nodes to communicate with each other via a plurality of buses allows the storage operation of the host system to be performed. Since the load is reduced and the nodes can perform multiple parallel operations, the performance and the storage capacity of the data storage system can be improved, and the operability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明により構成されたマトリックス型ネッ
トワーク内に設置された複数のディスク駆動装置と低価
格プロセッサを具備するデータ記憶システムの線図であ
る。FIG. 1 is a diagram of a data storage system including a plurality of disk drives and a low cost processor installed in a matrix network configured according to the present invention.

【図２】 図１に示すマトリックス型ネットワークの各
ノード内に設置されたプロセッサ、ディスク駆動装置、
および関連する構成要素を示すブロック図である。FIG. 2 shows a processor, a disk drive, and the like installed in each node of the matrix type network shown in FIG.
FIG. 3 is a block diagram showing related components.

【符号の説明】[Explanation of symbols]

１２ ホストプロセッサ接続ブロック １４ ネットワーク Ｃ0、Ｃ1、Ｃ2、Ｃn 列方向のバス Ｈ0、Ｈ1、Ｈ2、Ｈm ホストプロセッサ Ｒ0、Ｒ1、Ｒ2、Ｒm 行方向のバス12 Host processor connection block 14 Network Buses in the direction of columns C 0 , C 1 , C 2 , C n H 0 , H 1 , H 2 , H m Host processors R 0 , R 1 , R 2 , R m Row buses

───────────────────────────────────────────────────── フロントページの続き (73)特許権者 592089054 エヌシーアール インターナショナル インコーポレイテッド ＮＣＲ Ｉｎｔｅｒｎａｔｉｏｎａｌ, Ｉｎｃ. アメリカ合衆国 45479 オハイオ、デ イトン サウス パターソン ブールバ ード 1700 (73)特許権者 595026416 シンバイオス・インコーポレイテッド アメリカ合衆国 コロラド州 80525 フォート コリンズ ダンフィールド コート 2001 (72)発明者 キース バーナード デュラック アメリカ合衆国 カンザス州 67037 ダービー、ヒラ 8652 (56)参考文献 特開 平５−181611（ＪＰ，Ａ) Ｄａｖｉｄ ＤｅＷｉｔｔ，他１名, Ｐａｒａｌｌｅｌ Ｄａｔａｂａｓｅ Ｓｙｓｔｅｍｓ： Ｔｈｅ Ｆｕｔｕｒ ｅ ｏｆ Ｈｉｇｈ Ｐｅｒｆｏｒｍａ ｎｃｅ Ｄａｔａｂａｓｅ Ｓｙｓｔｅ ｍｓ，ＣＡＣＭ，Ｖｏｌ．35，Ｎｏ６, ｐｐ．85−98 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/06 G06F 12/08 ────────────────────────────────────────────────── ─── Continued on Front Page (73) Patent Holder 592089054 NRC International Inc. NCR International, Inc. United States 45479 Ohio, Dayton South Patterson Boulevard 1700 (73) Patent Holder 595026416 Symbios Inc. Colorado, United States 80525 Fort Collins Dunfield Court 2001 (72) Inventor Keith Bernard Dulac 67037 Derby, Kansas, USA 8652 (56) References JP-A-5-181611 (JP, A) David DeWitt, 1 other, Parallel Database Systems: The Futur e of igh Performa nce Database Syste ms, CACM, Vol. 35, No6, pp. 85-98 (58) Field surveyed (Int. Cl. 7 , DB name) G06F 3/06 G06F 12/08

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 行方向の第１のバス群と列方向の第２の
バス群によって構成され、夫々の前記バスの交点におけ
るノードを有するマトリクス状に形成されたバスのネッ
トワークと、 夫々の前記ノードにおいては、 前記第１のバスの一つと前記第２のバスの一つに接続さ
れてデータの送受信を行うデータ記憶装置と、 前記データ記憶装置におけるデータの記憶制御と検索制
御とを行うと共に他のノードにおけるデータ記憶装置に
格納されているデータの転送制御を行うためのノードプ
ロセッサと、が接続されており、 前記ノードプロセッサは、ホストプロセッサからデータ
の記憶と検索に関する第１のコマンドを受け取って当該
ノードに接続されたデータ記憶装置内のデータの記憶制
御と検索制御を行うと共に、前記第１のコマンドに基づ
いて当該ノード以外の少なくとも一つのノードに接続さ
れたデータ記憶装置に格納されているデータの転送制御
のための第２のコマンドを生成し、該第２のコマンドを
当該ノードに接続されているバスを介して前記ネットワ
ークに配信するように構成され、前記第１のコマンド
は、前記第２のコマンドによる引き続く処理に関与する
当該ノード以外の少なくとも一つのノードに関する情報
を含んでいる、ことを特徴とするデータ記憶システム。1. A network of buses formed by a first bus group in a row direction and a second bus group in a column direction and formed in a matrix and having nodes at intersections of the respective buses. A node connected to one of the first buses and one of the second buses for transmitting and receiving data; performing data storage control and search control in the data storage device; A node processor for performing transfer control of data stored in a data storage device in another node, the node processor receiving a first command relating to storage and retrieval of data from a host processor. Performs data storage control and search control of data in the data storage device connected to the node, based on the first command. Generating a second command for the transfer control of the data stored in the data storage device connected to at least one node other than the node, a bus of the second command is connected to the node The first command is configured to be delivered to the network via the first command.
Is involved in the subsequent processing by the second command
Information about at least one node other than this node
Data storage system according to claim comprise are, things.
JP19389894A 1993-09-07 1994-08-18 Matrix structure of data storage device Expired - Fee Related JP3237736B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12465393A 1993-09-07 1993-09-07
US08/124,653 1993-09-07

Publications (2)

Publication Number Publication Date
JPH0784876A JPH0784876A (en) 1995-03-31
JP3237736B2 true JP3237736B2 (en) 2001-12-10

Family

ID=22416081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19389894A Expired - Fee Related JP3237736B2 (en) 1993-09-07 1994-08-18 Matrix structure of data storage device

Country Status (4)

Country Link
US (1) US5550986A (en)
EP (1) EP0646858B1 (en)
JP (1) JP3237736B2 (en)
DE (1) DE69409602T2 (en)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822444A (en) * 1994-07-05 1996-01-23 Matsushita Electric Ind Co Ltd Data transfer device
US5748871A (en) * 1995-08-11 1998-05-05 Symbios Logic Inc. Dual bus architecture for a storage device
US5815649A (en) * 1995-10-20 1998-09-29 Stratus Computer, Inc. Distributed fault tolerant digital data storage subsystem for fault tolerant computer system
US6134630A (en) * 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
US6711632B1 (en) * 1998-08-11 2004-03-23 Ncr Corporation Method and apparatus for write-back caching with minimal interrupts
US6353446B1 (en) * 1999-01-25 2002-03-05 Network Associates, Inc. Method and system for integrated network management applications
US7266555B1 (en) 2000-03-03 2007-09-04 Intel Corporation Methods and apparatus for accessing remote storage through use of a local device
US7506034B2 (en) 2000-03-03 2009-03-17 Intel Corporation Methods and apparatus for off loading content servers through direct file transfer from a storage center to an end-user
US7203731B1 (en) 2000-03-03 2007-04-10 Intel Corporation Dynamic replication of files in a network storage system
US7281168B1 (en) 2000-03-03 2007-10-09 Intel Corporation Failover architecture for local devices that access remote storage
US6952737B1 (en) 2000-03-03 2005-10-04 Intel Corporation Method and apparatus for accessing remote storage in a distributed storage cluster architecture
US7428540B1 (en) 2000-03-03 2008-09-23 Intel Corporation Network storage system
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6802022B1 (en) 2000-04-14 2004-10-05 Stratus Technologies Bermuda Ltd. Maintenance of consistent, redundant mass storage images
US6901481B2 (en) 2000-04-14 2005-05-31 Stratus Technologies Bermuda Ltd. Method and apparatus for storing transactional information in persistent memory
US6862689B2 (en) 2001-04-12 2005-03-01 Stratus Technologies Bermuda Ltd. Method and apparatus for managing session information
US6356803B1 (en) 2000-05-19 2002-03-12 International Business Machines Corporation Automated data storage library distributed control system
US6718428B2 (en) 2000-12-18 2004-04-06 Sun Microsystems, Inc. Storage array interconnection fabric using a torus topology
US7401161B2 (en) 2000-12-18 2008-07-15 Sun Microsystems, Inc. High performance storage array interconnection fabric using multiple independent paths
US6948010B2 (en) * 2000-12-20 2005-09-20 Stratus Technologies Bermuda Ltd. Method and apparatus for efficiently moving portions of a memory block
US7266556B1 (en) 2000-12-29 2007-09-04 Intel Corporation Failover architecture for a distributed storage system
US7072976B2 (en) 2001-01-04 2006-07-04 Sun Microsystems, Inc. Scalable routing scheme for a multi-path interconnection fabric
US6886171B2 (en) * 2001-02-20 2005-04-26 Stratus Technologies Bermuda Ltd. Caching for I/O virtual address translation and validation using device drivers
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6766413B2 (en) 2001-03-01 2004-07-20 Stratus Technologies Bermuda Ltd. Systems and methods for caching with file-level granularity
US6874102B2 (en) * 2001-03-05 2005-03-29 Stratus Technologies Bermuda Ltd. Coordinated recalibration of high bandwidth memories in a multiprocessor computer
US7007189B2 (en) 2001-05-07 2006-02-28 Sun Microsystems, Inc. Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network
US6909695B2 (en) 2001-05-07 2005-06-21 Sun Microsystems, Inc. Fault-tolerant, self-healing routing scheme for a multi-path interconnection fabric in a storage network
US20030037061A1 (en) * 2001-05-08 2003-02-20 Gautham Sastri Data storage system for a multi-client network and method of managing such system
US7496654B2 (en) * 2001-06-29 2009-02-24 Microsoft Corporation Multi-threaded system for activating a process using a script engine and publishing data descriptive of the status of the process
US7509645B2 (en) 2002-10-17 2009-03-24 Intel Corporation Methods and apparatus for load balancing storage nodes in a distributed network attached storage system
US8145736B1 (en) * 2003-06-30 2012-03-27 Symantec Operating Corporation Fast distributed object lookup for a computer network
KR101630583B1 (en) 2012-10-30 2016-06-14 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. Smart memory buffers
JP5985403B2 (en) 2013-01-10 2016-09-06 株式会社東芝 Storage device
JP5902137B2 (en) * 2013-09-24 2016-04-13 株式会社東芝 Storage system
JP5659289B1 (en) 2013-12-27 2015-01-28 株式会社東芝 Storage system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53124943A (en) * 1977-04-08 1978-10-31 Agency Of Ind Science & Technol Composite information processor
DE3215080A1 (en) * 1982-04-22 1983-10-27 Siemens AG, 1000 Berlin und 8000 München ARRANGEMENT FOR COUPLING DIGITAL PROCESSING UNITS
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network
US4807184A (en) * 1986-08-11 1989-02-21 Ltv Aerospace Modular multiple processor architecture using distributed cross-point switch
US4933933A (en) * 1986-12-19 1990-06-12 The California Institute Of Technology Torus routing chip
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US5041971A (en) * 1988-11-30 1991-08-20 Bolt Beranek And Newman Inc. Memory accessing switch network
US5168572A (en) * 1989-03-10 1992-12-01 The Boeing Company System for dynamic selection of globally-determined optimal data path
US5181017A (en) * 1989-07-27 1993-01-19 Ibm Corporation Adaptive routing in a parallel computing system
US5124987A (en) * 1990-04-16 1992-06-23 Storage Technology Corporation Logical track write scheduling system for a parallel disk drive array data storage subsystem
DE4019040A1 (en) * 1990-06-14 1991-12-19 Philips Patentverwaltung MULTIPLE COMPUTER SYSTEM
US5223968A (en) * 1990-12-20 1993-06-29 The United States Of America As Represented By The Secretary Of The Air Force First come only served communications network
US5319638A (en) * 1991-09-12 1994-06-07 Bell Communications Research, Inc. Link-by-link congestion control for packet transmission systems
JP2777301B2 (en) * 1992-01-07 1998-07-16 三菱電機株式会社 Recording device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｄａｖｉｄ ＤｅＷｉｔｔ，他１名，Ｐａｒａｌｌｅｌ Ｄａｔａｂａｓｅ Ｓｙｓｔｅｍｓ： Ｔｈｅ Ｆｕｔｕｒｅ ｏｆ Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｄａｔａｂａｓｅ Ｓｙｓｔｅｍｓ，ＣＡＣＭ，Ｖｏｌ．３５，Ｎｏ６，ｐｐ．８５−９８

Also Published As

Publication number Publication date
EP0646858B1 (en) 1998-04-15
US5550986A (en) 1996-08-27
DE69409602D1 (en) 1998-05-20
JPH0784876A (en) 1995-03-31
EP0646858A1 (en) 1995-04-05
DE69409602T2 (en) 1998-12-17

Similar Documents

Publication Publication Date Title
JP3237736B2 (en) Matrix structure of data storage device
JP3742494B2 (en) Mass storage device
US5388108A (en) Delayed initiation of read-modify-write parity operations in a raid level 5 disk array
US6601138B2 (en) Apparatus system and method for N-way RAID controller having improved performance and fault tolerance
US7054998B2 (en) File mode RAID subsystem
US5487160A (en) Concurrent image backup for disk storage system
US6330642B1 (en) Three interconnected raid disk controller data processing system architecture
EP0869438B1 (en) Heterogeneous computer system, heterogeneous input/output system and data back-up method for the systems
US5727144A (en) Failure prediction for disk arrays
US5598549A (en) Array storage system for returning an I/O complete signal to a virtual I/O daemon that is separated from software array driver and physical device driver
US6209107B1 (en) Parity storage unit, in a disk array system, for generating updated parity data from received data records
US20040250019A1 (en) Storage system, controller, control method and program product therefor
JPH0772986A (en) Method for high-speed write i/o processing in disk array
JPH06202817A (en) Disk array device and data updating method for the same
US6301711B1 (en) System and method for the network support of full motion video using a redundant array of inexpensive disks
US6954825B2 (en) Disk subsystem
JP3390608B2 (en) Storage network control method
JP2000076207A (en) Distributedly storing method, distributed storage system and record medium recording distributed storage program
JPH07261945A (en) Disk array device and disk array dividing method
US20020144028A1 (en) Method and apparatus for increased performance of sequential I/O operations over busses of differing speeds
JP3250859B2 (en) Disk array device, computer system and data storage device
JP3584665B2 (en) Library storage device using portable media
JP3236166B2 (en) Cache control method and information processing device
JP2854471B2 (en) Disk array device
JPH06180632A (en) Array type storage device and access method

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees