JP3237736B2 - Matrix structure of the data storage device - Google Patents

Matrix structure of the data storage device

Info

Publication number
JP3237736B2
JP3237736B2 JP19389894A JP19389894A JP3237736B2 JP 3237736 B2 JP3237736 B2 JP 3237736B2 JP 19389894 A JP19389894 A JP 19389894A JP 19389894 A JP19389894 A JP 19389894A JP 3237736 B2 JP3237736 B2 JP 3237736B2
Authority
JP
Japan
Prior art keywords
node
bus
data
data storage
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19389894A
Other languages
Japanese (ja)
Other versions
JPH0784876A (en
Inventor
バーナード デュラック キース
Original Assignee
エヌシーアール インターナショナル インコーポレイテッド
シンバイオス・インコーポレイテッド
ヒュンダイ エレクトロニクス アメリカ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US12465393A priority Critical
Priority to US08/124,653 priority
Application filed by エヌシーアール インターナショナル インコーポレイテッド, シンバイオス・インコーポレイテッド, ヒュンダイ エレクトロニクス アメリカ filed Critical エヌシーアール インターナショナル インコーポレイテッド
Publication of JPH0784876A publication Critical patent/JPH0784876A/en
Application granted granted Critical
Publication of JP3237736B2 publication Critical patent/JP3237736B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers
    • G06F3/0601Dedicated interfaces to storage systems
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/88Masking faults in memories by using spares or by reconfiguring with partially good memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers
    • G06F2003/0692Digital input from or digital output to record carriers, e.g. RAID, emulated record carriers, networked record carriers digital I/O from or to direct access storage devices, e.g. magnetic, optical, magneto-optical disc

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は、データ記憶システムに関し、これをさらに詳細に述べると、マトリックス状に配置されたデータ記憶装置への保護記憶タスクの分散を可能にするデータ記憶システム構造に関する。 The present invention relates to relates to a data storage system, Describing this in more detail, relates to a data storage system architecture that allows for dispersion of the protection storage tasks to the data storage devices disposed in a matrix.

【0002】 [0002]

【従来の技術】ディスク配列記憶システムは、現在パーソナルコンピュータやワークステーションで使用されている5.25または3.5インチディスク駆動装置などの複数のハードディスク駆動装置を具備しており、これらのディスク駆動装置は並列に動作を行うため、ホストシステムからは1台の大容量ディスク駆動装置のように見える。 BACKGROUND OF THE INVENTION Disk array storage system is provided with a plurality of hard disk drives such as the current personal computers and are used in a workstation 5.25 or 3.5 inch disk drive, the disks drive apparatus for performing the operations in parallel, looks like a high-capacity disk drive apparatus of one from the host system. 多くのディスク駆動装置に数台を組み込んで、 Incorporate several units in many disk drives,
非常に多くのディスク配列設計が考えられる。 Very many disk array design can be considered. それぞれ異なる属性、利益、欠点を有する配列設計が、デイビッド・A・パターソン、ガース・ギブソン、ランディ・H Different attributes, benefits, array design has the drawback, David · A · Patterson, Garth Gibson, Randy · H
・カッツにより「低価格ディスクの冗長配列(RAI - "low-cost disk of redundant sequence by Katz (RAI
D) ケースA」(カリフォルニア大学 報告書No. D) Case A "(University of California report No.
UCB/CSD 87/391、1987年12月)と題された論文に掲載されている。 It listed in the UCB / CSD 87/391, 12 May 1987) entitled papers. ここに引用している論文では、ディスク配列の説明と、1台の大容量磁気ディスクと比較したときのディスク配列の性能、信頼性、消費電力、およびスカラビリティにおける改良点について述べられている。 The paper which is incorporated herein by reference, and description of the disk array, the performance of the disk array when compared to the single large magnetic disks, have been described for improvement in reliability, power consumption, and scalar capability.

【0003】読出しおよび書込み機能、パリティの生成およびパリティチェック、データの復元および再構成などの必須のまたは任意の動作を行う際に一つの配列内で多くのデータ記憶装置の動作を調整するためには、複雑な記憶管理技術が必要である。 [0003] read and write functions, parity generation and parity checking, in order to adjust the operation of many data storage devices in one array in performing the required or optional operations such as decompression and reconstruction of the data is, there is a need for complex storage management technology. 配列動作は、ハードウェア配列構造などの配列動作を制御するために構成された専用ハードウェア制御装置、あるいはソフトウェア配列構造などのホストコンピュータシステムによって実行されるソフトウェアルーチンによって管理できる。 Sequence operation can be managed by a software routine executed by the host computer system such as a dedicated hardware controller, or software array structure configured to control the sequence operations such as hardware array structure. ハードウェア配列構造を用いた場合、データ記憶の信頼性および可用性が向上し、さらに、ユーザアプリケーションを修正しなくてもシステムの性能が向上する。 When using the hardware arrangement structure, improved reliability and availability of data storage, further, without modifying the user application improves the performance of the system. ハードウェア制御装置は、ホストシステムプロセッサからデータ記憶タスクの多くを取り除くことから、ホストシステムが他のアプリケーションおよびタスクを一層多く収容できるようになる。 Hardware controller, since eliminating a number of data storage tasks from the host system processor, the host system will be able to more often accommodate other applications and tasks.

【0004】また、ソフトウェア配列構造を用いた場合、既存のシステムハードウェアおよび記憶装置を配列記憶システムとして利用できるようになる。 [0004] In the case of using a software array structure, it becomes possible to utilize the existing system hardware and storage as an array storage system. 高度コンピュータシステムの高速化やパワーアップにより、多くのハードウェア配列構造からなる製品と拮抗するような性能が実現されている。 The speed and power up advanced computer system, the performance such as to antagonize the product consisting of many hardware array structure is realized. ソフトウェア配列構造は、ハードウェア配列構造よりも低いインプリメンテーションコストでこのような機能性を達成できるうえに、機器構成の柔軟性も向上する。 Software array structure on top which can achieve such functionality at a low implementation cost than the hardware arrangement structure also improves the flexibility of device configuration. しかし、ホストプロセッサは依然データ記憶タスクの負担を負っている。 However, the host processor is still bear the burden of data storage tasks.

【0005】上記のハードウェアおよびソフトウェア配列構造は、1台の大容量磁気ディスクを用いた場合と比較して、性能、信頼性、消費電力、スカラビリティおよび容量の点で改良が見られる。 [0005] Additional hardware and software array structure, compared with the case of using a single large magnetic disk, performance, reliability, power consumption, improvement in terms of scalar capability and capacity observed. しかし、このような改良点があると同時に、絶えず増大するデータを記憶ならびに管理し、且つホストプロセッサ、配列コントローラ、 However, at the same time it has such improvements, store and manage data constantly increasing, and the host processor, the sequence controller,
および記憶装置を最も効率的かつ効果的な方法で使用しなければならない。 And it must be used in a storage device the most efficient and effective way. したがって、現世代ならびに次世代のコンピュータシステム、特に多重プロセッサによるコンピュータシステムのスピードとパワーを一層活用するために、さらにデータ記憶システムに対する改良が求められている。 Thus, the current generation and the next generation of computer systems, in order to further take advantage of the speed and power of the computer system according to particular multiprocessor, improvements for more data storage system is required.

【0006】 従って、本発明の目的は、従来のデータ記憶装置における不都合を改善し、新規で実用的なデータ記憶装置を提供することを目的とする。 It is therefore an object of the present invention is to improve the disadvantages in the conventional data storage device, and to provide a practical data storage devices in the new.

【0007】本発明のさらに目的とするところは、各ノードがネットワーク内の数ヵ所のノードにおけるデータ記憶および検索動作の調整ができるような記憶装置とプロセッサを有している相互接続されたノードによるネットワークを備えた新型の実用的なデータ記憶システムを提供することにある。 [0007] Furthermore the object of the present invention, by interconnected nodes each node has a storage device and a processor that enables adjustment of the data storage and retrieval operations in several locations of the nodes in the network and to provide a new practical data storage system with a network.

【0008】 本発明の他の目的は、データの書き込み/読み出し動作が、ネットワーク内の複数のノードにおける複数のデータ記憶装置によって同時に行われる多重動作可能なデータ記憶システムを提供することにある。 Another object of the present invention, the data write / read operation is to provide a multi-operable data storage system to be performed simultaneously by a plurality of data storage devices in a plurality of nodes in the network.

【課題を解決するための手段】このため、本発明は、行方向の第1のバス群と列方向の第2のバス群によって構成され、夫々の前記バスの交点におけるノードを有するマトリクス状に形成されたバスのネットワークと、夫々の前記ノードにおいて、前記第1のバスの一つと前記第2のバスの一つに接続されてデータの送受信を行うデータ記憶装置と、前記データ記憶装置におけるデータの記憶制御と検索制御とを行うと共に他のノードにおけるデータ記憶装置に格納されているデータの転送制御を行うためのノードプロセッサと、が接続されており、前記ノードプロセッサは、ホストプロセッサからデータの記憶と検索に関する第1のコマンドを受け取って当該ノードに接続されたデータ記憶装置内のデータの記憶制御と検索制御を行うと共 Means for Solving the Problems] Therefore, the present invention is constituted by a first bus group and the second bus group in the column direction row direction, in a matrix having nodes at the intersections of the buses each and bus networks formed in said node each, and a data storage device for transmitting and receiving data is connected to one of said second bus and one of the first bus, the data in the data storage device and a node processor for controlling transfer of data stored in the data storage device in another node performs storage control and the search control, is connected, the node processor, the data from the host processor co when receiving a first command to a storage and retrieval performs storage control and search control data in a data storage device connected to the node 、前記第1のコマンドに基づいて当該ノード以外の少なくとも一つのノードに接続されたデータ記憶装置に格納されているデータの転送制御のための第2のコマンドを生成し、該第2のコマンドを当該ノードに接続されているバスを介して前記ネットワークに配信するように構成され、 前記第1のコマンドは、前記 , The based on the first command to generate a second command for the transfer control of the data stored in the connected data storage device to at least one node other than the node, the second command is configured to deliver to the network via a bus connected to the node, the first command, the
第2のコマンドによる引き続く処理に関与する当該ノー The NO involved in subsequent processing according to the second command
ド以外の少なくとも一つのノードに関する情報を含んで Include information relating to at least one node other than the de
いる、ことを特徴とするデータ記憶システムを提供するものである。 It is, it is intended to provide a data storage system according to claim.

【0009】前記実施例の複数バスには、対応する複数のホストシステムプロセッサとのデータ送受信に用いられる複数の第1バスと、各々が第1バスの各バスと交差する第2バスがある。 [0009] Multiple bus of the embodiment, there is a corresponding plurality of first bus used for data transmission and reception with the plurality of host system processor to the second bus, each of which intersects with each bus of the first bus. また、前記ネットワークのノードは、各交点に設けられている。 The node of the network is provided in each intersection. このようなノードの各々は、そのノードに対応する第1バスおよび第2バスとデータ送受信を行うために接続されたディスク記憶装置と、ネットワーク内の他のノードにおけるデータの記憶および検索を制御できるだけでなく、前記ノードにおけるデータの記憶および検索の制御も行う前記ノードに対応した第1バスおよび第2バスに接続されたプロセッサを具備している。 Each such node includes a disk storage device that is connected in order to perform the first bus and the second bus and a data transmission and reception corresponding to the node, only can control the storage and retrieval of data at other nodes in the network not, and comprises a first bus and a second processor connected to the bus corresponding to the node that also storage and retrieval of the control data in the node.

【0010】 以下、本発明に係るデータ記憶システムの詳細を図面に基づいて説明する。 [0010] Hereinafter, details of the data storage system of the present invention with reference to the drawings.

【0011】 [0011]

【実施例】図1および2について説明すると、本発明によるデータ記憶システムを示すものである。 When EXAMPLES 1 and 2 will be described, shows a data storage system according to the present invention. 図1の構造では、ホストプロセッサ接続ブロック12があり、これにより、不図示の1台以上のホストシステムプロセッサへの接続が可能になる。 In the structure of FIG. 1, there is a host processor connection block 12, which allows for connection to one or more host system processor (not shown). このホストプロセッサは、参照符号H 0 、H 1 、H 2 、・・・H mにより示されている。 The host processor, the reference numeral H 0, H 1, H 2 , are indicated by · · · H m. 接続ブロック12は、ホストプロセッサH 0 、H 1 、H 2 Connection block 12, the host processor H 0, H 1, H 2 ,
・・・H mをデータ記憶ノードのネットワーク14に接続する。 ... connect the H m to a network 14 of data storage nodes. ネットワーク14には、行(横)方向に配置されたR 0 〜R mの数本のバスがあり、各バスは、ホストプロセッサH 0 〜H mの1台を記憶ノードのグループに接続している。 The network 14, the row (horizontal) has several buses directions arranged R 0 to R m, each bus connects a single host processor H 0 to H m to a group of storage nodes there. さらに、ネットワーク14には、列(縦)方向に配置されたC 0 〜C nの数本のバスがある。 Furthermore, the network 14, there are several buses C 0 -C n arranged in the column (vertical) direction. 各ノードは、行方向と列方向の各バスの交点に位置する。 Each node is located in the row direction and the intersection of each bus in the column direction. これらのノードは、一対の座標によって識別され、第1の座標は、接続されている行方向のバスの番号を示し、第2の座標は、接続されている列方向のバスの番号を示している。 These nodes are identified by a pair of coordinates, the first coordinate represents the row direction of the number of buses connected, the second coordinate indicates the number of the column for the bus that is connected there. ネットワークには、バスR 0とバスC 0との交点にある(0,0)のノードから、バスR mとバスC nの交点にある(m,n)のノードまでが含まれている。 The network, the node at the intersection of the bus R 0 and the bus C 0 (0,0), are included to the node of the intersection of bus R m and the bus C n (m, n).

【0012】図示された構造のH 0は、バスR 0により記憶ノード(0,0)〜(0,n)に直接接続されている。 [0012] H 0 of the illustrated structure is directly connected to the bus R 0 by the storage node (0,0) ~ (0, n ). さらに、H 0は、ノード(0,0)を通り、ノード(1,0)〜(m,0)などのバスC 0上のすべての記憶ノードにアクセスできる。 Furthermore, H 0 is passed through the node (0,0), access to all storage nodes on bus C 0 such nodes (1, 0) ~ (m, 0). 同様に、ノード(0,1) Similarly, the node (0,1)
〜(0,n)によって、プロセッサH 0は、バスC 1 〜C By ~ (0, n), the processor H 0 is the bus C 1 -C
n上の各ノードにアクセスできる。 access to each node on n. ホストプロセッサH 1 Host processor H 1
〜H mの各々は、バスR 1 〜R m上のすべての記憶ノードに直接アクセスすることができ、また、相互に接続されたノードを介してネットワーク14上のすべての記憶ノードにアクセスできる。 Each to H m, the bus R 1 to R can directly access all the storage nodes on m, also access to all the storage nodes on the network 14 via the nodes connected to each other.

【0013】ホストプロセッサ接続ブロック12は、ネットワーク14内の記憶装置が障害を起こしたとき、入出力動作の指示を送り、エラー例外条件処理を行い、且つデータを再構成するうえで必要なRAIDアルゴリズムなどのグループ配列アルゴリズムを実行する論理回路を有している。 [0013] Host processor connection block 12, when the storage device in the network 14 has failed, sends an instruction input operation, an error exception condition processing, and RAID algorithms needed to reconstruct the data and a logic circuit for executing group array algorithms, such as. 接続ブロック12の論理回路の他の機能には、システム管理によって行われた入力に対して実行される診断およびグループアルゴリズムの初期化も含まれている。 Other functions of the logic circuit of the connection block 12 also includes the initialization of the diagnostic and group algorithm is executed on the input made by the system manager. ハイパフォーマンスの構造では、ノードネットワーク14内の各行方向のバス(R 0 〜R m )ごとに、 In the structure of high-performance, in each bus for each row direction in a node network 14 (R 0 ~R m),
ホストプロセッサ接続ブロックが存在する。 Host processor connection block exists. このハイパフォーマンスの構造では、複数の入出力コマンドおよびデータを、接続された行方向の複数のバス上を同時に送信することも可能である。 In the structure of the high performance, a plurality of input and output commands and data can be transmitted connected row direction of the plurality of the upper bus simultaneously. パフォーマンスが低い低コスト構造では、コマンドやデータが1本の行方向のバス上で送信される。 But lower performance low cost structure, commands and data are transmitted on the one row bus.

【0014】記憶ノード(0,0)〜(m,n)の各々は、図2に示すように記憶装置、ノードプロセッサ、バッファ、およびインタフェースロジックを有している。 [0014] Each memory node (0,0) ~ (m, n) is the storage device as shown in FIG. 2, it has a node processor, buffers and interface logic.
ここでは、ネットワーク14のノード(m,n)内に設置されたプロセッサ、ディスク駆動装置、および関連する構成要素を示すブロック図を示している。 Here is a block diagram illustrating a node of the network 14 (m, n) the installed processor within the disk drive unit, and associated components.

【0015】図では、ノード(m,n)が、列方向のバスC nに接続されたインタフェースI/F1、行方向のバスR mに接続された第2インタフェースI/F2、低価格プロセッサP、データバッファB1、B2、IおよびB3、データを記憶し検索するためのヘッドディスク機構(HDA)などの記憶素子Dを具備していることが示されている。 [0015] In figures, a node (m, n) is the column direction of the bus C n connected to the interface I / F1, a second interface I / F2 are connected in the row direction of the bus R m, low-cost processors P , data buffers B1, B2, I and B3, it has been shown that includes a storage element D, such as the head disk mechanism (HDA) for storing and retrieving data. ノードプロセッサPおよびデータバッファB1、B2、I、およびB3がインタフェースI/F Node processor P and data buffers B1, B2, I, and B3 interfaces I / F
1に接続され、したがって、バス1で示されるノードバスによってネットワークバスC nに接続されている。 Connected to one, thus, it is connected to a network bus C n by Nodobasu represented by bus 1. バス2により示される第2バスは、ノードプロセッサP、 Second bus indicated by the bus 2, the node processor P,
データバッファB1、B2、IおよびB3とインタフェースI/F2の間を接続し、これにより、ネットワークバスR mとの接続も行っている。 Connects between the data buffer B1, B2, I and B3 and interface I / F2, thereby, also performs connection to the network bus R m. さらに、読出し/書込みバッファB3は、ノードと記憶素子Dとの接続も行っている。 Further, the read / write buffer B3 is also performed connection node and the storage element D. ノード(0,0)〜(m,n)は、同様に構成されている。 Node (0,0) ~ (m, n) are similarly constructed.

【0016】ノードプロセッサPは、従来の意味では、 [0016] The node processor P, in the conventional sense,
ネットワークプロトコル、バッファ管理、エラー回復およびヘッド位置決めなどの記憶媒体制御、データの符号化/復号化および欠陥処理を制御する。 Network protocols, buffer management, storage media control such as error recovery and head positioning, controlling the encoding / decoding and defect handling data. ネットワークノードの代表的な例は、小型コンピュータシステムインタフェース(SCSI)のディスク駆動装置である。 Representative examples of network nodes, a disk drive system for a small computer system interface (SCSI).

【0017】動作中、1台以上のホストプロセッサから配列記憶要求が受信され、これを実行するためにネットワーク14内の指定ノードに送信される。 [0017] In operation, the received sequence storage request from one or more host processors, is sent to the specified node in the network 14 to accomplish this. 配列動作の具体例を挙げると、H 0がRAIDレベル5の書込み動作要求を送信できる。 Specific examples of sequence operation, H 0 can send write operation request RAID Level 5. このコマンドは、直列接続用のパケットモードまたは並列接続用のハンドシェークモードで作成され、バスR 0により適正なノードに送信される。 This command is created in a packet mode or handshake mode for parallel connection of serial connection, it is transmitted to the appropriate node by a bus R 0.
0は、バスR 0に常駐し、希望するノード(0,0)〜 H 0 is resident in the bus R 0, node you want (0,0) to
(0,n)のいずれのノードにも書込みコマンドを送信できる。 (0, n) may send the write command to any of the nodes. コマンドを受信するノードは、次の説明の中で1次ノードと呼ばれ、他のネットワークノードは2次ノードと呼ばれている。 Node receiving the command is referred to as the primary node in the following description, are other network nodes are referred to as secondary nodes. このコマンドには、1次ノードによって次に行われる読出し/書込み動作と関連のある2 This command is associated with the read / write operation to be performed next by the primary node 2
次ノードに関する情報が含まれている。 It contains information about the next node. この読出し/書込み動作は、RAIDレベル5の書込みコマンドを完了させるために必要である。 The read / write operation is required to complete the write command RAID Level 5. 1次ノードは、コマンドを受信すると、エラー状態が発生しない限り、その動作を行う責任を負っている。 The primary node receives the command, as long as the error condition does not occur, is responsible for performing the operation. 1次ノードは、変則的な状態に備えて、該当するホストプロセッサにその状態を知らせる。 The primary node is provided with the irregular state, it notifies the state to the appropriate host processors.

【0018】前記データ記憶システムにより、配列アルゴリズムおよび機能を実行するために必要なコンピュータ機能を、汎用型ネットワークの各ノードに分散することができる。 [0018] The said data storage system, the computer functions required to execute the sequence algorithms and functions may be distributed among the nodes of the generic network. このネットワークは、前記配列アルゴリズムおよび最も共通した機能が各配列ノードで実行されるように、インテリジェントディスク駆動装置によって構成することも可能である。 This network, as the array algorithms and most common functions are executed at each array node, it is also possible to configure the intelligent disk drive.

【0019】ホストシステムは、配列記憶動作のかなりの負担が軽減される。 [0019] The host system is much of the burden of sequential memory operation is reduced. さらに、配列要求をいくつか同時に実行でき、各要求は、別の1次ノードによって処理される。 Furthermore, can perform several simultaneous sequence request, each request is handled by a separate primary node. このため、前記システムによって、1台のハードウェア制御装置を用いた記憶システムの能力を上回るような性能の向上が実現できる。 Therefore, by the system, improved performance, such as exceeding the capacity of the storage system using a single hardware control device can be realized.

【0020】前記システムの2つの主な属性について、 [0020] for the two main attributes of the system,
以下に述べる。 It described below.

【0021】1. [0021] 1. 各ノードが、ホストプロセッサまたはハードウェア配列プロセッサの負担を軽減するのに充分なプロセッサの能力を有していることから、パフォーマンスが向上する。 Each node, since it has the capability of sufficient processor to reduce the burden on the host processor or hardware sequence processor, performance is improved.

【0022】2. [0022] 2. 複数の入出力パスが配列ノードの接続に使用できることから、入出力の接続に関する帯域ボトルネックの負担を軽減できる。 Since the plurality of input and output paths may be used to connect the array nodes, it can reduce the burden on the bandwidth bottleneck on connecting input and output.

【0023】したがって、本発明は、様々なネットワーク構造にも極めて順応性が高く、ネットワーク記憶パフォーマンスの点において改良が見られる。 [0023] Accordingly, the present invention has high very flexible in various network structures, improvements are seen in terms of the network storage performance. これは、ホストシステムのアプリケーションロードとは無関係にコンピュータの能力を利用できることによるものである。 This is due to the availability of capacity for independent computer application load of the host system. また、本発明は、コンピュータネットワークの記憶容量の増大と信頼性の向上を目指したものである。 The present invention is aimed at improvement of increase the reliability of the storage capacity of a computer network.

【0024】ネットワーク14が、接続されている個々の記憶装置に多数のパスを提供するような汎用型スイッチ構成にもできる点に注意されたい。 [0024] It network 14, be noted that also in the general-purpose switch configured so as to provide a number of paths to the individual storage devices connected.

【0025】下の表は、本発明による記憶システムによって行われる動作の実行例を示すシナリオである。 [0025] The table below is a scenario illustrating an example of executing the operations performed by the storage system according to the present invention.

【0026】 動作No. [0026] Operation No. ホスト 1次ノード 2次ノード 動作 1 H 0 (0,1) (1,1) 書込み 2 H 1 (1,0) − 読出し 3 H 2 (2,2) (1,2) 書込み 動作1:H 0は、ノード(0,1)に対し、RAIDレベル5の書込み動作を指示する。 Host Primary Node Secondary Node Operation 1 H 0 (0,1) (1,1 ) Write 2 H 1 (1, 0) - read 3 H 2 (2,2) (1,2 ) Write Operation 1: H 0 to node (0,1), and instructs the write operation of the RAID level 5. 0は、コマンドおよびデータを、ノード(0,1)のプロセッサPとバッファB1に対し、それぞれネットワークバスR 0およびノードバスのバス1によって送信する。 H 0 is a command and data, to the processor P and buffer B1 of the node (0,1), respectively transmitted by the bus 1 of the network bus R 0 and Nodobasu. ノード(0,1) Node (0,1)
のプロセッサPは、送信されたコマンドを復号化して、 The processor P, to decrypt the transmitted command,
読出し・修正・書込みサイクルが2次ノード(1,1) Read-modify-write cycle secondary node (1,1)
に関して必要かどうか判断する。 To determine whether or not it is necessary with respect. ノード(0,1)のプロセッサPは、ノード(0,1)がノード(1,1)への送信元として識別された読出しコマンドを発行する。 Processor P nodes (0,1), the node (0,1) issues a read command identified as the source to node (1,1).
発行されたコマンドは、バスC 1を介してノード(1, Issued command node via the bus C 1 (1,
1)に送信される。 It is sent to 1).

【0027】同時に、ノード(0,1)のプロセッサP [0027] At the same time, the processor P of the node (0,1)
は、旧データをHDA装置Dからバッファ1に読み出すために、ノード(0,1)のHDA装置Dに対して読出しコマンドを発行する。 In order to read the old data from HDA device D into buffer 1, issues a read command to the HDA device D of the node (0,1).

【0028】ノード(1,1)のノードプロセッサP [0028] The node processor P of the node (1, 1)
は、バスC 1 、インタフェースブロックI/F1、およびノードバスのバス1を介して読出しコマンドを受信する。 Receives the read command via the bus C 1, interface block I / F1, and bus 1 Nodobasu. ノード(1,1)のプロセッサPは、受信した読出しコマンドを復号化して、読み出したデータをHDA装置Dからバッファ1へ取り出す。 Processor P nodes (1,1) decodes the read command received, retrieve the read data from HDA device D into buffer 1. ノード(0,1)および(1,1)は、各読出しコマンドを非同期に終了する。 Node (0,1) and (1,1) terminates the respective read commands asynchronously. この読出しコマンドが終了すると、ノード(0, When the read command is completed, the node (0,
1)は、バッファB1内に新データを、バッファIに旧データを入れる。 1), the new data in the buffer B1, put the old data in the buffer I. また、ノード(1,1)は、旧パリティをそのバッファIに入れ、旧パリティデータがバッファ内にあることをノード(0,1)に知らせる。 Further, the node (1,1), placed old parity in its buffer I, old parity data informs the node (0,1) to be within the buffer. ノード(0,1)は、旧パリティデータを列方向のバスC1によりノード(0,1)のバッファB2に読み出す。 Node (0,1) reads old parity data by the column bus C1 into the buffer B2 of the node (0,1). これにより、ノード(0,1)は、新データ、旧データ、および旧パリティをバッファ内に保持していることになる。 Thus, the node (0,1) will the new data, old data, and old parity are held in the buffer.

【0029】RAIDレベル5の書込み動作を終了するために、ノードプロセッサ(0,1)は、新規パリティデータ生成のためバッファB1、バッファB2、およびバッファI内に記憶されているデータの排他的論理和を指示する。 [0029] In order to terminate the write operation of RAID level 5, the node processor (0,1), the buffer B1 for new parity data generation, exclusive of the stored data buffer B2, and the buffer I to indicate the sum. この新規パリティはバッファI内に置かれ、 The new parity is placed in buffer I,
パリティ更新のためノード(1,1)への送信に備える。 Comprising a transmission for parity update to the node (1,1). 同時に、ノード(0,1)は、記憶装置Dへの書込みを行うため、新データをバッファB1からバッファB At the same time, the node (0,1), for writing to the storage device D, the buffer B the new data from buffer B1
3へ書き込む。 Write to 3. ノード(0,1)は、バッファIから新規パリティの通常の書込みコマンドを発行する。 Node (0,1) issues a normal write command of the new parity from the buffer I.

【0030】ノード(1,1)は、ノード(0,1)にパリティの書込みが終了したことを知らせ、ノード(0,1)が新データの書込みを終了したときは、ホストプロセッサH 0にRAIDレベル5の書込みが終了したことを知らせる。 [0030] node (1, 1) informs that the parity of writing has been completed to the node (0,1), when the node (0,1) has completed the writing of the new data, the host processor H 0 indicating that the writing of the RAID level 5 has been completed.

【0031】動作2:ホストプロセッサH 1は、行方向のバスR 1によりノード(1,0)に通常の読出しを指示する。 [0031] Operation 2: Host processor H 1 instructs the normal read to node (1,0) by the row direction of the bus R 1. 読出しが終了すると、ノード(1,0)は、バスR 1により、プロセッサH 1に対して動作が終了したことを知らせる。 When reading is completed, the node (1,0), by a bus R 1, indicating that the operation on the processor H 1 has been completed.

【0032】動作3:動作3は、コマンドとデータが行方向のバスR 2および列方向のバスC 2によって送信され且つ通知終了メッセージがバスR 2を介してホストH 2に出される点以外は、動作1と同じである。 [0032] Operation 3: Operation 3, except that the command and data and notifies completion message sent by the row direction of the bus R 2 and column buses C 2 is issued to the host H 2 via the bus R 2 is , it is the same as the operation 1.

【0033】動作1、2、および3は、同時に実行できる。 [0033] Operation 1, 2 and 3 can be performed simultaneously.

【0034】前記シナリオに示す通り、この構造では、 [0034] As shown in the scenario, in this structure,
RAIDアルゴリズムをノードの配列上に分散する多重並行動作が可能になる。 Multiple parallel operations to distribute RAID algorithms over the array of the node is enabled. このようなノードは、対等に機能し合い、動的なクライアント/サーバ方式で動作する。 Such nodes are equally mutually functions, it operates in a dynamic client / server method. 本発明は、縦横両方向のノードの拡張を促すものである。 The present invention is one which facilitates the expansion of the vertical and horizontal directions of the node. このような拡張により、ホストプロセッサの性能に強い影響を与えずに、性能や容量の点で改善を図ることができる。 Such extensions, without a strong influence on the performance of the host processor, can be improved in terms of performance and capacity.

【0035】ノードの動作が汎用化されていることから、各ノードは、1次または2次ノードとして機能し且つ多数のチャネルにより通信できるように動作を実行することが可能である。 [0035] Since the operation of the node is generalized, each node is capable of performing the operations to communicate with and multiple channel acts as a primary or secondary node.

【0036】このため、本発明により、ホストシステムが管理する記憶システムや1台のハードウェア制御装置を用いた記憶システムの能力を上回る高性能のデータ記憶システムが提供されたことが理解できる。 [0036] Therefore, the present invention can be understood that the performance of the data storage system over the ability of the storage system by the host system using a hardware controller storage system and one to manage is provided. また、前記システムでは、多重記憶動作を同時に実行することができ、各動作は、記憶ネットワーク内の別のノードによって調整される。 In the above system, it is possible to perform multiple storage operations concurrently, each operation is adjusted by another node in the storage network.

【0037】この構造は、設計によって大きさを決めることができ、ノードを追加することにより縦横両方向に拡張できる。 [0037] This structure can be sized by design, it can be extended to both the longitudinal and transverse directions by adding nodes. さらに、前記構造は、磁気ディスク駆動装置との使用に限定されるものではなく、他の直接アクセス装置(例えば、光ディスクおよびメディア変換器)やロボット工学メディア変換記憶装置だけでなく、順次アクセス装置(例えば、QICテープ、DATテープ等) Furthermore, the structure is not limited to use with magnetic disk drives, other direct access devices (e.g., optical disks and media converter) and well Robotics media conversion storage, sequential access devices (e.g. , QIC tape, DAT tape, etc.)
に関するRAID技術が必要な場合にも使用できる。 Can also be used in case RAID technology is needed about. 前記システムは、1台のホストプロセッサに接続したり、 The system, or connect to a single host processor,
あるいは多重プロセッサによるコンピュータシステム内の数台のホストプロセッサと相互接続することができる。 Or it may be interconnected with several hosts processor in a computer system by multiple processors.

【0038】 [0038]

【発明の効果】以上詳細に説明したように、本発明によれば、複数のバスを介して互いに通信するために相互に接続されたノードからなるネットワークを用いることにより、ホストシステムの記憶動作の負担が軽減され且つノードによる多重並行動作が可能になるので、データ記憶システムの性能や記憶容量の点で改善を図ることができ、操作性が向上するという効果がある。 As described in more detail, according to the present invention, according to the present invention, by using a network of nodes connected to each other to communicate with each other via a plurality of buses, the host system memory operation since burden allowing multiple concurrent operation with mitigated and the node, can be improved in terms of performance and storage capacity of the data storage system, there is an effect that the operability is improved.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 本発明により構成されたマトリックス型ネットワーク内に設置された複数のディスク駆動装置と低価格プロセッサを具備するデータ記憶システムの線図である。 1 is a diagrammatic view of a data storage system comprising a plurality of disk drive devices and lower cost processor installed in the configured matrix type network according to the present invention.

【図2】 図1に示すマトリックス型ネットワークの各ノード内に設置されたプロセッサ、ディスク駆動装置、 [2] a processor installed in each node of the matrix network illustrated in Figure 1, the disk drive apparatus,
および関連する構成要素を示すブロック図である。 And is a block diagram showing the relevant components.

【符号の説明】 DESCRIPTION OF SYMBOLS

12 ホストプロセッサ接続ブロック 14 ネットワーク C 0 、C 1 、C 2 、C n列方向のバス H 0 、H 1 、H 2 、H mホストプロセッサ R 0 、R 1 、R 2 、R m行方向のバス 12 Host processor connection block 14 network C 0, C 1, C 2 , C n column bus H 0, H 1, H 2 , H m host processor R 0, R 1, R 2 , R m row direction of the bus

───────────────────────────────────────────────────── フロントページの続き (73)特許権者 592089054 エヌシーアール インターナショナル インコーポレイテッド NCR International, Inc. アメリカ合衆国 45479 オハイオ、デ イトン サウス パターソン ブールバ ード 1700 (73)特許権者 595026416 シンバイオス・インコーポレイテッド アメリカ合衆国 コロラド州 80525 フォート コリンズ ダンフィールド コート 2001 (72)発明者 キース バーナード デュラック アメリカ合衆国 カンザス州 67037 ダービー、ヒラ 8652 (56)参考文献 特開 平5−181611(JP,A) David DeWitt,他1名, Parallel Database Systems: The Futur e of ────────────────────────────────────────────────── ─── of the front page continued (73) patent owner 592,089,054 Enushi Earl International Inc. NCR International, Inc. United States 45479 Ohio, de Iton South Patterson Buruba over de 1700 (73) the patent owner 595,026,416 Shinbaiosu, Inc. United States Colorado 80525 Fort Collins Dan field coat 2001 (72) inventor Keith Bernard Dulac United States Kansas 67037 Derby, Gila 8652 (56) reference Patent flat 5-181611 (JP, A) David DeWitt, and one other person, Parallel Database Systems: The Futur e of igh Performa nce Database Syste ms,CACM,Vol. igh Performa nce Database Syste ms, CACM, Vol. 35,No6, pp. 35, No6, pp. 85−98 (58)調査した分野(Int.Cl. 7 ,DB名) G06F 3/06 G06F 12/08 85-98 (58) investigated the field (Int.Cl. 7, DB name) G06F 3/06 G06F 12/08

Claims (1)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 行方向の第1のバス群と列方向の第2のバス群によって構成され、夫々の前記バスの交点におけるノードを有するマトリクス状に形成されたバスのネットワークと、 夫々の前記ノードにおいては、 前記第1のバスの一つと前記第2のバスの一つに接続されてデータの送受信を行うデータ記憶装置と、 前記データ記憶装置におけるデータの記憶制御と検索制御とを行うと共に他のノードにおけるデータ記憶装置に格納されているデータの転送制御を行うためのノードプロセッサと、が接続されており、 前記ノードプロセッサは、ホストプロセッサからデータの記憶と検索に関する第1のコマンドを受け取って当該ノードに接続されたデータ記憶装置内のデータの記憶制御と検索制御を行うと共に、前記第1のコマンドに基づい Is constituted by 1. A first bus group in the row direction and second bus groups in the column direction, and bus network formed in a matrix having nodes at the intersections of the buses each, each said with the node performs a data storage device for transmitting and receiving data is connected to one of said second bus and one of said first bus, a storage control of data in the data storage device and a search control and a node processor for controlling transfer of data stored in the data storage device in the other nodes are connected, the node processor receives the first command concerning the storage and retrieval of data from the host processor performs storage control and search control data in a data storage device connected to the node Te, based on the first command 当該ノード以外の少なくとも一つのノードに接続されたデータ記憶装置に格納されているデータの転送制御のための第2のコマンドを生成し、該第2のコマンドを当該ノードに接続されているバスを介して前記ネットワークに配信するように構成され、 前記第1のコマンド Generating a second command for the transfer control of the data stored in the data storage device connected to at least one node other than the node, a bus of the second command is connected to the node It is configured to deliver to the network via said first command
    は、前記第2のコマンドによる引き続く処理に関与する It is responsible for further processing by the second command
    当該ノード以外の少なくとも一つのノードに関する情報 Information on at least one node other than the node
    を含んでいる、ことを特徴とするデータ記憶システム。 Data storage system according to claim comprise are, things.
JP19389894A 1993-09-07 1994-08-18 Matrix structure of the data storage device Expired - Fee Related JP3237736B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12465393A true 1993-09-07 1993-09-07
US08/124,653 1993-09-07

Publications (2)

Publication Number Publication Date
JPH0784876A JPH0784876A (en) 1995-03-31
JP3237736B2 true JP3237736B2 (en) 2001-12-10

Family

ID=22416081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19389894A Expired - Fee Related JP3237736B2 (en) 1993-09-07 1994-08-18 Matrix structure of the data storage device

Country Status (4)

Country Link
US (1) US5550986A (en)
EP (1) EP0646858B1 (en)
JP (1) JP3237736B2 (en)
DE (2) DE69409602T2 (en)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0822444A (en) * 1994-07-05 1996-01-23 Matsushita Electric Ind Co Ltd Data transfer device
US5748871A (en) * 1995-08-11 1998-05-05 Symbios Logic Inc. Dual bus architecture for a storage device
US5815649A (en) * 1995-10-20 1998-09-29 Stratus Computer, Inc. Distributed fault tolerant digital data storage subsystem for fault tolerant computer system
US6134630A (en) 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
US6711632B1 (en) * 1998-08-11 2004-03-23 Ncr Corporation Method and apparatus for write-back caching with minimal interrupts
US6353446B1 (en) * 1999-01-25 2002-03-05 Network Associates, Inc. Method and system for integrated network management applications
US7203731B1 (en) 2000-03-03 2007-04-10 Intel Corporation Dynamic replication of files in a network storage system
US6952737B1 (en) 2000-03-03 2005-10-04 Intel Corporation Method and apparatus for accessing remote storage in a distributed storage cluster architecture
US7281168B1 (en) 2000-03-03 2007-10-09 Intel Corporation Failover architecture for local devices that access remote storage
US7506034B2 (en) 2000-03-03 2009-03-17 Intel Corporation Methods and apparatus for off loading content servers through direct file transfer from a storage center to an end-user
US7428540B1 (en) 2000-03-03 2008-09-23 Intel Corporation Network storage system
US7266555B1 (en) 2000-03-03 2007-09-04 Intel Corporation Methods and apparatus for accessing remote storage through use of a local device
US6691257B1 (en) 2000-04-13 2004-02-10 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus protocol and method for using the same
US6633996B1 (en) 2000-04-13 2003-10-14 Stratus Technologies Bermuda Ltd. Fault-tolerant maintenance bus architecture
US6708283B1 (en) 2000-04-13 2004-03-16 Stratus Technologies, Bermuda Ltd. System and method for operating a system with redundant peripheral bus controllers
US6735715B1 (en) 2000-04-13 2004-05-11 Stratus Technologies Bermuda Ltd. System and method for operating a SCSI bus with redundant SCSI adaptors
US6687851B1 (en) 2000-04-13 2004-02-03 Stratus Technologies Bermuda Ltd. Method and system for upgrading fault-tolerant systems
US6820213B1 (en) 2000-04-13 2004-11-16 Stratus Technologies Bermuda, Ltd. Fault-tolerant computer system with voter delay buffer
US6842823B1 (en) 2000-04-14 2005-01-11 Stratus Technologies Bermuda Ltd Methods and apparatus for persistent volatile computer memory
US6901481B2 (en) 2000-04-14 2005-05-31 Stratus Technologies Bermuda Ltd. Method and apparatus for storing transactional information in persistent memory
US6356803B1 (en) 2000-05-19 2002-03-12 International Business Machines Corporation Automated data storage library distributed control system
US7401161B2 (en) 2000-12-18 2008-07-15 Sun Microsystems, Inc. High performance storage array interconnection fabric using multiple independent paths
US6718428B2 (en) * 2000-12-18 2004-04-06 Sun Microsystems, Inc. Storage array interconnection fabric using a torus topology
US6948010B2 (en) * 2000-12-20 2005-09-20 Stratus Technologies Bermuda Ltd. Method and apparatus for efficiently moving portions of a memory block
US7266556B1 (en) 2000-12-29 2007-09-04 Intel Corporation Failover architecture for a distributed storage system
US7072976B2 (en) 2001-01-04 2006-07-04 Sun Microsystems, Inc. Scalable routing scheme for a multi-path interconnection fabric
US6886171B2 (en) * 2001-02-20 2005-04-26 Stratus Technologies Bermuda Ltd. Caching for I/O virtual address translation and validation using device drivers
US6766479B2 (en) 2001-02-28 2004-07-20 Stratus Technologies Bermuda, Ltd. Apparatus and methods for identifying bus protocol violations
US6766413B2 (en) 2001-03-01 2004-07-20 Stratus Technologies Bermuda Ltd. Systems and methods for caching with file-level granularity
US6874102B2 (en) * 2001-03-05 2005-03-29 Stratus Technologies Bermuda Ltd. Coordinated recalibration of high bandwidth memories in a multiprocessor computer
US6862689B2 (en) 2001-04-12 2005-03-01 Stratus Technologies Bermuda Ltd. Method and apparatus for managing session information
US7007189B2 (en) 2001-05-07 2006-02-28 Sun Microsystems, Inc. Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network
US6909695B2 (en) 2001-05-07 2005-06-21 Sun Microsystems, Inc. Fault-tolerant, self-healing routing scheme for a multi-path interconnection fabric in a storage network
US20030037061A1 (en) * 2001-05-08 2003-02-20 Gautham Sastri Data storage system for a multi-client network and method of managing such system
US7496654B2 (en) * 2001-06-29 2009-02-24 Microsoft Corporation Multi-threaded system for activating a process using a script engine and publishing data descriptive of the status of the process
US7774325B2 (en) 2002-10-17 2010-08-10 Intel Corporation Distributed network attached storage system
US8145736B1 (en) * 2003-06-30 2012-03-27 Symantec Operating Corporation Fast distributed object lookup for a computer network
EP2915049A4 (en) * 2012-10-30 2016-11-02 Hewlett Packard Entpr Dev Lp Smart memory buffers
JP5985403B2 (en) 2013-01-10 2016-09-06 株式会社東芝 Storage device
JP5902137B2 (en) * 2013-09-24 2016-04-13 株式会社東芝 Storage system
JP5659289B1 (en) 2013-12-27 2015-01-28 株式会社東芝 Storage system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS569741B2 (en) * 1977-04-08 1981-03-03
DE3215080A1 (en) * 1982-04-22 1983-10-27 Siemens Ag An arrangement for coupling digital processing units
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network
US4807184A (en) * 1986-08-11 1989-02-21 Ltv Aerospace Modular multiple processor architecture using distributed cross-point switch
US4933933A (en) * 1986-12-19 1990-06-12 The California Institute Of Technology Torus routing chip
US4821170A (en) * 1987-04-17 1989-04-11 Tandem Computers Incorporated Input/output system for multiprocessors
US5041971A (en) * 1988-11-30 1991-08-20 Bolt Beranek And Newman Inc. Memory accessing switch network
US5168572A (en) * 1989-03-10 1992-12-01 The Boeing Company System for dynamic selection of globally-determined optimal data path
US5181017A (en) * 1989-07-27 1993-01-19 Ibm Corporation Adaptive routing in a parallel computing system
US5124987A (en) * 1990-04-16 1992-06-23 Storage Technology Corporation Logical track write scheduling system for a parallel disk drive array data storage subsystem
DE4019040A1 (en) * 1990-06-14 1991-12-19 Philips Patentverwaltung Multi computer system
US5223968A (en) * 1990-12-20 1993-06-29 The United States Of America As Represented By The Secretary Of The Air Force First come only served communications network
US5319638A (en) * 1991-09-12 1994-06-07 Bell Communications Research, Inc. Link-by-link congestion control for packet transmission systems
JP2777301B2 (en) * 1992-01-07 1998-07-16 三菱電機株式会社 Recording device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
David DeWitt,他1名,Parallel Database Systems: The Future of High Performance Database Systems,CACM,Vol.35,No6,pp.85−98

Also Published As

Publication number Publication date
DE69409602D1 (en) 1998-05-20
EP0646858B1 (en) 1998-04-15
US5550986A (en) 1996-08-27
DE69409602T2 (en) 1998-12-17
JPH0784876A (en) 1995-03-31
EP0646858A1 (en) 1995-04-05

Similar Documents

Publication Publication Date Title
US5848229A (en) Fault tolerant disk array system for allocating auxillary disks in place of faulty disks
US6538669B1 (en) Graphical user interface for configuration of a storage system
US5455934A (en) Fault tolerant hard disk array controller
US7073022B2 (en) Serial interface for a data storage array
US5367669A (en) Fault tolerant hard disk array controller
US8176248B2 (en) Method and system of collection performance data for storage network
US7093043B2 (en) Data array having redundancy messaging between array controllers over the host bus
US7000069B2 (en) Apparatus and method for providing very large virtual storage volumes using redundant arrays of disks
US6269424B1 (en) Disk array device with selectable method for generating redundant data
US6976187B2 (en) Rebuilding redundant disk arrays using distributed hot spare space
DE10297278B4 (en) Network storage device for connecting a host computer to at least one memory device and method for zoning a memory controller module (CMM) to a channel interface module (CIM) within a network storage device (100)
US7137033B2 (en) Method, system, and program for synchronizing subtasks using sequence numbers
KR100303190B1 (en) Method and apparatus for efficient management of non-aligned i/o write requests in high bandwidth raid applications
EP0747822B1 (en) External storage system with redundant storage controllers
EP0294287B1 (en) Fault-tolerant, error-correcting storage system and method for storing digital information in such a storage system
EP0769744B1 (en) System and method for sharing multiple storage arrays by multiple host computer systems
US5805788A (en) Raid-5 parity generation and data reconstruction
US8589723B2 (en) Method and apparatus to provide a high availability solid state drive
US6219753B1 (en) Fiber channel topological structure and method including structure and method for raid devices and controllers
US5101492A (en) Data redundancy and recovery protection
US6012123A (en) External I/O controller system for an independent access parity disk array
US6338110B1 (en) Partitioning of storage channels using programmable switches
EP1018686B1 (en) Disk array controller
JP2005505056A (en) Controller data sharing using modular DMA architecture
US5950225A (en) Fly-by XOR for generating parity for data gleaned from a bus

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees