JPS5944817B2 - ゲ−ト回路 - Google Patents
ゲ−ト回路Info
- Publication number
- JPS5944817B2 JPS5944817B2 JP8633578A JP8633578A JPS5944817B2 JP S5944817 B2 JPS5944817 B2 JP S5944817B2 JP 8633578 A JP8633578 A JP 8633578A JP 8633578 A JP8633578 A JP 8633578A JP S5944817 B2 JPS5944817 B2 JP S5944817B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- voltage
- potential
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
Landscapes
- Electronic Switches (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明はパルス性雑音除去回路に適したゲート回路に関
するものであり、特に雑音除去時の保持信号レベルが一
定になるようにりミッタ回路を設けたことを特徴とする
。
するものであり、特に雑音除去時の保持信号レベルが一
定になるようにりミッタ回路を設けたことを特徴とする
。
パルス性雑音除去回路には、従来第１図に示されるゲー
ト回路が使用されている。
ト回路が使用されている。
トランジスタＱ１及びＱ２、Ｑ４はエミッタフォロワ型
増幅器でありＱ２はゲートトランジスタ、Ｃ１は信号レ
ベル保持用コンデンサである。パルス性雑音が存在しな
い時はトランジスタＱ２のベース・コレクタ間及びベー
ス・エミッタ間は抵抗Ｒ２を通しての電流により順バイ
アスされるのでトランジスタＱ２のコレクタ・エミッタ
間は導通状態にある。従つて入力端子１からの信号は出
力端子６にそのまま出力される。パルス性雑音が存在す
るときはトランジスタＱ２がオフすることにより人力端
子１からのパルス性雑音は除去され出力端子６にはトラ
ンジスタＱ２がオフする直前の信号レベルが保持される
。パルス性雑音が存在するときトランジスタＱ２をオフ
する方法としては、トランジスタＱ２のベース３に負の
パルスを印加する方法とトランジスタ（のコレクタ２と
ベース３をショートする方法がある。トランジスタＱ２
オフ時に出力端子６に漏洩するスイッチング残留パルス
性雑音を小さくする点では後者の方が１０倍以上優れて
いる。なぜならば前者の方法ではトランジスタＱ２をオ
フするのに端子５・７間の電源電圧の麦以上の波高値の
パルス電圧が必要であるのに対し、後者では順方向電圧
ＶＢＥだけでよい。しカルながら後者の方法において、
トランジスタＱ２オフ期間中にパルス人力端子２の電位
が信号保持電位４よりもＶＢＥ以上高くなるようなパル
ス性雑音が人力されるとトランジスタＱ２が導電してし
まい、その結果パルス性雑音が出力端子６に漏洩すると
いう欠点があつた。本発明は、かかる従来回路の欠点を
改良するためになされたものであり、以下図面を参照し
て説明する。
増幅器でありＱ２はゲートトランジスタ、Ｃ１は信号レ
ベル保持用コンデンサである。パルス性雑音が存在しな
い時はトランジスタＱ２のベース・コレクタ間及びベー
ス・エミッタ間は抵抗Ｒ２を通しての電流により順バイ
アスされるのでトランジスタＱ２のコレクタ・エミッタ
間は導通状態にある。従つて入力端子１からの信号は出
力端子６にそのまま出力される。パルス性雑音が存在す
るときはトランジスタＱ２がオフすることにより人力端
子１からのパルス性雑音は除去され出力端子６にはトラ
ンジスタＱ２がオフする直前の信号レベルが保持される
。パルス性雑音が存在するときトランジスタＱ２をオフ
する方法としては、トランジスタＱ２のベース３に負の
パルスを印加する方法とトランジスタ（のコレクタ２と
ベース３をショートする方法がある。トランジスタＱ２
オフ時に出力端子６に漏洩するスイッチング残留パルス
性雑音を小さくする点では後者の方が１０倍以上優れて
いる。なぜならば前者の方法ではトランジスタＱ２をオ
フするのに端子５・７間の電源電圧の麦以上の波高値の
パルス電圧が必要であるのに対し、後者では順方向電圧
ＶＢＥだけでよい。しカルながら後者の方法において、
トランジスタＱ２オフ期間中にパルス人力端子２の電位
が信号保持電位４よりもＶＢＥ以上高くなるようなパル
ス性雑音が人力されるとトランジスタＱ２が導電してし
まい、その結果パルス性雑音が出力端子６に漏洩すると
いう欠点があつた。本発明は、かかる従来回路の欠点を
改良するためになされたものであり、以下図面を参照し
て説明する。
第２図は本発明に係るゲート回路の半導体集積回路化し
た一実施例であり、第３図は第２図の動作説明図である
。トランジスタＱ５、Ｑ６及びＱ１３、Ｑ１４は夫々緩
衝増幅器を形成しており、ＱｌＯはゲートトランジスタ
、Ｑｌｌ，Ｑｌ２はリミツタ用トランジスタである。１
５は定電流発生プロツクであり定電流源トランジスタＱ
７，Ｑ８，Ｑ，，Ｑｌ５によつて１１，１２，１４，１
３を供給している。
た一実施例であり、第３図は第２図の動作説明図である
。トランジスタＱ５、Ｑ６及びＱ１３、Ｑ１４は夫々緩
衝増幅器を形成しており、ＱｌＯはゲートトランジスタ
、Ｑｌｌ，Ｑｌ２はリミツタ用トランジスタである。１
５は定電流発生プロツクであり定電流源トランジスタＱ
７，Ｑ８，Ｑ，，Ｑｌ５によつて１１，１２，１４，１
３を供給している。
いま、パルス性雑音が存在しない期間、すなわちトラン
ジスタＱ，。がオン期間中は入力端子８からの信号がト
ランジスタＱｌＯを介して出力端子１３に伝達される。
このとき、信号が良好に伝達されるためには、１０トラ
ンジスタＱｌｌはオフしている必要がある。本発明では
、トランジスタの動作電流と素子面積を適宜設定するこ
とにより実現している。すなわち、トランジスタＱｌｌ
のオフ状態を保つためには、トランジスタＱｌｌのベー
スエミツタ間電圧をＶＢＥＱｌｌ（オン）以下に、つま
りＶＢＥＱｌｌ（オフ）にする必要がある。電圧ＶＢＥ
Ｑｌｌ（オフ）は式（５）で示される。ただし、ＢＥＱ
ｎ（オン）はトランジスタｎがオンしたときのベース・
エミツタ電圧で、ＢＥＱ，Ｏ（オン）：トランジスタＱ
ｌＯのベース・コレクタ順方向電圧である。ところで、
トランジスタのベース・エミツタ間オン電圧ＢＥ（オン
）およびベース・＝レクタ間順方向電圧ＶＢＣＣオン）
は、その動作電流と接合面積で変化することができる。
本発明では、トランジスタＱｌＯ，Ｑｌ３，Ｑ，４，Ｑ
ｌ２の動作電流２，１３，１４とそれらの接合面積とに
より、ＶＢＥＱｌｌ（オフ）をＶＢＥＱｌｌ（オン）よ
りも２００ｍＶ低い値にして、トランジスタＱｌｌをオ
フ状態としている。この関係は、入力信号により端子９
の電圧が変化してもかわらない。なぜなら、端子９の電
圧が変化すると、それに応じて端子１３の電圧も変化し
、その結果、端子９〜１２間の電圧、つまりＶＢＥＱｌ
ｌＯフ）はほぼ一定であるからである。次に、パルス性
雑音が存在するときはパルス入力端子１７に正パルスが
印加され副ゲートトランジスタＱｌ６がオンし、トラン
ジスタＱｌＯのベースコレクタ間がカツトオフとなるた
めトランジスタＱｌＯのコレクタ・エミツタ間は遮断状
態になり、遮断する直前の端子１１の電位は蓄積コンデ
ンサＣ２により保持される。
ジスタＱ，。がオン期間中は入力端子８からの信号がト
ランジスタＱｌＯを介して出力端子１３に伝達される。
このとき、信号が良好に伝達されるためには、１０トラ
ンジスタＱｌｌはオフしている必要がある。本発明では
、トランジスタの動作電流と素子面積を適宜設定するこ
とにより実現している。すなわち、トランジスタＱｌｌ
のオフ状態を保つためには、トランジスタＱｌｌのベー
スエミツタ間電圧をＶＢＥＱｌｌ（オン）以下に、つま
りＶＢＥＱｌｌ（オフ）にする必要がある。電圧ＶＢＥ
Ｑｌｌ（オフ）は式（５）で示される。ただし、ＢＥＱ
ｎ（オン）はトランジスタｎがオンしたときのベース・
エミツタ電圧で、ＢＥＱ，Ｏ（オン）：トランジスタＱ
ｌＯのベース・コレクタ順方向電圧である。ところで、
トランジスタのベース・エミツタ間オン電圧ＢＥ（オン
）およびベース・＝レクタ間順方向電圧ＶＢＣＣオン）
は、その動作電流と接合面積で変化することができる。
本発明では、トランジスタＱｌＯ，Ｑｌ３，Ｑ，４，Ｑ
ｌ２の動作電流２，１３，１４とそれらの接合面積とに
より、ＶＢＥＱｌｌ（オフ）をＶＢＥＱｌｌ（オン）よ
りも２００ｍＶ低い値にして、トランジスタＱｌｌをオ
フ状態としている。この関係は、入力信号により端子９
の電圧が変化してもかわらない。なぜなら、端子９の電
圧が変化すると、それに応じて端子１３の電圧も変化し
、その結果、端子９〜１２間の電圧、つまりＶＢＥＱｌ
ｌＯフ）はほぼ一定であるからである。次に、パルス性
雑音が存在するときはパルス入力端子１７に正パルスが
印加され副ゲートトランジスタＱｌ６がオンし、トラン
ジスタＱｌＯのベースコレクタ間がカツトオフとなるた
めトランジスタＱｌＯのコレクタ・エミツタ間は遮断状
態になり、遮断する直前の端子１１の電位は蓄積コンデ
ンサＣ２により保持される。
本発明ではトランジスタＱｌＯの遮断はトランジスタＱ
ｌ６のオンによつて達成されているため、トランジスタ
ＱｌＯＯ）遮断に要するパルス振輻の変化としてはＶＢ
Ｅｌケ分でよいこと、かつトランジスタＱｌＯは定電流
化されているためスイツチング時の不要なバイアス電流
がおさえられていることからスイツチング時に出力端子
１３に漏洩するパルス残留雑音は非常に小さい。さらに
、トランジスタＱｌＯがオフ期間中、端子９の電位（す
なわち、端子１０の電位）を端子１１の電位よりもＢＥ
以上高くするような雑音が入力されても、トランジスタ
ＱｌｌおよびＱｌ２のリミツタ作用により端子９の電位
はトランジスタＱｌＯをオンできない値にクランプされ
る。
ｌ６のオンによつて達成されているため、トランジスタ
ＱｌＯＯ）遮断に要するパルス振輻の変化としてはＶＢ
Ｅｌケ分でよいこと、かつトランジスタＱｌＯは定電流
化されているためスイツチング時の不要なバイアス電流
がおさえられていることからスイツチング時に出力端子
１３に漏洩するパルス残留雑音は非常に小さい。さらに
、トランジスタＱｌＯがオフ期間中、端子９の電位（す
なわち、端子１０の電位）を端子１１の電位よりもＢＥ
以上高くするような雑音が入力されても、トランジスタ
ＱｌｌおよびＱｌ２のリミツタ作用により端子９の電位
はトランジスタＱｌＯをオンできない値にクランプされ
る。
すなわち、トランジスタＱｌＯがオフ期間中、高電位の
雑音入力によりトランジスタＱｌＯがオンするためには
（２）が成立しなければならない。ところが、コンデン
サ１１に蓄積された電圧による端子１３の電圧は雑音が
入る前の正常な信号電圧であるので、この端子１３の電
圧によりＶＢＥＱｌｌより大きな雑音が人るとトランジ
スタＱｌｌはオンして、雑音電圧をクランプすることと
なる。
雑音入力によりトランジスタＱｌＯがオンするためには
（２）が成立しなければならない。ところが、コンデン
サ１１に蓄積された電圧による端子１３の電圧は雑音が
入る前の正常な信号電圧であるので、この端子１３の電
圧によりＶＢＥＱｌｌより大きな雑音が人るとトランジ
スタＱｌｌはオンして、雑音電圧をクランプすることと
なる。
すなわち、トランジスタＱｌｌは入力信号による端子９
の電圧によつてはオフしていることもあるが、端子９の
電圧の上昇にともないトランジスタＱｌＯがオンする電
圧以上になるとトランジスタＱｌｌがオンして端子９の
電圧をクランプし、トランジスタＱｌＯの導通を防いで
いる。次にトランジスタＱｌＯのオフが保たれる理由を
説明する。端子９の電位が上昇すると、トランジスタＱ
ｌＯはオフであり、端子９とトランジスタＱｌｌのオン
レベルとの差は前述のように２００ｍであるので、端子
９の電位Ｖ９は（３）式で示される電圧にクランプされ
る。一方、端子１１の電位１１は、コンデンサＣ２で保
持され、その値は、ここで、Ｖ，３は端子１３の電位で
ある。
の電圧によつてはオフしていることもあるが、端子９の
電圧の上昇にともないトランジスタＱｌＯがオンする電
圧以上になるとトランジスタＱｌｌがオンして端子９の
電圧をクランプし、トランジスタＱｌＯの導通を防いで
いる。次にトランジスタＱｌＯのオフが保たれる理由を
説明する。端子９の電位が上昇すると、トランジスタＱ
ｌＯはオフであり、端子９とトランジスタＱｌｌのオン
レベルとの差は前述のように２００ｍであるので、端子
９の電位Ｖ９は（３）式で示される電圧にクランプされ
る。一方、端子１１の電位１１は、コンデンサＣ２で保
持され、その値は、ここで、Ｖ，３は端子１３の電位で
ある。
トランジスタＱｌ，がオンとなり、更にトランジスタＱ
，Ｏをオンとするためには、ＢＥＱｌｌ（オン）の値が
ＢＥｌケ分（約０．７）さらに増加しなければならない
。
，Ｏをオンとするためには、ＢＥＱｌｌ（オン）の値が
ＢＥｌケ分（約０．７）さらに増加しなければならない
。
ところで，トランジスタの動作状態での電流化ＰとＢＥ
の変化分ΔＶＢＥの関係は（５）式で示される。ここで
、ｑは電子の電荷、Ｋはボルツマン定数Ｔは絶対温度で
ある。
の変化分ΔＶＢＥの関係は（５）式で示される。ここで
、ｑは電子の電荷、Ｋはボルツマン定数Ｔは絶対温度で
ある。
したがつて、高電位の雑音入力によつてトランジスタＱ
ｌＯがオンするためにＶＢＥＱｌｌ（オン）がさらに０
．７Ｖ変化することは、電流比４．９Ｘ１０１１に相当
する。しかしながら、トランジスタＱ６，ＱｌＯ，Ｑｌ
２，Ｑｌ４は定電流化されているため、そのような電流
比変化は達成されない。すなわち、トランジスタＱ，Ｏ
のオフが維持される。第４図はゲートトランジスタＱｌ
Ｏオフ時の電位関係を示したものでありＢは保持信号レ
ベル１１、ＡはトランジスタＱｌＯがオンするためのト
ランジスタＱ，Ｏのコレクタ電位を示しＡＢ間の電位差
はＶＢＥＱｌＯ（オン）に相当する。
ｌＯがオンするためにＶＢＥＱｌｌ（オン）がさらに０
．７Ｖ変化することは、電流比４．９Ｘ１０１１に相当
する。しかしながら、トランジスタＱ６，ＱｌＯ，Ｑｌ
２，Ｑｌ４は定電流化されているため、そのような電流
比変化は達成されない。すなわち、トランジスタＱ，Ｏ
のオフが維持される。第４図はゲートトランジスタＱｌ
Ｏオフ時の電位関係を示したものでありＢは保持信号レ
ベル１１、ＡはトランジスタＱｌＯがオンするためのト
ランジスタＱ，Ｏのコレクタ電位を示しＡＢ間の電位差
はＶＢＥＱｌＯ（オン）に相当する。
Ｂ・Ｃ間はトランジスタＱｌＯ導通時にトランジスタＱ
ｌｌがオンするために必要な電位差である。以上述べて
きたように本発明によるリミツタ機能を有するゲート回
路は従来回路の欠点を大幅に改善でき、雑音除去時の信
号レベルを一定にするだけでなく、ダイナミツクレンジ
を拡くかつ周波数特性を良好なものとすることができ、
パルス性雑音除去回路の性能向上に資する処、極めて大
である。
ｌｌがオンするために必要な電位差である。以上述べて
きたように本発明によるリミツタ機能を有するゲート回
路は従来回路の欠点を大幅に改善でき、雑音除去時の信
号レベルを一定にするだけでなく、ダイナミツクレンジ
を拡くかつ周波数特性を良好なものとすることができ、
パルス性雑音除去回路の性能向上に資する処、極めて大
である。
第１図は従来のゲート回路を示す回路図、第２図は本発
明に係るゲート回路の一実施例を示す回路図、第３図は
第２図の動作説明図、第４図は本発明に係るゲート回路
の電位関係を示す図である。 １，８・・・・・・入力端子、２，１７・・・・・・パ
ルス入力端子、３，４，９，１０，１１，１２・・・・
・端子、５，１４・・・・・・電源端子、６，１３・・
・・・・出力端子、７，１６・・・・・・接地端子。
明に係るゲート回路の一実施例を示す回路図、第３図は
第２図の動作説明図、第４図は本発明に係るゲート回路
の電位関係を示す図である。 １，８・・・・・・入力端子、２，１７・・・・・・パ
ルス入力端子、３，４，９，１０，１１，１２・・・・
・端子、５，１４・・・・・・電源端子、６，１３・・
・・・・出力端子、７，１６・・・・・・接地端子。
Claims (1)
- １ 信号路をオン・オフさせるゲートトランジスタを定
電流で駆動し、前記ゲートトランジスタのエミッタに定
電流で駆動される緩衝増幅器を接続すると共に信号レベ
ル保持コンデンサを接続し、第１および第２のトランジ
スタを有するリミッタ回路であつて前記ゲートトランジ
スタがオフの期間中、この状態を維持するためのリミッ
タ回路を設け、前記第１のトランジスタのエミッタを前
記ゲートトランジスタのコレクタに、前記第１のトラン
ジスタのベースを前記第２のトランジスタのエミッタに
夫々結線し、前記第２のトランジスタは定電流で駆動し
かつそのベースを前記緩衝増幅器の出力に結線した事を
特徴とするゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8633578A JPS5944817B2 (ja) | 1978-07-14 | 1978-07-14 | ゲ−ト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8633578A JPS5944817B2 (ja) | 1978-07-14 | 1978-07-14 | ゲ−ト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5513572A JPS5513572A (en) | 1980-01-30 |
| JPS5944817B2 true JPS5944817B2 (ja) | 1984-11-01 |
Family
ID=13883965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8633578A Expired JPS5944817B2 (ja) | 1978-07-14 | 1978-07-14 | ゲ−ト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944817B2 (ja) |
-
1978
- 1978-07-14 JP JP8633578A patent/JPS5944817B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5513572A (en) | 1980-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3534281A (en) | Soft saturating transistor amplifier | |
| US4429270A (en) | Switched current source for sourcing current to and sinking current from an output node | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US3992677A (en) | Muting circuit | |
| US4237426A (en) | Transistor amplifier | |
| GB1500364A (en) | Dc static switch circuit with transistor surge current pass capability | |
| EP0091119A2 (en) | Monolithic semiconductor integrated A.C. switch circuit | |
| JPS5944817B2 (ja) | ゲ−ト回路 | |
| US4559457A (en) | Sampling circuit | |
| US4205273A (en) | Pulse signal amplifier | |
| JPH0155778B2 (ja) | ||
| JPH0480406B2 (ja) | ||
| US4179650A (en) | Variable impedance circuits | |
| US4451747A (en) | High speed clamp circuit | |
| US4266199A (en) | Linear alternating-current amplifier | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH11177401A (ja) | スイッチ回路 | |
| JP3736447B2 (ja) | ヒステリシス付コンパレータ | |
| JPS6010147Y2 (ja) | 切換回路 | |
| SU603096A1 (ru) | Двухтактный усилитель | |
| US6882180B2 (en) | Switching aid circuit for a logic circuit | |
| JPS6110333Y2 (ja) | ||
| JP3068355B2 (ja) | インバータ回路 | |
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH0473321B2 (ja) |