JPS5944671A - Automatic testing device of printed board - Google Patents

Automatic testing device of printed board

Info

Publication number
JPS5944671A
JPS5944671A JP57156178A JP15617882A JPS5944671A JP S5944671 A JPS5944671 A JP S5944671A JP 57156178 A JP57156178 A JP 57156178A JP 15617882 A JP15617882 A JP 15617882A JP S5944671 A JPS5944671 A JP S5944671A
Authority
JP
Japan
Prior art keywords
circuit
signal
printed circuit
board
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57156178A
Other languages
Japanese (ja)
Inventor
Takehiko Ono
大野 武彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57156178A priority Critical patent/JPS5944671A/en
Publication of JPS5944671A publication Critical patent/JPS5944671A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To execute easily an operation test, by collecting a data from a normal board, storing it, and thereafter, connecting a board to be tested, and transmitting and receiving automatically input and output signals in accordance with whether a mode of the board to be tested is an input mode or an output mode. CONSTITUTION:When collecting a data, a switching circuit 14 is switched to a printed board containing unit 17 side A, and a signal of all points of a normal board 18 is fetched and is stored in a storing circuit 3. At the time of testing, the circuit 14 is switched to a B side. Subsequently, whether a board to be tested 2 is in an output mode or an input mode is discriminated by an interlocking circuit 10, and a data of the storing circuit 3 is outputted by a reference clock signal e1 outputted from a main controlling circuit 4. In this way, an input signal for executing the same operation as the time when collecting the data is generated automatically, and the input signal and the output signal are transmitted and received automatically, therefore, a work of an operation test is executed easily.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ディジタルIC等を実装してなるディジタル
シリンド基板の動作試験を行なうプリント基板自動試験
装置の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an improvement in an automatic printed circuit board testing device for testing the operation of a digital cylinder board on which digital ICs and the like are mounted.

〔発明の技術的背景〕[Technical background of the invention]

第1図は、ディジタルICを実装してなるディジタルプ
リント基板の動作試験を行なうだめの、従来のプリント
基板自動試験装置の構成をブロック図にて示しだもので
ある。
FIG. 1 is a block diagram showing the configuration of a conventional printed circuit board automatic testing apparatus for testing the operation of a digital printed circuit board on which a digital IC is mounted.

第1図において、1は本プリント基板自動試験装置を運
転操作するだめの操作部としての操作パネル、2は、被
試験対象プリント基板(以−ト単に被試験基板と称する
)である。3は:被試験基板2を試験するだめに各シリ
ンド基板毎にプログラムされたデータを記憶する記憶回
路である。4はプログラム時や試験時において、本プリ
ント基板自動試験装置を構成する各回路を制御するだめ
の主制御回路である。5は試験時において、被試験基板
2より出力される信号の良否を判定するだめの出力デー
タチェック回路である。6は試験時において、被試験基
板2に入力する信号を作成処理するための入力データ作
成処理回路である。7は被試験基板2より出力される信
号を上記出力データチェノク回路5に入力するだめのデ
ータに変換する出力データ用インターフェイス回路であ
る。8は前記入力データ作成処理回路6から出力される
データを被試験基板2に入力し得る信号に変換するだめ
の入力データ用インターフェイス回路である。
In FIG. 1, reference numeral 1 denotes an operation panel as an operation unit for operating the automatic printed circuit board testing apparatus, and 2 denotes a printed circuit board to be tested (hereinafter simply referred to as the board to be tested). 3 is a memory circuit that stores data programmed for each cylinder board before testing the board 2 under test. Reference numeral 4 denotes a main control circuit for controlling each circuit constituting the automatic printed circuit board testing apparatus during programming and testing. Reference numeral 5 denotes an output data check circuit for determining the quality of the signal output from the board under test 2 during testing. Reference numeral 6 denotes an input data creation processing circuit for creating and processing signals to be input to the board under test 2 during testing. Reference numeral 7 denotes an output data interface circuit that converts the signal output from the board under test 2 into data that cannot be input to the output data check circuit 5. Reference numeral 8 denotes an input data interface circuit for converting the data output from the input data creation processing circuit 6 into a signal that can be input to the board under test 2.

上記のように構成されたプリント基板自動試験装置にお
いてその試験操作手順は、先づ予め被試験基板2の回路
動作を把握して、このプリント基板自動試験装置の固有
の°ノ°ログラム方法で操作パネル1を操作1. 、こ
の操作によって得られたプログラミングデータを主制御
回路4を通し7で記憶回路3に記憶させる。そして試験
時4株 においては〆試験基板2に対し、入力デ−タ作成処理回
路6及び入力データ用インターフェイス回路8を介し自
動的にテスト信号が入力され、その応答としての出力信
号を出力データ用インターフェイス回路7を介して受け
、出力データチェック回路5にで、この出力信号の良否
を判定17、外部にこれを出力表示するものである。
In the automatic printed circuit board testing equipment configured as described above, the test operation procedure is as follows: First, the circuit operation of the board under test 2 is grasped in advance, and then the operation is performed using the unique programming method of this automatic printed circuit board testing equipment. Operate panel 11. The programming data obtained by this operation is passed through the main control circuit 4 and stored in the storage circuit 3 at 7. At the time of the test, a test signal is automatically input to the final test board 2 via the input data creation processing circuit 6 and the input data interface circuit 8, and the output signal as a response is input to the test board 2 for output data. The signal is received via the interface circuit 7, the output data check circuit 5 judges 17 whether the output signal is good or bad, and outputs and displays it externally.

〔背景技術の問題点〕[Problems with background technology]

しかしながら上述した従来のプリント基板自動試験装置
による試駆方法では、被試験基板20回路動作と完全に
一致したテスト!ロクラノ^を作成−4る必要があるた
め、被試験基板20回路を完全に把握出来ないと、プロ
グラム時側とが出来ない。またプログラミングという作
業があるため多大の時間を要してし甘うという問題があ
る。
However, with the test drive method using the conventional printed circuit board automatic test equipment described above, the test completely matches the circuit operation of the board under test 20! Since it is necessary to create a Rokrano 4, it is not possible to program unless the 20 circuits of the board under test are completely understood. Another problem is that it requires a lot of time because it involves programming.

1発明の目的〕 本発明11上記のような問題を解消するために′Irさ
れたもので、被試験基板の動作試験を、可能にし且つ時
間の短縮を図りつつ行なうことが出来るプリント基板自
動試験装置を提供することケ目的とする。
1. Purpose of the invention] Invention 11: An automatic printed circuit board test that has been developed in order to solve the above-mentioned problems, and is capable of performing an operation test of a board under test while reducing time. The purpose is to provide equipment.

〔発明の概要〕[Summary of the invention]

本発明によるプリント基板口%11試験装置は、信号引
出し手段と、記憶回路と、判別回路と、制御回路と、比
較回路と、表示部と 操作部とから構成され、正常動作
が確認された被試験基板を前記信号引出し手段に収納し
て、つ゛−タ採取するべく操作部を運転操作することに
より正常信号を上記記憶回路に記憶せしめ、次に自動試
験時においては、被試験基板を前記信号引出し手段に収
納し 被試験基板を自動試験するべく操作部を運転操作
して以後上記判別回路により」−記被試験対象プリント
基板が入方七−1・゛であるか、出力モードであるかを
判別し、次に上記制御回路により、入力モードであるな
らば上記記憶回路に記憶さハた正常信号により上記被試
験基板に入力するべき入力信号を作成して−F記被試験
基板に入力し、−力出力モードであると判定されたなら
ば上記被試験基板からの出力と上記記憶回路に記憶さね
た正常信号とが干渉しないように制御1−7、更に上記
比較回路により上記被試験対象プリント基板から授受さ
れた信号と、上記配憶回路に記憶された正常信号とを逐
次比較して、一致しない場合は上記表示部に不良表示す
るようにして上記目的を達成させるようにしたものであ
る。
The printed circuit board opening %11 test device according to the present invention is composed of a signal extracting means, a memory circuit, a discrimination circuit, a control circuit, a comparison circuit, a display section, and an operation section, and is capable of testing a test device whose normal operation has been confirmed. A test board is stored in the signal extracting means, and a normal signal is stored in the memory circuit by operating the operating section to collect data.Next, during an automatic test, the test board is stored in the signal extraction means. After storing it in the drawer means and operating the operating section to automatically test the board under test, the above discrimination circuit determines whether the printed circuit board to be tested is in input mode or output mode. Then, the control circuit creates an input signal to be input to the board under test based on the normal signal stored in the storage circuit if it is in the input mode, and inputs it to the board under test in -F. However, if it is determined that it is the force output mode, control 1-7 is performed to prevent the output from the board under test from interfering with the normal signal that has not been stored in the storage circuit, and furthermore, the comparator circuit controls the The above purpose is achieved by successively comparing the signals sent and received from the printed circuit board to be tested and the normal signal stored in the above storage circuit, and if they do not match, a failure is displayed on the above display section. It is something.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の一実施例について、図面を参照I〜ながら
説明する。
An embodiment of the present invention will be described below with reference to the drawings.

第2図は、本発明によるプリント基板自動試験装置の構
成例をプロ1.り図にて示【−だもので、第2図におい
て第1図と同一部分には同一符号を付してその説明を省
略し、ここでは異なる部分についてのみ説明する。第2
図において9 ii試験の良否の結果を表示する表示部
としての表示器であり、1θはインターロック回路であ
る。
FIG. 2 shows an example of the configuration of an automatic printed circuit board testing device according to the present invention. In FIG. 2, the same parts as those in FIG. Second
In the figure, 9 is a display unit that displays the pass/fail results of the ii test, and 1θ is an interlock circuit.

このインターロック回路10は被試験基板2が出力モー
ドにあるか入力モードにあるかを判別するだめの判別回
路を左ずレベルチェック回路1ノから出力される信号e
5と、主制御回路4から出力される基準クロック信号e
lとにより、被試験基板2に対し記憶回路3に記憶され
ているデータ信号e2をスイッチング回路12を通して
出力するだめの出力信号e3  を作成するものである
。13は比較回路であり、これは被試験基板2と、本プ
リント基板自動試験装置との信号授受が記憶回路3に記
憶されているデータ出力信号e2と一致しているか否か
を、比較チェックするものである。14は切替スイッチ
等からなる切替回路であり、これは5’−り採取時には
プリント基板収納ユニット17側Aに切り替え、1だ試
験時においては被試験基板2側Bに切り替えるようにし
ている。J5はプリント基板収納ユニット17からの動
作信号を取出し、且つその信号を送出するためのデータ
ドライ・ぐ回路、16は信号を受信するだめのデータレ
シーバ回路である。
This interlock circuit 10 is a discriminator circuit for discriminating whether the board under test 2 is in the output mode or the input mode.
5 and a reference clock signal e output from the main control circuit 4.
1 to create an output signal e3 for outputting the data signal e2 stored in the storage circuit 3 to the board under test 2 through the switching circuit 12. Reference numeral 13 denotes a comparison circuit, which compares and checks whether the signal exchange between the board under test 2 and this printed circuit board automatic testing device matches the data output signal e2 stored in the storage circuit 3. It is something. Reference numeral 14 denotes a switching circuit consisting of a changeover switch, etc., which switches to the side A of the printed circuit board storage unit 17 during 5' sampling, and switches to the side B of the board to be tested 2 during a 1/2 test. J5 is a data driver circuit for taking out the operating signal from the printed circuit board storage unit 17 and transmitting the signal, and 16 is a data receiver circuit for receiving the signal.

上記において、正常基板18を装着するフ0リント基板
収納ユニット17、データドライバ回路15、データレ
シーバ回路16及び図示しない被試験基板2を装着する
コネクタ等は信号引出し手段を構成している。
In the above, the flint board storage unit 17 to which the normal board 18 is mounted, the data driver circuit 15, the data receiver circuit 16, the connector to which the test board 2 (not shown) is mounted, etc. constitute signal extraction means.

次に前記のように構成した本プリント基板自動試験装置
による試験時の動作について説明する。先づデータ採取
時においては切替回路14をプリント基板収納ユニット
17側Aに切替えて、正常基板18の全点の信号を取り
出し、その動作状態を一定の基準クロック毎に、記憶回
路2に記憶しておく。一方試験時においては切替回路1
4を被試験基板2側Bに切り替え、被試験基板2を図示
しないコネクタ等に装着する。
Next, a description will be given of the operation of the automatic printed circuit board testing apparatus configured as described above during testing. First, when collecting data, the switching circuit 14 is switched to the side A of the printed circuit board storage unit 17, the signals of all points of the normal circuit board 18 are extracted, and the operating status is stored in the memory circuit 2 at every fixed reference clock. I'll keep it. On the other hand, during testing, switching circuit 1
4 to the board under test 2 side B, and attach the board under test 2 to a connector (not shown) or the like.

このときデータ採取時に使用しているプリント基板収納
ユニ、、 ト17は、本プリント基板自動試験装置と切
シ離してよい。またデータ採取時に得られたデータは磁
気テープ等に一時保管し、試験時に再ロードする事も可
能である。そして操作・やネル1により試験モードにし
て運転する。
At this time, the printed circuit board storage unit 17 used during data collection may be separated from the present printed circuit board automatic testing apparatus. It is also possible to temporarily store the data obtained during data collection on magnetic tape, etc., and reload it during testing. Then, operate the test mode using the operation panel 1.

以下具体的な動作e(一ついて第3図に示すタイムチャ
ートを用いて詳細に説明する。
The specific operation e (one will be explained in detail using the time chart shown in FIG. 3) below.

゛まず被試験基板201点が人力モードとなり、ロジッ
クレベル゛1”の信号が入力される場合についで説明す
る。始めに、主制御回路4により、基準クロック信号e
1が出力されている。
``First, we will explain the case where 201 points of the board under test are in manual mode and a signal of logic level ``1'' is input.First, the main control circuit 4 outputs the reference clock signal e.
1 is output.

(この基準クロック信号e1は非常に速いクロックであ
り各構成回路の信号変化の:この基準クロック信号e1
に同期している。)この基準クロック信号eHの立ち下
がりにて、記憶回路、9のリードデータ信号e2が°′
1″となる1、−マたインターロック回路10から出力
坏れる(M号e3は基準りC1ツク信号eiの立ち下が
りでその都度“O″となり、時刻t]にてスイッチング
回路12をオフとする。この時日被試験基板2の出力状
態が、スイッチング回路12の出力である出力信号e4
に現われ、レベルチェック回路11にて入力モードであ
ることを検出する。
(This reference clock signal e1 is a very fast clock, and the signal change of each component circuit is: This reference clock signal e1 is a very fast clock.
is synchronized with. ) At the falling edge of this reference clock signal eH, the read data signal e2 of the storage circuit 9 becomes °'
1'' is output from the interlock circuit 10 (M e3 becomes "O" each time the reference C1 clock signal ei falls, and the switching circuit 12 is turned off at time t). The output state of the board under test 2 at this time is the output signal e4 which is the output of the switching circuit 12.
, and the level check circuit 11 detects that it is in the input mode.

なおこのレベルチェック回路1ノは、出力信号e4のレ
ベルが中間レベルであることを検出L2シ て出力信号e5を°’ 0 ”とする。インターロック
回路ノOはレベルチェック回路IIの出力信号e5がO
nになると、基準クロック信号c1の立ち上り時刻t3
にて出力信号e3を” 1 ”に復帰させるため、時刻
t4にてスイッチング回路ノ2をオンする1、と′17
.により、スイッチング回路12を介して記憶回路3の
出力信号e2が出力信号e4に現われるためレベルチェ
ック回路1ノの出力信号e5は時刻t5で′1″に復帰
するとともに被試験基板2には記憶回路3のデータ出力
信号82 °゛1”が入力される。
Note that this level check circuit 1 detects that the level of the output signal e4 is an intermediate level and sets the output signal e5 to 0''.The interlock circuit 0 detects that the level of the output signal e4 is at an intermediate level and sets the output signal e5 to 0. is O
n, the rise time t3 of the reference clock signal c1
In order to restore the output signal e3 to "1" at time t4, switching circuit No. 2 is turned on at time t4.
.. As a result, the output signal e2 of the memory circuit 3 appears as the output signal e4 via the switching circuit 12, so the output signal e5 of the level check circuit 1 returns to '1'' at time t5, and the memory circuit 3 data output signal 82°゛1'' is input.

次に被試験基板8が出力モードとなり、ロジックレベル
゛1″の信号を出力した場合についで説明する。インタ
ーロック回路10の出力信号e3が、基準クロック信号
e1の立ち下がりで“°0″と々ると、スイッチング回
路12はオフとなるが、この時は、出力モードであるだ
めス・イツチング回路J2の出力信号e4は゛°J″と
なった゛ままである。その/ζめレベルチェック回路1
ノは動作せず、従ってインターロック回路10の出力信
号e3は時刻t6でII ONと左っだま址となる。
Next, a case will be explained in which the board under test 8 enters the output mode and outputs a signal of logic level "1".The output signal e3 of the interlock circuit 10 changes to "°0" at the falling edge of the reference clock signal e1. Then, the switching circuit 12 is turned off, but at this time, the output signal e4 of the switching circuit J2, which is in the output mode, remains at "°J". That/ζ level check circuit 1
Therefore, the output signal e3 of the interlock circuit 10 remains at II ON at time t6.

次に被試験基板2が出力モードである時、基準クロック
信号e1の立ち下がりのタイミングでない時にパ1”か
らパ0”に変化した場合について説明する。
Next, a case will be described in which when the board under test 2 is in the output mode, there is a change from PA1'' to PA0'' at a time not at the falling edge of the reference clock signal e1.

スイッチング回路12の出力信号が++ Onになった
時、即ち時刻t7で記憶回路3のリードデータ信号e2
は′°1nとなったま捷であるだめ、比較回路13で不
一致を検出し比較回路13の出力信号e6を1″にする
。しかし次の基準クロック信号(11の立ち下がりで、
データ出力信号e2は時刻t8゛にて°゛0″となるた
め、比較回路13の出力信号e6は°゛0″に復帰する
。また比較回路13の出力信号e6が1”となっている
時間が基準クロック信号e1の周期以内である時は主制
御回路4は不良検出しないようにしている。
When the output signal of the switching circuit 12 turns ++ ON, that is, at time t7, the read data signal e2 of the storage circuit 3
However, at the falling edge of the next reference clock signal (11,
Since the data output signal e2 becomes "0" at time t8', the output signal e6 of the comparison circuit 13 returns to "0". Furthermore, when the time during which the output signal e6 of the comparator circuit 13 is 1'' is within the cycle of the reference clock signal e1, the main control circuit 4 does not detect a failure.

次に被試験基板2が出力モードから入力モードに変わり
°゛0″が入力される場合について説明する。被試験基
板2は′0″を出力している状態から、入力モードに切
り替わった時には、スイッチング回路12はオフとなっ
ているため、レベルチェック回路11で即座に入力モー
ドであることを時刻t9で検出する。そしてインターロ
ック回路10の入力信号e5が°“0#となり、スイッ
チング回路12をオンするようインターロック回路10
の出力信号e3を時刻tl。
Next, we will explain the case where the board under test 2 changes from the output mode to the input mode and '0' is input. When the board under test 2 switches from outputting '0' to input mode, Since the switching circuit 12 is off, the level check circuit 11 immediately detects the input mode at time t9. Then, the input signal e5 of the interlock circuit 10 becomes 0#, and the interlock circuit 10 turns on the switching circuit 12.
output signal e3 at time tl.

にてパ1′とする。もってスイッチング回路12を通し
て、データ信号e2の°゛0″が被試験基板2に入力さ
れるため、スイッチング回路13の出力信号e4は再び
時刻tllで′0”となりレベルチェック回路11の出
力信号e5も時刻1.□で1″となる。
Let it be Pa1'. As a result, '0' of the data signal e2 is input to the board under test 2 through the switching circuit 12, so the output signal e4 of the switching circuit 13 becomes '0' again at time tll, and the output signal e5 of the level check circuit 11 also becomes '0'. Time 1. □ becomes 1″.

次に被試験基板2が入力モードから出力モードに変わシ
゛°0″を出力しまた時について説明する。この時はス
イッチング回路12はオンとなったままであり、このス
イッチング回路12の出力信号e4も時刻t13で°′
O#となったままである。被試験基板2が出力モードで
°°0”を出力17ている状態より入力モードとなり、
“°1″を入力される例についてはタイムチャートの時
刻t、4乃至時刻t17に示される通りであシ、その詳
細な説明は省略する。
Next, we will explain when the board under test 2 changes from the input mode to the output mode and outputs "0". At this time, the switching circuit 12 remains on, and the output signal e4 of the switching circuit 12 also changes. ° at time t13
It remains O#. From the state where the board under test 2 is outputting °°0'' in the output mode, it becomes the input mode.
The example in which "°1" is input is as shown from time t, 4 to time t17 in the time chart, and detailed explanation thereof will be omitted.

次に被試験基板2が不良であり不良検出した時の動作に
ついて説明する。なお、ここでは被試験基板2が入力モ
ードから出力モードとなり、0#を出力してしまうよう
な誤動作を例にとる。スイッチング回路12の出力信号
e4は時刻t18にてパO”となったままであり、比較
回路13は時刻t19にて不一致を検出する。この時刻
t19の時間的長さが基準クロック信号e1の周期より
も長くなるため主制御回路4は表示器9に不良表示をす
るだめの信号e7を′1″として出力する。この出力信
号e7の′]″が表示器9に入力されるとエラー表示が
行なわれ、被試験基板2に不良のあることが確認できる
Next, the operation when the board under test 2 is defective and the defect is detected will be explained. Here, we will take as an example a malfunction in which the board under test 2 changes from the input mode to the output mode and outputs 0#. The output signal e4 of the switching circuit 12 remains at "0" at time t18, and the comparator circuit 13 detects a mismatch at time t19.The time length of this time t19 is longer than the period of the reference clock signal e1. Since the signal e7 becomes long, the main control circuit 4 outputs the signal e7 as '1' to indicate a failure on the display 9. When this output signal e7']'' is input to the display 9, an error message is displayed, and it can be confirmed that the board under test 2 is defective.

以上の説明したごとく、本プリント基板自動試験装置は
、被試験基板2に対し、データ採取時と同様の動作をす
る入力信号を自動的に作成し、殆んど遅れなしに入力信
号として加えることが出来る。また、不良検出時には自
動的に不良表示すると共にスイッチング回路12をオフ
として被試験基板2を、プリント基板自動試験装置と電
気的に分離し、プリント基板自動試験装置の波及故障を
確実に防止することができる。
As explained above, this printed circuit board automatic test equipment automatically creates an input signal that operates in the same way as when collecting data for the board under test 2, and adds it as an input signal with almost no delay. I can do it. Further, when a defect is detected, a defect is automatically displayed and the switching circuit 12 is turned off to electrically isolate the board under test 2 from the automatic printed circuit board testing equipment, thereby reliably preventing a spread failure of the automatic printed circuit board testing equipment. I can do it.

なお、上記のプリント基板自動試験装置では信号送受の
切シ替えに、スイッチング回路12を用いだが、スリー
スチー)IC等の素子を用いることが可能であり、その
他本発明はその要旨を変更しない範囲で種々に変形して
実施することができる。
Although the above automatic printed circuit board testing device uses the switching circuit 12 to switch between signal transmission and reception, it is also possible to use an element such as a three-chip IC, and the present invention can be modified without changing the gist of the invention. It can be implemented with various modifications.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、被試験基板に対
してデータ採取時と同様の動作をする入力信号を自動的
に作成し得、自動的に入力信号及び出力信号の授受を行
ない得るようにしたので、被試験基板の動作試験を作条
容易にし且つ時間の短縮を図りつつ行なうことが可能な
極めて信頼性の高いプリント基板自動試験装置が提供で
きる。
As explained above, according to the present invention, it is possible to automatically create an input signal that operates in the same manner as when data is collected on the board under test, and it is possible to automatically send and receive input signals and output signals. As a result, it is possible to provide an extremely reliable printed circuit board automatic testing apparatus that can easily perform an operation test on a board under test while reducing the time required.

【図面の簡単な説明】 第1図は従来のプリント基板動作試験装置の一例を示す
ブロック図、第2図は本発明によるプリント基板自動試
験装置の一実施例を示すブロック図、第3図は第2図に
示すプリント基板動作試験装置の動作を説明するだめの
タイムチャートである。 1・・・操作A?ネル、2・・・被試験基板、3・・・
メモリー回路、4・・・主制御回路、5・・・出力デー
タチェック回路、6・・・入力データ作成処理回路、7
・・・出力データ用インターフェイス回路、8・・・入
力データ用インターフェイス回路、9・・・表示器、1
0・・・インターロック回路、1ノ・・・レベルチェッ
ク回路、12・・・スイッチング回路、13・・・比較
回路、14・・・切替回路、15・・・データドライバ
回路、16・・・データレシーバ回路、17・・・プリ
ント基板収納ユニット、18・・・正常基板。
[Brief Description of the Drawings] Fig. 1 is a block diagram showing an example of a conventional printed circuit board operation testing device, Fig. 2 is a block diagram showing an embodiment of a printed circuit board automatic testing device according to the present invention, and Fig. 3 is a block diagram showing an example of a conventional printed circuit board operation testing device. 3 is a time chart for explaining the operation of the printed circuit board operation test apparatus shown in FIG. 2. FIG. 1...Operation A? Panel, 2... Board under test, 3...
Memory circuit, 4... Main control circuit, 5... Output data check circuit, 6... Input data creation processing circuit, 7
... Interface circuit for output data, 8 ... Interface circuit for input data, 9 ... Display device, 1
0... Interlock circuit, 1... Level check circuit, 12... Switching circuit, 13... Comparison circuit, 14... Switching circuit, 15... Data driver circuit, 16... Data receiver circuit, 17... Printed circuit board storage unit, 18... Normal board.

Claims (1)

【特許請求の範囲】 正常動作プリント基板と被試験対象プリント基板との間
で信号授受を行なうだめの信号引出し手段と、この信号
引出し手段から得られた前記正常動作プリント基板から
の正常信号を記憶するための記憶回路と、自動試験時に
前記被試験対象プリント基板からの動作状態信号を受け
て前記被試験対象プリント基板が入力モード。 出力モードのいずれかを判別する判別回路と、この判別
回路による判別結果が入力モードである場合には前記記
憶回路に記憶さJtだ正常信号により前記被試験対象プ
リント基板に入力するべき入力信号を作成して前記被試
験対象プリント基板に入力し、また出力モードである鳩
舎には前記被試験対象シリンド基板からの出力信号と前
記記憶回路に記憶された正常信号とが互いに干渉しない
ようにインターロック動作及びスイッチング動作を制御
する制御回路と、前記被試験対象プリント基板から送出
された信号と、前記記憶回路に記憶された前記正常信号
とを比較する比較回路と、この比較回路による比較結果
を表示する表示部と、運転操作を実行するだめの操作部
とから構成されたことを特徴とするプリント基板自動試
験装置。
[Scope of Claims] Signal extracting means for transmitting and receiving signals between a normally operating printed circuit board and a printed circuit board to be tested, and storing a normal signal from the normally operating printed circuit board obtained from the signal extracting means. and a memory circuit for controlling the printed circuit board under test, and the printed circuit board under test receives an operating state signal from the printed circuit board under test during an automatic test. a discrimination circuit for discriminating one of the output modes; and when the discrimination result by this discrimination circuit is an input mode, the input signal to be input to the printed circuit board under test is stored in the memory circuit; It is created and input to the printed circuit board to be tested, and in the pigeonhole in output mode, there is an interlock so that the output signal from the cylinder board to be tested and the normal signal stored in the memory circuit do not interfere with each other. a control circuit that controls operations and switching operations; a comparison circuit that compares the signal sent from the printed circuit board under test with the normal signal stored in the storage circuit; and a comparison result by the comparison circuit that is displayed. 1. An automatic printed circuit board testing device comprising: a display section for performing operations; and an operation section for executing operating operations.
JP57156178A 1982-09-08 1982-09-08 Automatic testing device of printed board Pending JPS5944671A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57156178A JPS5944671A (en) 1982-09-08 1982-09-08 Automatic testing device of printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57156178A JPS5944671A (en) 1982-09-08 1982-09-08 Automatic testing device of printed board

Publications (1)

Publication Number Publication Date
JPS5944671A true JPS5944671A (en) 1984-03-13

Family

ID=15622056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57156178A Pending JPS5944671A (en) 1982-09-08 1982-09-08 Automatic testing device of printed board

Country Status (1)

Country Link
JP (1) JPS5944671A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652187A (en) * 2016-03-25 2016-06-08 东莞市芦苇电子科技有限公司 Main board testing machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105652187A (en) * 2016-03-25 2016-06-08 东莞市芦苇电子科技有限公司 Main board testing machine

Similar Documents

Publication Publication Date Title
KR100233486B1 (en) Electronic appliance connection apparatus
US20040163012A1 (en) Multiprocessor system capable of efficiently debugging processors
JPH06249919A (en) Interterminal-connection test method of semiconductor integrated circuit device
US7158906B2 (en) Test method, test system, and program therefor
JPS5944671A (en) Automatic testing device of printed board
KR0155641B1 (en) Performance testing apparatus for tv set and method thereof
JPH10340201A (en) System test automatic device
JP2778724B2 (en) Analog multiplexer fault detection device
US20090224911A1 (en) Signal Inspection System for Rotation Control Device and Method Thereof
JP2572386B2 (en) Fault diagnosis device
JPS6269344A (en) Control system for input and output device
JP2985215B2 (en) Digital equipment
KR100235371B1 (en) Tape automatic ejection method when select error check mode of vcr
JP3038748B2 (en) Automatic synchronous switching method for demand power measurement device
SU570214A1 (en) Device for discrimination of commands in telegraphic start-stop synchronous system
JP2976621B2 (en) Semiconductor integrated circuit
KR900004047B1 (en) Image data input control circuit
JPS62237850A (en) Fault diagnostic system
JPS58223765A (en) Automatic testing device for auxiliary relay panel
JP2002022800A (en) Lsi testing device and its method
JPH0572616B2 (en)
JPS6019271A (en) Data channel device
JPH0745008A (en) Self-diagnostic system for magnetic disk controller
JPH044644A (en) Signal processor and its test method
JPS6038766A (en) Memory system