JP2985215B2 - Digital equipment - Google Patents

Digital equipment

Info

Publication number
JP2985215B2
JP2985215B2 JP2080493A JP8049390A JP2985215B2 JP 2985215 B2 JP2985215 B2 JP 2985215B2 JP 2080493 A JP2080493 A JP 2080493A JP 8049390 A JP8049390 A JP 8049390A JP 2985215 B2 JP2985215 B2 JP 2985215B2
Authority
JP
Japan
Prior art keywords
signal
input
supplied
test
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2080493A
Other languages
Japanese (ja)
Other versions
JPH03279881A (en
Inventor
彰彦 荘田
知二 水谷
芳廣 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2080493A priority Critical patent/JP2985215B2/en
Publication of JPH03279881A publication Critical patent/JPH03279881A/en
Application granted granted Critical
Publication of JP2985215B2 publication Critical patent/JP2985215B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、デジタル機器、特に機器内の回路ブロッ
クに対する機能チェックの容易化を意図したデジタル機
器に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital device, and more particularly, to a digital device intended to facilitate a function check of a circuit block in the device.

〔従来の技術〕[Conventional technology]

従来、複数の回路ブロックを有する機器の機能チェッ
クには、テスト信号発生用のジェネレータと異常の有無
検出用のチェッカが使用され、そして、この機能チェッ
クは、例えば、第4図或いは第5図のようなチェックシ
ステムによって行なわれていた。
Conventionally, in order to check the function of a device having a plurality of circuit blocks, a generator for generating a test signal and a checker for detecting the presence / absence of an abnormality are used, and this function check is performed, for example, as shown in FIG. 4 or FIG. It was performed by such a check system.

第4図には、ジェネレータ71、セット72、チェッカ73
によって構成されるチェックシステムが示されている。
FIG. 4 shows a generator 71, a set 72, and a checker 73.
Is shown.

ジェネレータ71によってテスト信号、例えば、直流、
正弦波、パルス波等を形成し、セット72に供給する。
A test signal, for example, DC,
A sine wave, a pulse wave and the like are formed and supplied to the set 72.

セット72内部には、入力側から出力側にかけて、図示
のように回路ブロック72A、72B、72Cが縦続接続されて
おり、上述のテスト信号は、各回路ブロック72A〜72Cに
て所定の信号処理を受けた後、チェッカ73に供給され
る。
Inside the set 72, circuit blocks 72A, 72B, 72C are cascaded from the input side to the output side as shown in the figure, and the above-described test signals are subjected to predetermined signal processing in each of the circuit blocks 72A to 72C. After receiving, it is supplied to the checker 73.

チェッカ73では、セット72から出力されたテスト信号
を観察して、セット72内部の回路ブロック72A〜72Cの異
常の有無を検出するものである。
The checker 73 observes the test signal output from the set 72 and detects whether there is any abnormality in the circuit blocks 72A to 72C inside the set 72.

また、第5図のチェックシステムによれば、ジェネレ
ータ回路とチェック回路とを設けたチェック用基板74を
予め作成しておき、このチェック用基板74をセット72の
基板挿入部75に挿入し、チェック用基板74のジェネレー
タ回路から出力されるテスト信号をセット72内部の回路
ブロックに供給する共に、チェック用基板74のチェック
回路に帰還されるテスト信号に基づいて、セット72内部
の回路ブロックの異常の有無を検出するものである。
According to the check system of FIG. 5, a check board 74 provided with a generator circuit and a check circuit is prepared in advance, and the check board 74 is inserted into the board insertion portion 75 of the set 72, and the check is performed. The test signal output from the generator circuit of the test board 74 is supplied to the circuit block inside the set 72, and based on the test signal fed back to the check circuit of the check board 74, the abnormality of the circuit block inside the set 72 is determined. It detects the presence or absence.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上述したような従来の機能チェックは、第4図或いは
第5図、いずれのチェックシステムであっても、機能チ
ェックのために特別なチェックシステムを構成しなけれ
ばならないという問題点があった。このため、機能チェ
ックの手順が複雑で、機能チェックに多くの時間がかか
り、更に、機能チェックに要するコストが高いものにな
ってしまうという問題点があった。
The conventional function check as described above has a problem that a special check system must be configured for the function check in any of the check systems shown in FIG. 4 and FIG. For this reason, there is a problem that the procedure of the function check is complicated, that the function check takes much time, and that the cost required for the function check becomes high.

特に、第5図に示されるように、専用のチェック用基
板74を作成する場合には、コストアップの問題が大きな
比重を占めるものであった。
In particular, as shown in FIG. 5, when the dedicated check substrate 74 is formed, the problem of cost increase occupies a large proportion.

従って、この発明の目的は、回路ブロックの機能チェ
ックを容易に行ない得るデジタル機能を提供することに
ある。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a digital function that can easily check the function of a circuit block.

〔課題を解決するための手段〕[Means for solving the problem]

この発明は、入力段および最終出力段を含む複数個の
処理段からなる複数の回路ブロックと、それらを制御す
る制御手段とを有するデジタル機器において、 最終出力段の回路ブロックから入力段の回路ブロック
へ、診断用信号を送るためのループ信号系を設け、 複数の回路ブロックの内、少なくとも一つの回路ブロ
ックに、通常の信号処理を行う回路とともに、テスト信
号を発生するジェネレータ手段と、異常を検出するチェ
ッカ手段とを持たせ、 制御手段からの指令によって、少なくとも一つのジェ
ネレータ手段からテスト信号を発生させ、少なくとも一
つのチェッカ手段によって異常を検出することにより、
各回路ブロックの内異常のあるブロックまたは複数の回
路ブロック間を接続する部分も含めた回路ブロック全体
の機能チェックを可能とすることを特徴とするデジタル
機器としている。
The present invention relates to a digital device having a plurality of circuit blocks including a plurality of processing stages including an input stage and a final output stage, and control means for controlling the circuit blocks. A loop signal system for transmitting a diagnostic signal to at least one of the plurality of circuit blocks, a circuit for performing normal signal processing, a generator for generating a test signal, and a detector for detecting an abnormality. A test signal is generated from at least one generator means in accordance with a command from the control means, and an abnormality is detected by at least one checker means.
The digital device is characterized in that it is possible to check the function of the entire circuit block including a block having an abnormality in each circuit block or a portion connecting a plurality of circuit blocks.

〔作用〕[Action]

或る回路ブロックのジェネレータから発生されたテス
ト信号は、回路ブロックにて所定の信号処理を受けた
後、チェッカに供給され、このチェッカにて機能チェッ
クが行える。
A test signal generated by a generator of a certain circuit block is supplied to a checker after undergoing predetermined signal processing in the circuit block, and the checker can perform a function check.

〔実施例〕〔Example〕

この発明の一実施例について、第1図乃至第5図を参
照して説明する。この一実施例では、以下の順序に従っ
て説明を行う。
One embodiment of the present invention will be described with reference to FIGS. This embodiment will be described in the following order.

(1)デジタルオーデイオミキサの全体システムについ
て (2)ビデオサウンドプロセッサについて (3)変形例 (1)デジタルオーデイオミキサの全体システムについ
て 第1図には、デジタルオーデイオミキサの全体構成を
示す。
(1) About the entire system of the digital audio mixer (2) About the video sound processor (3) Modifications (1) About the entire system of the digital audio mixer FIG. 1 shows the overall configuration of the digital audio mixer.

第1図において、1はホストコンピュータであり、こ
のホストコンピュータ1は、デジタルオーデイオミキサ
2に対して、プログラムの送出に関するスケジュールの
制御、オンエアのタイミングの制御を始めとして各種の
制御を行う。
In FIG. 1, reference numeral 1 denotes a host computer. The host computer 1 performs various controls on the digital audio mixer 2, including control of a schedule for sending a program and control of on-air timing.

このデジタルオーデイオミキサ2は、エデイタ3、操
作用コントロールパネル4、スイッチャコントローラ
5、デジタルビデオスイッチャ6、ビデオサウンドプロ
セッサ7、カートマシン8、9等から主に構成される。
The digital audio mixer 2 mainly includes an editor 3, an operation control panel 4, a switcher controller 5, a digital video switcher 6, a video sound processor 7, cart machines 8, 9, and the like.

エデイタ3は、操作用コントロールパネル4或いはホ
ストコンピュータ1から供給される各種の制御信号に基
づいて、デジタルオーデイオミキサ2の動作を全体的に
制御するものである。このエデイタ3では、上述の制御
信号に基づいて、各回路ブロックを制御する制御信号が
形成され、これらの制御信号が操作用コントロールパネ
ル4、スイッチャコントローラ5、デジタルビデオスイ
ッチャ6、ビデオサウンドプロセッサ7等に、夫々供給
される。
The editor 3 controls the entire operation of the digital audio mixer 2 based on various control signals supplied from the operation control panel 4 or the host computer 1. In the editor 3, control signals for controlling each circuit block are formed on the basis of the above-mentioned control signals. These control signals are used by the operation control panel 4, the switcher controller 5, the digital video switcher 6, the video sound processor 7, and the like. Are supplied respectively.

また、エデイタ3は、各カートマシン8、9に備えら
れているカートコントローラに制御信号を供給する。こ
のカートコントローラの制御によって、各カートマシン
8、9に備えられているVTRの内、例えば、3台のプレ
ーヤVTRと1台のレコーダVTRが選択され、オーデイオ信
号、ビデオ信号が再生されると共に、デジタルビデオス
イッチャ6、ビデオサウンドプロセッサ7に供給され
る。
The editor 3 supplies a control signal to a cart controller provided in each of the cart machines 8 and 9. Under the control of the cart controller, for example, three player VTRs and one recorder VTR are selected from the VTRs provided in each of the cart machines 8 and 9, and audio signals and video signals are reproduced. It is supplied to a digital video switcher 6 and a video sound processor 7.

デジタルビデオスイッチャ6では、プレーヤVTRから
供給されたビデオ信号に対し、特殊効果、混合等の信号
処理を施し、また、ビデオサウンドプロセッサ7では、
プレーヤVTRから供給されたオーデイオ信号に対し、特
殊効果、混合等の信号処理が施される。その後、信号処
理の施されたオーデイオ信号、ビデオ信号が、各カート
マシン8、9内のレコーダVTRに記録される。上述のカ
ートコントローラの制御のもとで、オーデイオ信号、ビ
デオ信号が、各カートマシン8、9内のレコーダVTRに
記録される。
The digital video switcher 6 performs signal processing such as special effects and mixing on the video signal supplied from the player VTR.
The audio signal supplied from the player VTR is subjected to signal processing such as special effects and mixing. Thereafter, the audio signal and the video signal subjected to the signal processing are recorded in the recorder VTR in each of the cart machines 8 and 9. Under the control of the cart controller, audio signals and video signals are recorded in the recorder VTR in each of the cart machines 8 and 9.

操作用コントロールパネル4には、エデイタ3によっ
て選択されたシステムの状態、例えば、後述のカートマ
シン8、9に於いて選択されたVTRを示す表示部分と、
マニュアルで操作するスイッチ操作部分が設けられてい
る。
The operation control panel 4 includes a display portion indicating the state of the system selected by the editor 3, for example, a VTR selected in the cart machines 8 and 9 described below,
A switch operation part operated manually is provided.

この操作用コントローラパネル4は、エデイタ3に代
わってデジタルオーデイオミキサ2をマニュアルで操作
するために設けられているもので、操作用コントロール
パネル4のスイッチ操作部分を操作することによって形
成される制御信号が、エデイタ3、スイッチャコントロ
ーラ5、ビデオサウンドプロセッサ7等に供給され、更
にエデイタ3を介してカートマシン8、9に供給され
る。
The operation controller panel 4 is provided for manually operating the digital audio mixer 2 in place of the editor 3, and is provided with a control signal formed by operating a switch operation portion of the operation control panel 4. Is supplied to the editor 3, the switcher controller 5, the video sound processor 7 and the like, and further supplied to the cart machines 8, 9 via the editor 3.

スイッチャコントローラ5は、操作用コントロールパ
ネル4或いはエデイタ3から供給される制御信号に基づ
いて、デジタルビデオスイッチャ6の制御を行なう。
The switcher controller 5 controls the digital video switcher 6 based on a control signal supplied from the operation control panel 4 or the editor 3.

デジタルビデオスイッチャ6は、カートマシン8、9
に於ける複数台のプレーヤVTRから再生されたビデオ信
号を取込む。そして、このビデオ信号を混合・処理する
と共に、エフエクタ、ワイプ、スクロール等の特殊効果
を施す。処理されたビデオ信号は、カートマシン8、9
の内のレコーダVTRに供給され、記録される。
The digital video switcher 6 is a cart machine 8, 9
Captures video signals reproduced from a plurality of player VTRs at Then, the video signal is mixed and processed, and special effects such as FEC, Wipe, and Scroll are applied. The processed video signals are sent to cart machines 8, 9
Is supplied to the recorder VTR and recorded.

ビデオサウンドプロセッサ7は、操作用コントロール
パネル4或いはエデイタ3から供給される制御信号に基
づいて制御される。ビデオサウンドプロセッサ7では、
カートマシン8、9に於ける複数台のプレーヤVTRから
再生されたオーデイオ信号を取込む。そして、このオー
デイオ信号に対し、図示せぬ機能操作部の調整つまみに
よって設定された信号処理機能、例えば、イコライザ、
ダイナミックス、クロスフェード等の処理を施す。処理
されたオーデイオ信号は、カートマシン8、9の内のレ
コーダVTRに供給され、記録される。
The video sound processor 7 is controlled based on a control signal supplied from the operation control panel 4 or the editor 3. In the video sound processor 7,
Audio signals reproduced from a plurality of player VTRs in the cart machines 8 and 9 are captured. Then, a signal processing function set by an adjustment knob of a function operation unit (not shown) for the audio signal, for example, an equalizer,
Perform processing such as dynamics and crossfade. The processed audio signal is supplied to a recorder VTR in the cart machines 8 and 9 and recorded.

カートマシン8、9には、夫々、プレーヤVTRが3
台、レコーダVTRが1台備えられており、これらのVTRに
対する制御、テープカセットをVTRに供給するエレベー
タの制御等がカートコントローラによってなされる。
Each of the cart machines 8 and 9 has three player VTRs.
And a recorder VTR, and the cart controller controls these VTRs, controls an elevator that supplies a tape cassette to the VTR, and the like.

カートマシン8はプログラム用であり、また、カート
マシン9はコマーシャル用である。尚、上述のカートマ
シン8、9に備えられているVTRは、全てデジタルVTRで
あり、いわゆるD−1或いはD−2フォーマットの記録
パターンを形成し得るVTRである。従って、1台のVTR当
たりでは4チャンネル必要であり、2台のカートマシン
8、9では、32チャンネル必要となる。
The cart machine 8 is for programs, and the cart machine 9 is for commercials. The VTRs provided in the cart machines 8 and 9 are all digital VTRs, and are VTRs capable of forming a so-called D-1 or D-2 format recording pattern. Therefore, one VTR requires four channels, and two cart machines 8 and 9 require 32 channels.

このカートマシン8、9の端子10、11からは、レコー
ダVTRから再生された送出用のビデオ信号が取出され、
また、端子12、13からは、送出用のオーデイオ信号が取
出される。この一実施例では、プレーヤVTRが3台、レ
コーダVTRが1台とされているが、これに限定されるも
のではなく、任意数の設定が可能である。
From the terminals 10 and 11 of the cart machines 8 and 9, video signals for transmission reproduced from the recorder VTR are taken out.
From the terminals 12 and 13, an audio signal for transmission is extracted. In this embodiment, there are three player VTRs and one recorder VTR. However, the present invention is not limited to this, and an arbitrary number of settings can be made.

(2)ビデオサウンドプロセッサについて 第2図には、ビデオサウンドプロセッサ7の構成が示
されている。
(2) Video Sound Processor FIG. 2 shows a configuration of the video sound processor 7.

ビデオサウンドプロセッサ7は、コントローラ21、プ
ロセッサ22、フロッピーディスクドライブ23、キースイ
ッチ24、メータ25等から主に構成されている。
The video sound processor 7 mainly includes a controller 21, a processor 22, a floppy disk drive 23, a key switch 24, a meter 25, and the like.

コントローラ21では、エデイタ3或いは操作用コント
ロールパネル4から供給される制御信号に基づいて、ビ
デオサウンドプロセッサ7の全体的な制御を行う。
The controller 21 performs overall control of the video sound processor 7 based on a control signal supplied from the editor 3 or the operation control panel 4.

このコントローラ21からの制御信号によって、フロッ
ピーディスクドライブ23が制御され、このフロッピーデ
ィスクドライブ23によって、図示せぬフロッピーディス
クから必要なプログラムがコントローラ21にダウンロー
ドされる。
The control signal from the controller 21 controls the floppy disk drive 23, and the floppy disk drive 23 downloads necessary programs to the controller 21 from a floppy disk (not shown).

また、スナップショットの制御データを図示せぬメモ
リに記憶しておき、後に、コントローラ21によって上述
の制御データをフロッピーディスクに記録することがで
きる。
The control data of the snapshot can be stored in a memory (not shown), and the control data can be recorded on a floppy disk by the controller 21 later.

プロセッサ22は、ラックに備えつけられているもの
で、15芯のマルチケーブルによって、コントローラ21と
接続されている。
The processor 22 is provided in a rack, and is connected to the controller 21 by a 15-core multi-cable.

プロセッサ22では、プレーヤVTRから再生され、供給
されるオーデイオ信号に対し、イコライザ、ダイナミッ
クス、サーボクロスフェーダ、A/Bバスクロスフェー
ダ、フイルタリング、ディレイ等の処理が行なわれると
共に、混合がなされる。
The processor 22 performs processing such as equalizer, dynamics, servo crossfader, A / B bus crossfader, filtering, delay, and the like on the audio signal reproduced and supplied from the player VTR, and performs mixing. .

上述のキースイッチ24とメータ25は、図示せぬ調整卓
に操作用コントロールパネル4のスイッチ操作部分と共
に設けられており、このキースイッチ24から入力される
信号がコントローラ21に供給される。メータ25は、例え
ば、プラズマデイスプレイを使用しているもので、レベ
ルを表示する棒状のものが6個、使用されており、この
内、2個はモニタ用、4個は出力される4チャンネルの
信号のレベル表示用である。
The above-described key switch 24 and meter 25 are provided on a control console (not shown) together with a switch operation portion of the operation control panel 4, and a signal input from the key switch 24 is supplied to the controller 21. As the meter 25, for example, a plasma display is used, and six bar-shaped ones for displaying a level are used, two of which are used for monitoring and four are used for four channels of output. For signal level display.

上述のプロセッサ22の内部構成が第3図に示されてい
る。
FIG. 3 shows the internal structure of the processor 22 described above.

セット内部には、図示のように、入力側から出力側に
かけて、複数の回路ブロックが縦続接続されている。各
回路ブロック内には、入出力信号を選択的に切換えるた
めの入出力セレクタ34、39、43、47と、テストモード時
にコントローラ21の制御によってテスト信号を発生する
ジェネレータ35、40、44、48と、テストモード時にコン
トローラ21の制御によって異常の有無を検出するチェッ
カ36、41、45、49が夫々設けられている。尚、上述のテ
ストモードは、異常の有無を自己診断するときのモード
である。
As shown, a plurality of circuit blocks are cascaded from the input side to the output side inside the set. In each circuit block, input / output selectors 34, 39, 43, 47 for selectively switching input / output signals, and generators 35, 40, 44, 48 for generating test signals under the control of the controller 21 in the test mode. And checkers 36, 41, 45, and 49 for detecting the presence or absence of an abnormality under the control of the controller 21 in the test mode. The test mode described above is a mode for performing a self-diagnosis of the presence or absence of an abnormality.

入力段の回路ブロックと出力段の回路ブロックの間に
は、テスト信号をフィードバックさせるためのループ信
号経路31が設けられており、また、各回路ブロックはコ
ントローラ21のメインバス32に接続されている。
A loop signal path 31 for feeding back a test signal is provided between the input-stage circuit block and the output-stage circuit block, and each circuit block is connected to the main bus 32 of the controller 21. .

入力段の回路ブロックとしての入力部33内には、入出
力セレクタ34、ジェネレータ35、チェッカ36が設けられ
ている。
An input / output selector 34, a generator 35, and a checker 36 are provided in an input unit 33 as a circuit block of the input stage.

入出力セレクタ34は、入力部33の入力側及び出力側に
於いて、夫々、信号を選択するものである。
The input / output selector 34 selects a signal on each of the input side and the output side of the input unit 33.

入出力セレクタ34の入力側では、コントローラ21から
メインバス32を介して供給される制御信号に基づいて、
端子37からのオーディオ信号或いは、ループ信号経路31
を経たテスト信号の内で選択がなされる。
On the input side of the input / output selector 34, based on a control signal supplied from the controller 21 via the main bus 32,
Audio signal from terminal 37 or loop signal path 31
A selection is made among the test signals that have passed through.

機能チェックを行うテストモードで、且つ入力部33が
機能チェックを行う診断回路ブロックと指定されている
条件では、ループ信号経路31を経たテスト信号が選択さ
れると共に、上述のループ信号経路31とチェッカ36が接
続され、テスト信号がチェッカ36に供給されて異常の有
無の検出がなされる。
In the test mode in which the function check is performed and the input unit 33 is designated as the diagnostic circuit block in which the function check is performed, the test signal passing through the loop signal path 31 is selected, and the above-described loop signal path 31 and the checker are checked. The test signal is supplied to the checker 36 to detect the presence or absence of an abnormality.

上述の条件に該当しない場合、即ち、オーディオ信号
を処理するような通常動作の場合、或いは入力部33が機
能チェックを行う診断回路ブロックと指定されていない
場合には、オーディオ信号或いはテスト信号が、そのま
ま、入出力セレクタ34の出力側に供給される。
If the above conditions are not satisfied, that is, in the case of a normal operation for processing an audio signal, or when the input unit 33 is not designated as a diagnostic circuit block for performing a function check, the audio signal or the test signal is It is supplied to the output side of the input / output selector 34 as it is.

入出力セレクタ34の出力側では、テストモード時に、
コントローラ21からメインバス32を介して供給される制
御信号に基づいてジェネレータ35で形成されるテスト信
号と、入出力セレクタ34の入力側で選択されたオーディ
オ信号或いはテスト信号との内、一方が、コントローラ
21の制御によって選択される。
On the output side of the input / output selector 34, in the test mode,
One of a test signal formed by the generator 35 based on a control signal supplied from the controller 21 via the main bus 32, and an audio signal or a test signal selected on the input side of the input / output selector 34, controller
Selected by 21 controls.

テストモードで且つ入力部33がテスト信号を発生する
回路ブロックとして指定されている条件では、ジェネレ
ータ35で形成されるテスト信号が選択され、また、上述
の条件に該当しない場合には、入出力セレクタ34の入力
側で選択されたオーディオ信号或いはテスト信号が選択
される。この入出力セレクタ33で選択された信号は次段
のデータ処理部38に供給される。
In the test mode and under the condition that the input unit 33 is specified as a circuit block for generating a test signal, the test signal formed by the generator 35 is selected. If the above condition is not satisfied, the input / output selector The audio signal or test signal selected at the input side of 34 is selected. The signal selected by the input / output selector 33 is supplied to the data processing unit 38 in the next stage.

データ処理部38は、チャンネルごとに設けられている
もので、このデータ処理部38内には、本来の信号処理を
行う回路(図示せず)の他に入出力セレクタ39、ジェネ
レータ40、チェッカ41が設けられている。
The data processing unit 38 is provided for each channel. The data processing unit 38 includes an input / output selector 39, a generator 40, and a checker 41 in addition to a circuit (not shown) for performing original signal processing. Is provided.

入出力セレクタ39の入力側では、コントローラ21から
メインバス32を介して供給される制御信号に基づいて、
入力部33から供給されたオーディオ信号或いはテスト信
号を、チェッカ41或いは信号処理を行う回路の一方に供
給する。
On the input side of the input / output selector 39, based on a control signal supplied from the controller 21 via the main bus 32,
The audio signal or the test signal supplied from the input unit 33 is supplied to one of the checker 41 and a circuit that performs signal processing.

テストモードで且つデータ処理部38が機能チェックを
行う診断回路ブロックと指定されている条件では、入力
部33から供給されたテスト信号が選択されると共に、こ
のテスト信号がチェッカ41に供給され、異常の有無の検
出がなされる。
Under the condition that the test mode is specified as the diagnostic circuit block in which the data processing unit 38 performs the function check in the test mode, the test signal supplied from the input unit 33 is selected, and the test signal is supplied to the checker 41, and the abnormality is detected. Is detected.

また、上述の条件に該当しない場合には、入力部33か
ら供給された上述のオーディオ信号或いはテスト信号
は、データ処理部38にて所定の信号処理が施される。
If the above conditions are not met, the data processing unit 38 performs predetermined signal processing on the audio signal or the test signal supplied from the input unit 33.

入出力セレクタ39の出力側では、テストモード時に、
コントローラ21からメインバス32を介して供給される制
御信号に基づいてジェネレータ40で形成されるテスト信
号と、信号処理を行う回路の出力との内、一方が、コン
トローラ21の制御によって選択される。
On the output side of the input / output selector 39, in the test mode,
One of a test signal formed by the generator 40 based on a control signal supplied from the controller 21 via the main bus 32 and an output of a circuit that performs signal processing is selected under the control of the controller 21.

テストモードで且つデータ処理部38がテスト信号を発
生する回路ブロックとして指定されている条件では、ジ
ェネレータ40で形成されるテスト信号が選択され、ま
た、上述の条件に該当しない場合には、入出力セレクタ
39の入力側で選択されたオーディオ信号或いはテスト信
号が選択される。この入出力セレクタ39で選択された信
号は次段のミックス部42に供給される。
In the test mode and under the condition that the data processing unit 38 is designated as a circuit block for generating a test signal, the test signal formed by the generator 40 is selected. selector
The audio signal or test signal selected at the input of 39 is selected. The signal selected by the input / output selector 39 is supplied to the next-stage mix section 42.

ミックス部42は、複数チャンネルのオーディオ信号を
ミックスするもので、このミックス部42内には、本来の
信号処理を行う回路(図示せず)の他に、入出力セレク
タ43、ジェネレータ44、チェッカ45が設けられている。
The mixing unit 42 mixes audio signals of a plurality of channels. The mixing unit 42 includes an input / output selector 43, a generator 44, and a checker 45 in addition to a circuit (not shown) for performing original signal processing. Is provided.

入出力セレクタ43の入力側では、コントローラ21から
メイバス32を介して供給される制御信号に基づいて、デ
ータ処理部38から供給されたオーディオ信号或いはテス
ト信号を、チェッカ45或いは信号処理を行う回路の一方
に供給する。
On the input side of the input / output selector 43, based on a control signal supplied from the controller 21 via the main bus 32, an audio signal or a test signal supplied from the data processing unit 38 is output to a checker 45 or a circuit for performing signal processing. Supply to one side.

テストモードで且つミックス部42が機能チェックを行
う診断回路ブロックと指定されている条件では、データ
処理部38から供給されたテスト信号が選択されると共
に、このテスト信号がチェッカ45に供給され、異常の有
無の検出がなされる。
In the test mode and under the condition that the mixing unit 42 is designated as a diagnostic circuit block for performing a function check, the test signal supplied from the data processing unit 38 is selected, and the test signal is supplied to the checker 45, and Is detected.

また、上述の条件に該当しない場合には、データ処理
部38から供給されたオーディオ信号或いはテスト信号は
ミックス部42にて所定の信号処理が施される。
If the above conditions are not satisfied, the audio signal or the test signal supplied from the data processing unit 38 is subjected to predetermined signal processing in the mixing unit 42.

入出力セレクタ43の出力側では、テストモード時に、
コントローラ21からメインバス32を介して供給される制
御信号に基づいてジェネレータ44で形成されるテスト信
号と、信号処理を行う回路の出力との内、一方が選択さ
れる。
On the output side of the input / output selector 43, in the test mode,
One of a test signal formed by the generator 44 based on a control signal supplied from the controller 21 via the main bus 32 and an output of a circuit for performing signal processing are selected.

テストモードで且つミックス部42がテスト信号を発生
する回路ブロックとして指定されている条件では、ジェ
ネレータ44で形成されるテスト信号が選択され、また、
上述の条件に該当しない場合には、入出力セレクタ43の
入力側で選択されたオーディオ信号或いはテスト信号が
選択される。この入出力セレクタ43で選択された信号は
次段の出力部46に供給される。
In the test mode and under the condition that the mixing unit 42 is designated as a circuit block for generating a test signal, the test signal formed by the generator 44 is selected, and
If the above conditions are not met, the audio signal or test signal selected on the input side of the input / output selector 43 is selected. The signal selected by the input / output selector 43 is supplied to the output unit 46 in the next stage.

出力部46内には、入出力セレクタ47、ジェネレータ4
8、チェッカ49が設けられている。
The output unit 46 includes an input / output selector 47 and a generator 4
8. A checker 49 is provided.

入出力セレクタ47の入力側では、コントローラ21から
メインバス32を介して供給される制御信号に基づいて、
ミックス部42から供給されたオーディオ信号或いはテス
ト信号の選択がなされる。
On the input side of the input / output selector 47, based on a control signal supplied from the controller 21 via the main bus 32,
The audio signal or the test signal supplied from the mixing unit 42 is selected.

テストモードで且つ出力部46が機能チェックを行う診
断回路ブロックとして指定されている条件では、ミック
ス部42から供給されたテスト信号が選択されると共に、
このテスト信号がチェッカ49に供給され、異常の有無の
検出がなされる。
In the test mode and under the condition that the output unit 46 is designated as a diagnostic circuit block for performing a function check, the test signal supplied from the mix unit 42 is selected, and
This test signal is supplied to the checker 49, and the presence or absence of an abnormality is detected.

上述の条件に該当しない場合、即ち、通常動作時に
は、ミックス部42から供給されたオーディオ信号が入出
力セレクタ47の出力側に供給される。また、テストモー
ドであっても出力部46が機能チェックを行う診断回路ブ
ロックとして指定されていない場合には、ミックス部42
から供給されたテスト信号が入出力セレクタ47の出力側
に供給される。
When the above condition is not satisfied, that is, during the normal operation, the audio signal supplied from the mixing unit 42 is supplied to the output side of the input / output selector 47. Also, even in the test mode, if the output unit 46 is not designated as a diagnostic circuit block for performing a function check, the mixing unit 42
Is supplied to the output side of the input / output selector 47.

入出力セレクタ47の出力側では、テストモード時にコ
ントローラ21からメインバス32を介して供給される制御
信号に基づいてジェネレータ48で形成されるテスト信号
と、入出力セレクタ47の入力側で選択されたテスト信号
及び通常のオーディオ信号の内の一つが、コントローラ
21の制御によって選択され、オーディオ信号は端子50
に、またテスト信号は、ループ信号経路31に供給され
る。
On the output side of the input / output selector 47, a test signal formed by the generator 48 based on a control signal supplied from the controller 21 via the main bus 32 in the test mode and a signal selected by the input side of the input / output selector 47 One of the test signal and the normal audio signal is the controller
The audio signal is selected by the control of 21 and the audio signal is
And the test signal is provided to a loop signal path 31.

テストモードで且つ出力部46がテスト信号を発生する
回路ブロックとして指定されている条件では、ジェネレ
ータ48で形成されるテスト信号が選択されてループ信号
経路31に供給される。また、テストモードではあっても
出力部46がテスト信号を発生する回路ブロックとして指
定されていない場合は、ミックス部42から供給されるテ
スト信号がループ信号経路31に供給され、更に、通常動
作の場合には、ミックス部42から供給されるオーディオ
信号が端子50から取出される。
In the test mode and under the condition that the output section 46 is designated as a circuit block for generating a test signal, a test signal formed by the generator 48 is selected and supplied to the loop signal path 31. If the output section 46 is not designated as a circuit block for generating a test signal even in the test mode, the test signal supplied from the mixing section 42 is supplied to the loop signal path 31 and furthermore, the normal operation is performed. In this case, the audio signal supplied from the mixing unit 42 is taken out from the terminal 50.

図示の構成によれば、各回路ブロックのレベルで、或
いはセット全体のレベルで異常の有無を確認することが
できる。
According to the illustrated configuration, the presence or absence of an abnormality can be confirmed at the level of each circuit block or at the level of the entire set.

テストモードの設定と、テストしたい回路ブロックの
指定或いは作動させるジェネレータとチェッカの指定を
キースイッチ24から入力し、これらの信号をコントロー
ラ21に供給する。
The setting of the test mode and the designation of a circuit block to be tested or the designation of a generator and a checker to be operated are inputted from the key switch 24, and these signals are supplied to the controller 21.

例えば、セット全体で、機能チェックを行う場合に
は、入力部33のジェネレータ35でテスト信号を形成する
ようにコントローラ21で制御すると共に、形成されたテ
スト信号をデータ処理部38、ミックス部42、出力部46、
更にループ信号経路31を介して入力部33のチェッカ36に
フィードバックさせる。
For example, when performing a function check on the entire set, the controller 21 controls the generator 35 of the input unit 33 to form a test signal, and the formed test signal is processed by the data processing unit 38, the mixing unit 42, Output unit 46,
Further, the data is fed back to the checker 36 of the input unit 33 via the loop signal path 31.

上述のジェネレータ35で形成されたテスト信号は、デ
ータ処理部38、ミックス部42で、夫々、信号処理を受け
た後、入力部33のチェッカ36にて異常の有無の検出がな
される。
The test signal generated by the generator 35 is subjected to signal processing by the data processing unit 38 and the mixing unit 42, respectively, and thereafter, the presence or absence of abnormality is detected by the checker 36 of the input unit 33.

若し、異常が検出された場合には、LEDを点灯するよ
うに構成でき、異常の有無を容易に判断できるようにす
ることができる。これによって、セット全体で機能チェ
ックを行える。
If an abnormality is detected, an LED can be configured to be turned on, so that the presence or absence of the abnormality can be easily determined. Thereby, the function check can be performed on the entire set.

前述したセット全体の機能チェックで異常の有ること
が確認された場合、異常の有る部分を特定することがで
きる。これは、各回路ブロックは、それ自体正常であっ
ても、基板間、例えば、コネクタに異常が有るような場
合に役立つ。
If the function check of the entire set described above confirms that there is an abnormality, it is possible to identify the part having the abnormality. This is useful when each circuit block is normal in itself, but there is an abnormality between boards, for example, in a connector.

例えば、キースイッチ24の操作によって、テストモー
ドに設定すると共に、作動させるジェネレータ35とチェ
ッカ45を指定すると、これらの信号がコントローラ21に
供給される。コントローラ21では、キースイッチ24から
供給される上述の信号に基づいて、各回路ブロックの動
作を制御する。コントローラ21の制御によって、入力部
33のジェネレータ35でテスト信号が形成され、入力部33
の入出力セレクタ34を介して、次段のデータ処理部38内
で信号処理が施された後、ミックス部42の入出力セレク
タ43を介してチェッカ45に供給される。ミックス部42の
チェッカ45にて異常の有無を検出することによって、入
力部33とデータ処理部38間のコネクタ、データ処理部38
内、データ処理部38とミックス部42間のコネクタのいず
れかに異常のあることが確認される。
For example, when the test mode is set by operating the key switch 24 and the generator 35 and the checker 45 to be operated are designated, these signals are supplied to the controller 21. The controller 21 controls the operation of each circuit block based on the above-mentioned signal supplied from the key switch 24. The input unit is controlled by the controller 21.
The test signal is formed by the generator 35 of 33, and the input section 33
After the signal processing is performed in the data processing unit 38 of the next stage through the input / output selector 34 of, the signal is supplied to the checker 45 through the input / output selector 43 of the mixing unit 42. The connector 45 between the input unit 33 and the data processing unit 38 and the data processing unit 38
Among them, it is confirmed that any of the connectors between the data processing unit 38 and the mixing unit 42 has an abnormality.

同様にして、連続する3つの回路ブロック毎に機能チ
ェックを行うことによって、異常の有る部分を特定する
ことができる。
Similarly, by performing a function check for each of three consecutive circuit blocks, a portion having an abnormality can be specified.

テストを行う回路ブロックは、上述の例のように1つ
に限定されるものではなく、2つ以上の回路ブロックに
わたって行うようにしてもよい。
The number of circuit blocks to be tested is not limited to one as in the above example, but may be performed over two or more circuit blocks.

また、入力部33、データ処理部38、ミックス部42、出
力部46に於いて、ジェネレータ35、40、44、48で形成さ
れたテスト信号を、ジェネレータ35、40、44、48の設け
られている当該回路ブロックに、夫々供給すると共に、
信号処理の施された信号を当該回路ブロックのチェッカ
36、41、45、49に戻すように構成することによって、入
力部33、データ処理部38、ミックス部42、出力部46を、
各回路自体でチェックすることができる。
In the input unit 33, the data processing unit 38, the mixing unit 42, and the output unit 46, the test signals formed by the generators 35, 40, 44, and 48 are provided to the generators 35, 40, 44, and 48. To the relevant circuit blocks,
The signal subjected to the signal processing is checked by the checker of the circuit block.
By configuring to return to 36, 41, 45, 49, the input unit 33, the data processing unit 38, the mixing unit 42, the output unit 46,
It can be checked by each circuit itself.

このように、ジェネレータからのテスト信号が、対象
とする回路ブロックで信号処理された後、次段の回路ブ
ロックのチェッカにて異常検出がなされるので、機能チ
ェックを必要に応じて随時に行うことができ、機能チェ
ックに時間がかからず容易に行え、更に、従来に比して
機能チェックのコストを低減できるものである。
In this way, after the test signal from the generator is processed by the target circuit block, the abnormality is detected by the checker of the next circuit block, so that the function check should be performed as needed as needed. Thus, the function check can be easily performed without taking much time, and the cost of the function check can be reduced as compared with the related art.

(3)変形例 入力部33、データ処理部38、ミックス部42、出力部46
内に設けられているジェネレータ35、40、44、48及びチ
ェッカ36、41、45、49の機能を、プログラムに基づくコ
ントローラ21の制御で代替させることも可能である。
(3) Modification Example Input unit 33, data processing unit 38, mixing unit 42, output unit 46
It is also possible to replace the functions of the generators 35, 40, 44, 48 and the checkers 36, 41, 45, 49 provided therein with control of the controller 21 based on a program.

例えば、入力部33、データ処理部38、ミックス部42、
出力部46内にレジスタを設け、コントローラ21からメイ
ンバス32を介して、入力部33、データ処理部38、ミック
ス部42、出力部46にテストデータを供給する。
For example, the input unit 33, the data processing unit 38, the mixing unit 42,
A register is provided in the output unit 46, and test data is supplied from the controller 21 to the input unit 33, the data processing unit 38, the mixing unit 42, and the output unit 46 via the main bus 32.

各回路ブロックでは、コントローラ21から供給される
テストデータをレジスタに取込み、このレジスタからテ
ストデータを読出してテストデータに基づいて信号処理
を行い、その結果をレジスタに格納する。
In each circuit block, the test data supplied from the controller 21 is taken into a register, the test data is read from this register, signal processing is performed based on the test data, and the result is stored in the register.

コントローラ21からの要求によって、レジスタに格納
されているデータが読出され、コントローラ21によって
解析される。この結果、入力部33、データ処理部38、ミ
ックス部42、出力部46の機能チェックが行われ、異常の
有無が検出される。尚、前述の一実施例の場合と同様
に、コントローラ21から供給されるテストデータを、入
力部33、データ処理部38、ミックス部42、出力部46、ル
ープ信号経路31を通して信号処理させることによって、
セット全体の異常の有無の確認、機能チェックを行うこ
とができる。
In response to a request from the controller 21, the data stored in the register is read and analyzed by the controller 21. As a result, the functions of the input unit 33, the data processing unit 38, the mixing unit 42, and the output unit 46 are checked, and the presence or absence of an abnormality is detected. As in the case of the first embodiment, the test data supplied from the controller 21 is signal-processed through the input unit 33, the data processing unit 38, the mixing unit 42, the output unit 46, and the loop signal path 31. ,
It is possible to confirm the presence / absence of an abnormality in the entire set and perform a function check.

〔発明の効果〕〔The invention's effect〕

この発明にかかるデジタル機器によれば、ジェネレー
タからのテスト信号が対象とする回路ブロックで信号処
理された後、チェッカにて異常の有無の検出がなされる
ので、回路ブロックの機能チェックを必要に応じて随時
に行うことができ、機能チェックに時間がかからず容易
に行え、更に、従来に比して機能チェックのコストを大
幅に低減できるという効果がある。
According to the digital device of the present invention, after the test signal from the generator is processed by the target circuit block, the presence or absence of an abnormality is detected by the checker. The function check can be performed at any time, and the function check can be easily performed without taking much time. Further, there is an effect that the cost of the function check can be significantly reduced as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
はビデオサウンドプロセッサの構成を示すブロック図、
第3図はプロセッサ内部の構成を示す図、第4図及び第
5図は従来の機能チェックの例を示す図である。 図面における主要な符号の説明 2:デジタルオーデイオミキサ、 22:プロセッサ、31:ループ信号経路、 33:入力部、 35、40、44、48:ジェネレータ、 36、41、45、49、73:チェッカ、 38:データ処理部、42:ミックス部、 46:出力部。
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing a configuration of a video sound processor,
FIG. 3 is a diagram showing the internal configuration of the processor, and FIGS. 4 and 5 are diagrams showing an example of a conventional function check. Explanation of main symbols in the drawings 2: digital audio mixer, 22: processor, 31: loop signal path, 33: input section, 35, 40, 44, 48: generator, 36, 41, 45, 49, 73: checker, 38: data processing section, 42: mix section, 46: output section.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力段および最終出力段を含む複数個の処
理段からなる複数の回路ブロックと、それらを制御する
制御手段とを有するデジタル機器において、 上記最終出力段の回路ブロックから上記入力段の回路ブ
ロックへ、診断用信号を送るためのループ信号系を設
け、 上記複数の回路ブロックの内、少なくとも一つの回路ブ
ロックに、通常の信号処理を行う回路とともに、テスト
信号を発生するジェネレータ手段と、異常を検出するチ
ェッカ手段とを持たせ、 上記制御手段からの指令によって、少なくとも一つの上
記ジェネレータ手段からテスト信号を発生させ、少なく
とも一つの上記チェッカ手段によって異常を検出するこ
とにより、上記各回路ブロックの内異常のあるブロック
または上記複数の回路ブロック間を接続する部分も含め
た回路ブロック全体の機能チェックを可能とすることを
特徴とするデジタル機器。
1. A digital device having a plurality of circuit blocks each including a plurality of processing stages including an input stage and a final output stage, and control means for controlling them, wherein: A loop signal system for transmitting a diagnostic signal to the circuit block of the above, and at least one of the plurality of circuit blocks, a circuit for performing normal signal processing, and a generator for generating a test signal. And a checker means for detecting an abnormality. At least one of the generator means generates a test signal in accordance with a command from the control means, and detects an abnormality by at least one of the checker means. Includes blocks with abnormalities among the blocks or the parts connecting the above multiple circuit blocks Digital devices, characterized in that to enable the function check of the whole circuit block.
JP2080493A 1990-03-28 1990-03-28 Digital equipment Expired - Fee Related JP2985215B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2080493A JP2985215B2 (en) 1990-03-28 1990-03-28 Digital equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080493A JP2985215B2 (en) 1990-03-28 1990-03-28 Digital equipment

Publications (2)

Publication Number Publication Date
JPH03279881A JPH03279881A (en) 1991-12-11
JP2985215B2 true JP2985215B2 (en) 1999-11-29

Family

ID=13719828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2080493A Expired - Fee Related JP2985215B2 (en) 1990-03-28 1990-03-28 Digital equipment

Country Status (1)

Country Link
JP (1) JP2985215B2 (en)

Also Published As

Publication number Publication date
JPH03279881A (en) 1991-12-11

Similar Documents

Publication Publication Date Title
KR100233486B1 (en) Electronic appliance connection apparatus
EP0264947B1 (en) Diagnostic system for a digital signal processor
JP2773372B2 (en) Editing device
US5444676A (en) Audio mixer system
JP2985215B2 (en) Digital equipment
JP2550251Y2 (en) Digital audio mixer
CN1059065C (en) Two-picture video recording/reproducing apparatus
JPH02246400A (en) Bus connector av rack and av apparatus
EP0608048A2 (en) Method and apparatus for selecting signal lines for their connection to a plurality of audio-visual devices
EP1492336A1 (en) Video signal supply device and video display device
US5157508A (en) Television signal equipment assignment matrix including passive switching
JP3654509B2 (en) Video switching device
JP3123111B2 (en) Duplication tape creation device
JPH1028237A (en) Editing device
JPS5944671A (en) Automatic testing device of printed board
KR960004658B1 (en) Control method for audio/video system
JPS60243731A (en) Self-diagnosis device of magnetic disc control device
KR100188283B1 (en) Automatic control data setting method for an imaging device
KR0134367Y1 (en) Playing control circuit for vtr
JPH06202889A (en) Fault detection device for multiple input/output circuit system
JP4088994B2 (en) VTR control system
JPH01196995A (en) Self-diagnostic device in video switching device
JPH06302168A (en) Diagnostic device for magnetic recording/reproducing device
JPS6269344A (en) Control system for input and output device
JPH0677918A (en) Multiplex audio controller

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees