JPH03279881A - Digital equipment - Google Patents

Digital equipment

Info

Publication number
JPH03279881A
JPH03279881A JP2080493A JP8049390A JPH03279881A JP H03279881 A JPH03279881 A JP H03279881A JP 2080493 A JP2080493 A JP 2080493A JP 8049390 A JP8049390 A JP 8049390A JP H03279881 A JPH03279881 A JP H03279881A
Authority
JP
Japan
Prior art keywords
input
signal
supplied
checker
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2080493A
Other languages
Japanese (ja)
Other versions
JP2985215B2 (en
Inventor
Akihiko Shoda
荘田 彰彦
Tomoji Mizutani
水谷 知二
Yoshihiro Murakami
村上 芳廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2080493A priority Critical patent/JP2985215B2/en
Publication of JPH03279881A publication Critical patent/JPH03279881A/en
Application granted granted Critical
Publication of JP2985215B2 publication Critical patent/JP2985215B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To simplify a circuit block check function by providing a diagnostic loop signal system from a final-stage output means to an input means and performing control so that one of circuit blocks has a generator function and a checker function. CONSTITUTION:Setting data on a test mode and specification data on a generator and a checker which specify or operate a circuit block to be tested are inputted with key switches and those signals are supplied to a controller. A test signal generated by the generator 35 is fed back to the checker 36 of an input part 33 through a data processing part 38, a mixing part 42, an output part 46, and further a loop signal path 31. The test signal generated by the generator 35 is processed by the processing part 38 and mixing part 42 and the checker 36 of the input part 33 detects whether or not there is abnormality. When the abnormality is detected, an LED is turned on to easily judge whether or not there is the abnormality, thereby making a function check by the whole set.

Description

【発明の詳細な説明】 〔産業上の利用分野] この発明は、デジタル機器、特に機器内の回路ブロック
に対する機能チエツクの容易化を意図したデジタル機器
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to digital equipment, and particularly to a digital equipment intended to facilitate function checks on circuit blocks within the equipment.

〔発明の概要〕[Summary of the invention]

この発明は、デジタル機器に於いて、最終出力段から入
力段まで、診断用のループ信号系を設け、複数の回路ブ
ロックの内、少なくとも一つの回路ブロックに、テスト
信号を発生するジェネレータ機能と、異常を検出し得る
チェッカ機能を持つように制御される手段が設けられた
ことにより、回路ブロックの機能チエツクを必要に応じ
て随時に行うことができ、機能チエツクに時間がかから
ず容易に行え、更に、従来に比して機能チエ・ツクのコ
ストを低減できるようにしたものである。
This invention provides a diagnostic loop signal system from the final output stage to the input stage in a digital device, and has a generator function that generates a test signal in at least one circuit block among a plurality of circuit blocks. By providing a control means that has a checker function that can detect abnormalities, the function of the circuit block can be checked at any time as needed, and the function check can be easily performed without taking much time. Moreover, the cost of function checking can be reduced compared to the conventional method.

〔従来の技術〕[Conventional technology]

従来、複数の回路ブロックを有する機器の機能チエツク
には、テスト信号発生用のジェネレータと異常の有無検
出用のチェッカが使用され、そして、この機能チエツク
は、例えば、第4図或いは第5図のようなチエツクシス
テムによって行なわれていた。
Conventionally, a generator for generating a test signal and a checker for detecting the presence or absence of an abnormality have been used to perform a function check on a device having a plurality of circuit blocks. This was done using a similar check system.

第4図には、ジェネレータ71、セット72、チェッカ
73によって構成されるチエツクシステムが示されてい
る。
FIG. 4 shows a check system composed of a generator 71, a set 72, and a checker 73.

ジェネレータ71によってテスト信号、例えば、直流、
正弦波、パルス波等を形成し、セット72に供給する。
A generator 71 generates a test signal, e.g.
A sine wave, a pulse wave, etc. are formed and supplied to the set 72.

セットフッ内部には、入力側から出力側にかけて、図示
のように回路ブロック72A、72B、72Gが縦続接
続されており、上述のテスト信号は、各回路ブロック7
2A〜72Cにて所定の信号処理を受けた後、チェッカ
73に供給される。
Inside the set foot, circuit blocks 72A, 72B, and 72G are connected in series from the input side to the output side as shown in the figure, and the above-mentioned test signal is transmitted to each circuit block 72A, 72B, and 72G.
After being subjected to predetermined signal processing at 2A to 72C, the signals are supplied to the checker 73.

チェッカ73では、セント72から出力されたテスト信
号を観察して、セットフッ内部の回路ブロック72A〜
72Cの異常の有無を検出するものである。
The checker 73 observes the test signal output from the center 72 and checks the circuit blocks 72A to 72A inside the set foot.
This detects whether or not there is an abnormality in 72C.

また、第5図のチエツクシステムによれば、ジェネレー
タ回路とチエツク回路とを設けたチエツク用基板74を
予め作成しておき、このチエツク用基板74をセット7
2の基板挿入部75に挿入し、チエツク用基vi74の
ジェネレータ回路から出力されるテスト信号をセントラ
2内部の回路ブロックに供給する共に、チエツク用基板
74のチエツク回路に帰還されるテスト信号に基づいて
、セットフッ内部の回路ブロックの異常の有無を検出す
るものである。
Further, according to the check system shown in FIG. 5, a check board 74 provided with a generator circuit and a check circuit is prepared in advance, and this check board 74 is attached to the set 7.
The test signal outputted from the generator circuit of the check board VI 74 is supplied to the circuit block inside the Centra 2, and the test signal output from the generator circuit of the check board VI 74 is supplied to the circuit block inside the Centra 2. This detects whether there is an abnormality in the circuit block inside the set foot.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述したような従来の機能チエツクは、第4図或いは第
5図、いずれのチエツクシステムであっても、機能チエ
ツクのために特別なチエツクシステムを構成しなければ
ならないという問題点があった。このため、機能チエツ
クの手順が複雑で、機能チエツクに多くの時間がかかり
、更に、機能チエツクに要するコストが高いものになっ
てしまうという問題点があった。
The conventional function check as described above has a problem in that a special check system must be constructed for the function check, regardless of whether it is the check system shown in FIG. 4 or FIG. 5. Therefore, there are problems in that the function check procedure is complicated, the function check takes a lot of time, and the cost required for the function check becomes high.

特に、第5図に示されるように、専用のチ、Y−”/り
用基板74を作成する場合には、コストアップの問題が
大きな比重を占めるものであった。
Particularly, as shown in FIG. 5, when creating a dedicated board 74 for chi, y"/re, the problem of increased cost occupies a large proportion.

従って、この発明の目的は、回路ブロックの機能チエツ
クを容易に行ない得るデジタル機器を提供することにあ
る。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a digital device in which functions of circuit blocks can be easily checked.

〔課題を解決するための手段〕[Means to solve the problem]

この発明は、最終出力段から人力段まで、診断用のルー
プ信号系を設け、複数の回路ブロックの内、少なくとも
一つの回路ブロックに、テスト信号を発生するジェネレ
ータ機能と、異常を検出し得るチェッカ機能を持つよう
に制御される手段が設けられた構成としている。
This invention provides a loop signal system for diagnosis from the final output stage to the manual stage, and provides a generator function that generates a test signal in at least one circuit block among a plurality of circuit blocks, and a checker that can detect abnormalities. The configuration includes means for controlling the device to have the function.

〔作用〕[Effect]

成る回路ブロックのジェネレータから発生されたテスト
信号は、回路ブロックにて所定の信号処理を受けた後、
チェッカに供給され、このチェッカにて機能チエツクが
行える。
The test signal generated from the generator of the circuit block is subjected to predetermined signal processing in the circuit block, and then
It is supplied to a checker, and this checker can perform a function check.

〔実施例〕〔Example〕

この発明の一実施例について、第1図乃至第5図を参照
して説明する。この一実施例では、以下の順序に従って
説明を行う。
An embodiment of the present invention will be described with reference to FIGS. 1 to 5. This embodiment will be described in the following order.

(1)デジタルオーディオミキサの全体システムについ
て (2)ビデオサウンドプロセッサについて(3)変形例 (1)デジタルオーディオミキサの全体システムについ
て 第1図には、デジタルオーディオミキサの全体構成を示
す。
(1) Overall system of digital audio mixer (2) Video sound processor (3) Modifications (1) Overall system of digital audio mixer FIG. 1 shows the overall configuration of a digital audio mixer.

第1図において、1はホストコンピュータであり、この
ホストコンピュータ1は、デジタルオーディオミキサ2
に対して、プログラムの送出に関するスケジュールの制
御、オンエアのタイミングの制御を始めとし°ζ各種の
制御Bを行う。
In FIG. 1, 1 is a host computer, and this host computer 1 has a digital audio mixer 2.
For this purpose, various types of control B are performed, including schedule control related to program transmission and on-air timing control.

このデジタルオーディオミキサ2は、エディタ3、操作
用コントロールパネル4、スイッチャコントローラ5、
デジタルビデオスイッチャ6、ビデオサウンドプロセッ
サ7、カートマシン8.9等から主に構成される。
This digital audio mixer 2 includes an editor 3, an operation control panel 4, a switcher controller 5,
It mainly consists of a digital video switcher 6, a video sound processor 7, a cart machine 8.9, etc.

エディタ3は、操作用コントロールパネル4或いはホス
トコンピュータ1から供給される各種の制御信号に基づ
いて、デジタルオーディオミキサ2の動作を全体的に制
御するものである。このエディタ3では、上述の制御信
号に基づいて、各回路ブロックを制御する制御信号が形
成され、これらの制御信号が操作用コントロールパネル
4、スイッチャコントローラ5、デジタルビデオスイッ
チャ6、ビデオサウンドプロセッサ7等に、夫々供給さ
れる。
The editor 3 controls the overall operation of the digital audio mixer 2 based on various control signals supplied from the operation control panel 4 or the host computer 1. In this editor 3, control signals for controlling each circuit block are formed based on the above-mentioned control signals, and these control signals are sent to an operation control panel 4, a switcher controller 5, a digital video switcher 6, a video sound processor 7, etc. are supplied respectively.

また、エディタ3は、各カートマシン8.9に備えられ
ているカートコントローラに制御信号を供給する。この
カートコントローラの制御によって、各カートマシン8
.9に備えられているVTRの内、例えば、3台のプレ
ーヤVTRと1台のレコーダVTRが選択され、オーデ
ィオ信号、ビデオ信号が再生されると共に、デジタルビ
デオスイッチャ6、ビデオサウンドプロセッサ7に供給
される。
The editor 3 also supplies control signals to the cart controller provided in each cart machine 8.9. By controlling this cart controller, each cart machine 8
.. For example, three player VTRs and one recorder VTR are selected from among the VTRs provided in the VTR 9, and audio signals and video signals are played back and supplied to the digital video switcher 6 and the video sound processor 7. Ru.

デジタルビデオスイッチャ6では、プレーヤVTRから
供給されたビデオ信号に対し、特殊効果、混合等の信号
処理を施し、また、ビデオサウンドプロセッサ7では、
プレーヤVTRから供給されたオーディオ信号に対し、
特殊効果、混合等の信号処理が施される。その後、信号
処理の施されたオーディオ信号、ビデオ信号が、各カー
トマシン8.9内のレコーダVTRに記録される。上述
のカートコントローラの制御のもとで、オーディオ信号
、ビデオ信号が、各カートマシン8.9内のレコーダV
TRに記録される。
The digital video switcher 6 performs signal processing such as special effects and mixing on the video signal supplied from the player VTR, and the video sound processor 7 performs signal processing such as special effects and mixing.
For the audio signal supplied from the player VTR,
Signal processing such as special effects and mixing is applied. Thereafter, the processed audio and video signals are recorded on the recorder VTR in each cart machine 8.9. Under the control of the cart controller described above, audio and video signals are sent to the recorder V in each cart machine 8.9.
Recorded in TR.

操作用コントロールパネル4には、エディタ3によって
選択されたシステムの状態、例えば、後述のカートマシ
ン8.9に於いて選択されたVTRを示す表示部分と、
マニュアルで操作するスイッチ操作部分が設けられてい
る。
The operation control panel 4 includes a display section showing the status of the system selected by the editor 3, for example, the VTR selected in the cart machine 8.9 described below.
A manual switch operation section is provided.

この操作用コントロールパネル4は、エディタ3に代わ
ってデジタルオーディオミキサ2をマニュアルで操作す
るために設けられているもので、操作用コントロールパ
ネル4のスイッチ操作部分を操作することによって形成
される制御信号が、エディタ3、スイッチャコントロー
ラ5、ビデオサウンドプロセッサ7等に供給され、更に
エディタ3を介してカートマシン8.9に供給される。
This operation control panel 4 is provided to manually operate the digital audio mixer 2 instead of the editor 3, and is a control signal that is generated by operating the switch operation part of the operation control panel 4. is supplied to the editor 3, switcher controller 5, video sound processor 7, etc., and further supplied to the cart machine 8.9 via the editor 3.

スイッチャコントローラ5は、操作用コントロールパネ
ル4或いはエディタ3から供給される制御信号に基づい
て、デジタルビデオスイッチャ6の制御を行なう。
The switcher controller 5 controls the digital video switcher 6 based on control signals supplied from the operation control panel 4 or the editor 3.

デジタルビデオスイッチャ6は、カートマシン8.9に
於ける複数台のプレーヤVTRから再生されたビデオ信
号を取込む。そして、このビデオ信号を混合・処理する
と共に、エフェクタ、ワイプ、スクロール等の特殊効果
を施す、処理されたビデオ信号は、カートマシン8.9
の内のレコーダVTRに供給され、記録される。
Digital video switcher 6 takes in video signals reproduced from a plurality of player VTRs in cart machine 8.9. Then, this video signal is mixed and processed, and special effects such as effectors, wipes, scrolls, etc. are applied to the processed video signal, and the cart machine 8.9
The data is supplied to the recorder VTR in the recorder and recorded.

ビデオサウンドプロセッサ7は、操作用コントロールパ
ネル4或いはエディタ3から供給される制御信号に基づ
いて制御される。ビデオサウンドプロセッサ7では、カ
ートマシン8.9に於ける複数台のプレーヤVTRから
再生されたオーディオ信号を取込む。そして、このオー
ディオ信号に対し、図示せぬ機能操作部の調整つまみに
よって設定された信号処理機能、例えば、イコライザ、
ダイナミックス、クロスフェード等の処理を施す。
The video sound processor 7 is controlled based on control signals supplied from the operating control panel 4 or the editor 3. The video sound processor 7 takes in audio signals reproduced from a plurality of player VTRs in the cart machine 8.9. Then, for this audio signal, a signal processing function, such as an equalizer,
Perform processing such as dynamics and crossfades.

処理されたオーディオ信号は、カートマシン8.9の内
のレコーダVTRに供給され、記録される。
The processed audio signal is supplied to a recorder VTR in the cart machine 8.9 and recorded.

カートマシン8.9には、夫々、プレーヤVTRが3台
、レコーダVTRが1台備えられており、これらのVT
Rに対する制御、テープカセットをVTRに供給するエ
レベータの制御等がカートコントローラによってなされ
る。
Each cart machine 8.9 is equipped with three player VTRs and one recorder VTR, and these VT
The cart controller controls the R, the elevator that supplies tape cassettes to the VTR, and the like.

カートマシン8はプログラム用であり、また、カートマ
シン9はコマーシャル用である。尚、上述のカートマシ
ン8.9に備えられているVTRは、全てデジタルVT
Rであり、いわゆるD−1或いはD−2フオーマツトの
記録パターンを形成し得るVTRである。従って、1台
のVTR当たりでは4チヤンネル必要であり、2台のカ
ートマシン8.9では、32チヤンネル必要となる。
Cart machine 8 is for programs, and cart machine 9 is for commercials. Furthermore, all the VTRs installed in the cart machine 8.9 mentioned above are digital VTs.
This is a VTR capable of forming recording patterns in the so-called D-1 or D-2 format. Therefore, four channels are required for one VTR, and 32 channels are required for two cart machines 8.9.

このカートマシン8.9の端子10.11からは、レコ
ーダVTRから再生された送出用のビデオ信号が取出さ
れ、また、端子12.13からは、送出用のオーディオ
信号が取出される。この一実施例では、プレーヤVTR
が3台、レコーダVTRが1台とされているが、これに
限定されるものではなく、任意数の設定が可能である。
A video signal for transmission reproduced from a recorder VTR is taken out from a terminal 10.11 of this cart machine 8.9, and an audio signal for transmission is taken out from a terminal 12.13. In this embodiment, the player VTR
Although there are three recorders and one recorder VTR, the number is not limited to this, and any number can be set.

(2)ビデオサウンドプロセッサについて第2図には、
ビデオサウンドプロセッサ7の構成が示されている。
(2) About the video sound processor Figure 2 shows the following:
The configuration of a video sound processor 7 is shown.

ビデオサウンドプロセッサ7は、コントローラ21、プ
ロセッサ22、フロッピーディスクドライブ23、キー
スイッチ24、メータ25等から主に構成されている。
The video sound processor 7 mainly includes a controller 21, a processor 22, a floppy disk drive 23, a key switch 24, a meter 25, and the like.

コントローラ21では、エディタ3或いは操作用コント
ロールパネル4から供給される制御信号に基づいて、ビ
デオサウンドプロセッサ7の全体的な制御を行う。
The controller 21 performs overall control of the video sound processor 7 based on control signals supplied from the editor 3 or the operation control panel 4.

このコントローラ21からの制御信号によって、フロッ
ピーディスクドライブ23が制御され、このフロッピー
ディスクドライブ23によって、図示せぬフロッピーデ
ィスクから必要なプログラムがコントローラ21にダウ
ンロードされる。
A floppy disk drive 23 is controlled by the control signal from the controller 21, and the floppy disk drive 23 downloads a necessary program to the controller 21 from a floppy disk (not shown).

また、スナップショットの制御データを図示せぬメモリ
に記憶しておき、後に、コントローラ21によって上述
の制御データをフロッピーディスクに記録することがで
きる。
Further, the control data of the snapshot can be stored in a memory (not shown), and later the above-mentioned control data can be recorded on a floppy disk by the controller 21.

プロセッサ22は、ラックに備えつけられているもので
、工5芯のマルチケーブルによって、コントローラ21
と接続されている。
The processor 22 is installed in a rack, and is connected to the controller 21 by a 5-core multi-cable.
is connected to.

プロセッサ22では、プレーヤVTRから再生され、供
給されるオーディオ信号に対し、イコライザ、ダイナミ
ックス、サーボクロスフェーダ、A/Bバスクロスフェ
ーダ、フィルタリング、デイレイ等の処理が行なわれる
と共に、混合がなされる。
The processor 22 performs processing such as equalizer, dynamics, servo crossfader, A/B bus crossfader, filtering, delay, etc. on the audio signal reproduced and supplied from the player VTR, and also performs mixing.

上述のキースイッチ24とメータ25は、図示せぬ調整
卓に操作用コントロールパネル4のスイッチ操作部分と
共に設けられており、このキースイッチ24から入力さ
れる信号がコントローラ21に供給される。メータ25
は、例えば、プラズマデイスプレィを使用しているもの
で、レベルを表示する棒状のものが6個、使用されてお
り、この内、2個はモニタ用、4個は出力される4チヤ
ンネルの信号のレベル表示用である。
The above-mentioned key switch 24 and meter 25 are provided on a not-shown adjustment console together with a switch operation section of the operating control panel 4, and a signal input from the key switch 24 is supplied to the controller 21. meter 25
For example, this uses a plasma display, and there are 6 bar-shaped ones that display the level. Of these, 2 are used for monitoring, and 4 are used for outputting 4 channels of signals. This is for displaying the level.

上述のプロセッサ22の内部構成が第3図に示されてい
る。
The internal configuration of the processor 22 described above is shown in FIG.

セット内部には、図示のように、入力側から出力側にか
けて、複数の回路ブロックが縦続接続されている。各回
路ブロック内には、入出力信号を選択的に切換えるため
の入出力セレクタ34.39.43.47と、テストモ
ード時にコントローラ21の制御によってテスト信号を
発生するジェネレータ35.40.44.48と、テス
トモード時にコントローラ21の制御によって異常の有
無を検出するチェッカ36.41.45.49が夫々設
けられている。尚、上述のテストモードは、異常の有無
を自己診断するときのモードである。
Inside the set, as shown in the figure, a plurality of circuit blocks are connected in cascade from the input side to the output side. Inside each circuit block, there are input/output selectors 34, 39, 43, 47 for selectively switching input/output signals, and generators 35, 40, 44, 48 that generate test signals under the control of the controller 21 in the test mode. and checkers 36, 41, 45, and 49 are provided, respectively, for detecting the presence or absence of abnormality under the control of the controller 21 in the test mode. Note that the above-mentioned test mode is a mode for self-diagnosing the presence or absence of an abnormality.

入力段の回路ブロックと出力段の回路ブロックの間には
、テスト信号をフィードバックさせるためのループ信号
経路31が設けられており、また、各回路ブロックはコ
ントローラ21のメインバス32に接続されている。
A loop signal path 31 for feeding back test signals is provided between the input stage circuit block and the output stage circuit block, and each circuit block is connected to the main bus 32 of the controller 21. .

入力段の回路ブロックとしての入力部33内には、入出
力セレクタ34、ジェネレータ35、チェッカ36が設
けられている。
An input/output selector 34, a generator 35, and a checker 36 are provided in the input section 33 as a circuit block of the input stage.

入出力セレクタ34は、入力部33の入力側及び出力側
に於いて、夫々、信号を選択するものである。
The input/output selector 34 selects signals on the input side and output side of the input section 33, respectively.

入出力セレクタ34の入力側では、コントローラ21か
らメインバス32を介して供給される制御信号に基づい
て、端子37からのオーディオ信号或いは、ループ信号
経路31を経たテスト信号の内で選択がなされる。
On the input side of the input/output selector 34, a selection is made between the audio signal from the terminal 37 or the test signal via the loop signal path 31, based on a control signal supplied from the controller 21 via the main bus 32. .

機能チエツクを行うテストモードで、且つ入力部33が
機能チエツクを行う診断回路ブロックと指定されている
条件では、ループ信号経路31を経たテスト信号が選択
されると共に、上述のループ信号経路31とチェッカ3
6が接続され、テスト信号がチェッカ36に供給されて
異常の有無の検出がなされる。
In the test mode for performing a function check, and under the condition that the input unit 33 is designated as a diagnostic circuit block for performing a function check, the test signal passing through the loop signal path 31 is selected, and the loop signal path 31 and the checker described above are selected. 3
6 is connected, a test signal is supplied to the checker 36, and the presence or absence of an abnormality is detected.

上述の条件に該当しない場合、即ち、オーディオ信号を
処理するような通常動作の場合、或いは入力部33が機
能チエツクを行う診断回路ブロックと指定されていない
場合には、オーディオ信号或いはテスト信号が、そのま
ま、入出力セレクタ34の出力側に供給される。
If the above conditions are not met, that is, in normal operation such as processing an audio signal, or if the input section 33 is not designated as a diagnostic circuit block that performs a function check, the audio signal or test signal is The signal is supplied as is to the output side of the input/output selector 34.

入出力セレクタ34の出力側では、テストモード時に、
コントローラ21からメインバス32を介して供給され
る制御信号に基づいてジェネレータ35で形成されるテ
スト信号と、入出力セレクタ34の入力端で選択された
オーディオ信号或いはテスト信号との内、一方が、コン
トローラ21の制御によって選択される。
On the output side of the input/output selector 34, in the test mode,
One of the test signal generated by the generator 35 based on the control signal supplied from the controller 21 via the main bus 32 and the audio signal or test signal selected at the input terminal of the input/output selector 34, The selection is made under the control of the controller 21.

テストモードで且つ入力部33がテスト信号を発生する
回路ブロックとして指定されている条件では、ジェネレ
ータ35で形成されるテスト信号が選択され、また、上
述の条件に該当しない場合には、入出力セレクタ34の
入力側で選択されたオーディオ信号或いはテスト信号が
選択される。
In the test mode and under conditions where the input section 33 is designated as a circuit block that generates a test signal, the test signal generated by the generator 35 is selected, and when the above conditions do not apply, the input/output selector The audio signal or test signal selected at the input side of 34 is selected.

この入出力セレクタ33で選択された信号は次段のデー
タ処理部38に供給される。
The signal selected by this input/output selector 33 is supplied to the data processing section 38 at the next stage.

データ処理部38は、チャンネルごとに設けられている
もので、このデータ処理部38内には、本来の信号処理
を行う回路(図示せず)の他に入出力セレクタ39、ジ
ェネレータ40、チェッカ41が設けられている。
The data processing unit 38 is provided for each channel, and includes an input/output selector 39, a generator 40, a checker 41, and a circuit (not shown) that performs original signal processing. is provided.

入出力セレクタ39の入力側では、コントローラ21か
らメインバス32を介して供給される制御信号に基づい
て、入力部33から供給されたオーディオ信号或いはテ
スト信号を、チェッカ41或いは信号処理を行う回路の
一方に供給する。
On the input side of the input/output selector 39, based on the control signal supplied from the controller 21 via the main bus 32, the audio signal or test signal supplied from the input section 33 is sent to the checker 41 or a circuit that performs signal processing. Supply to one side.

テストモードで且つデータ処理部38が機能チエツクを
行う診断回路ブロックと指定されている条件では、入力
部33から供給されたテスト信号が選択されると共に、
このテスト信号がチェッカ41に供給され、異常の有無
の検出がなされる。
In the test mode and under the condition that the data processing section 38 is designated as a diagnostic circuit block that performs a function check, the test signal supplied from the input section 33 is selected, and
This test signal is supplied to the checker 41, and the presence or absence of an abnormality is detected.

また、上述の条件に該当しない場合には、入力部33か
ら供給された上述のオーディオ信号或いはテスト信号は
、データ処理部38にて所定の信号処理が施される。
Further, if the above-mentioned conditions are not met, the above-mentioned audio signal or test signal supplied from the input section 33 is subjected to predetermined signal processing in the data processing section 38.

入出力セレクタ39の出力側では、テストモード時に、
コントローラ21からメインバス32を介して供給され
る制御信号に基づいてジェネレータ40で形成されるテ
スト信号と、入出力セレクタ39の入力側で選択された
オーディオ信号或いはテスト信号との内、一方が、コン
トローラ21の制御によって選択される。
On the output side of the input/output selector 39, in the test mode,
One of the test signal generated by the generator 40 based on the control signal supplied from the controller 21 via the main bus 32 and the audio signal or test signal selected on the input side of the input/output selector 39, The selection is made under the control of the controller 21.

テストモードで且つデータ処理部38がテスト信号を発
生する回路ブロックとして指定されている条件では、ジ
ェネレータ4oで形成されるテスト信号が選択され、ま
た、上述の条件に該当しない場合には、入出力セレクタ
39の入力側で選択されたオーディオ信号或いはテスト
信号が選択される。この入出力セレクタ39で選択され
た信号は次段のミックス部42に供給される。
In the test mode and under the condition that the data processing section 38 is designated as a circuit block that generates a test signal, the test signal generated by the generator 4o is selected, and when the above conditions are not met, the input/output The audio signal or test signal selected at the input side of the selector 39 is selected. The signal selected by this input/output selector 39 is supplied to a mixer 42 at the next stage.

ミックス部42は、複数チャンネルのオーディオ信号を
ミックスするもので、このミックス部42内には、本来
の信号処理を行う回路(図示せず)の他に、入出力セレ
クタ43、ジェネレータ44、チェッカ45が設けられ
ている。
The mixer 42 mixes audio signals of multiple channels, and includes an input/output selector 43, a generator 44, and a checker 45 in addition to a circuit (not shown) that performs original signal processing. is provided.

入出力セレクタ430入力側では、コントローラ21か
らメインバス32を介して供給される制御信号に基づい
て、データ処理部38から供給されたオーディオ信号或
いはテスト信号を、チェッカ45或いは信号処理を行う
回路の一方に供給する。
On the input side of the input/output selector 430, based on the control signal supplied from the controller 21 via the main bus 32, the audio signal or test signal supplied from the data processing section 38 is sent to the checker 45 or a circuit that performs signal processing. Supply to one side.

テストモードで且つミックス部42が機能チエツクを行
う診断回路ブロックと指定されている条件では、データ
処理部38から供給されたテスト信号が選択されると共
に、このテスト信号がチェッカ45に供給され、異常の
有無の検出がなされる。
In the test mode and under the condition that the mixer 42 is designated as a diagnostic circuit block that performs a function check, the test signal supplied from the data processor 38 is selected, and this test signal is also supplied to the checker 45 to detect an abnormality. The presence or absence of is detected.

また、上述の条件に該当しない場合には、データ処理部
38から供給されたオーディオ信号或いはテスト信号は
ミックス部42にて所定の信号処理が施される。
Further, if the above-mentioned conditions are not met, the audio signal or test signal supplied from the data processing section 38 is subjected to predetermined signal processing in the mix section 42.

入出力セレクタ43の出力側では、テストモード時に、
コントローラ21からメインバス32を介して供給され
る制御信号に基づいてジェネレータ44で形成されるテ
スト信号と、入出力セレクタ43の入力側で選択された
オーディオ信号或いはテスト信号との内、一方が選択さ
れる。
On the output side of the input/output selector 43, in the test mode,
One of the test signal generated by the generator 44 based on the control signal supplied from the controller 21 via the main bus 32 and the audio signal or test signal selected at the input side of the input/output selector 43 is selected. be done.

テストモードで且つミックス部42がテスト信号を発生
する回路ブロックとして指定されている条件では、ジェ
ネレータ44で形成されるテスト信号が選択され、また
、上述の条件に該当しない場合には、入出力セレクタ4
3の入力側で選択されたオーディオ信号或いはテスト信
号が選択される。この入出力セレクタ43で選択された
信号は次段の出力部46に供給される。
In the test mode and under the condition that the mixer 42 is designated as a circuit block that generates a test signal, the test signal generated by the generator 44 is selected, and if the above conditions do not apply, the input/output selector 4
The audio signal or test signal selected on the input side of No. 3 is selected. The signal selected by this input/output selector 43 is supplied to the output section 46 at the next stage.

出力部46内には、入出力セレクタ47、ジェネレータ
48、チェッカ49が設けられている。
In the output section 46, an input/output selector 47, a generator 48, and a checker 49 are provided.

入出力セレクタ47の入力側では、コントローラ21か
らメインバス32を介して供給される制御信号に基づい
て、ミックス部42から供給されたオーディオ信号或い
はテスト信号の選択がなされる。
On the input side of the input/output selector 47, an audio signal or a test signal supplied from the mixer 42 is selected based on a control signal supplied from the controller 21 via the main bus 32.

テストモードで且つ出力部46が機能チエツクを行う診
断回路ブロックとして指定されている条件では、ミック
ス部42から供給されたテスト信号が選択されると共に
、このテスト信号がチェッカ49に供給され、異常の有
無の検出がなされる。
In the test mode and under the conditions where the output section 46 is designated as a diagnostic circuit block that performs a function check, the test signal supplied from the mix section 42 is selected, and this test signal is supplied to the checker 49 to detect abnormalities. A presence/absence detection is performed.

上述の条件に該当しない場合、即ち、通常動作時には、
ミックス部42から供給されたオーディオ信号が入出力
セレクタ47の出力側に供給される。また、テストモー
ドであっても出力部46が機能チエツクを行う診断回路
ブロックとして指定されていない場合には、ミックス部
42から供給されたテスト信号が入出力セレクタ47の
出力側に供給される。
If the above conditions are not met, i.e. during normal operation,
The audio signal supplied from the mixer 42 is supplied to the output side of the input/output selector 47. Further, even in the test mode, if the output section 46 is not designated as a diagnostic circuit block that performs a function check, the test signal supplied from the mix section 42 is supplied to the output side of the input/output selector 47.

人出力セレクタ47の出力側では、テストモード時にコ
ントローラ21からメインバス32を介して供給される
制御信号に基づいてジェネレータ48で形成されるテス
ト信号と、入出力セレクタ47の入力側で選択されたテ
スト信号及び通常のオーディオ信号の内の一つが、コン
トローラ21の制御によって選択され、オーディオ信号
は端子50に、またテスト信号は、ループ信号経路31
に供給される。
On the output side of the human output selector 47, a test signal generated by the generator 48 based on the control signal supplied from the controller 21 via the main bus 32 in the test mode and a signal selected on the input side of the input/output selector 47 are output. One of the test signal and the normal audio signal is selected under the control of the controller 21, the audio signal being applied to the terminal 50 and the test signal being applied to the loop signal path 31.
is supplied to

テストモードで且つ出力部46がテスト信号を発生する
回路ブロックとして指定されている条件では、ジェネレ
ータ48で形成されるテスト信号が選択されてループ信
号経路31に供給される。
In the test mode and under conditions where the output section 46 is designated as a circuit block that generates a test signal, the test signal generated by the generator 48 is selected and supplied to the loop signal path 31.

また、テストモードではあっても出力部46がテスト信
号を発生する回路ブロックとして指定されていない場合
は、ミックス部42から供給されるテスト信号がループ
信号経路31に供給され、更に、通常動作の場合には、
ミックス部42から供給されるオーディオ信号が端子5
0から取出される。
Furthermore, even in the test mode, if the output section 46 is not designated as a circuit block that generates a test signal, the test signal supplied from the mix section 42 is supplied to the loop signal path 31, and furthermore, the test signal supplied from the mix section 42 is supplied to the loop signal path 31. in case of,
The audio signal supplied from the mixer 42 is connected to the terminal 5.
Extracted from 0.

図示の構成によれば、各回路ブロックのレベルで、或い
はセット全体のレベルで異常の有無を確認することがで
きる。
According to the illustrated configuration, the presence or absence of an abnormality can be confirmed at the level of each circuit block or at the level of the entire set.

テストモードの設定と、テストしたい回路ブロックの指
定或いは作動させるジェネレータとチェッカの指定をキ
ースイッチ24から入力し、これらの信号をコントロー
ラ21に供給する。
The test mode setting, the designation of the circuit block to be tested, or the designation of the generator and checker to be operated are inputted from the key switch 24, and these signals are supplied to the controller 21.

例えば、セット全体で、機能チエツクを行う場合には、
入力部33のジェネレータ35でテスト信号を形成する
ようにコントローラ21で制御すると共に、形成された
テスト信号をデータ処理部38、ミックス部42、出力
部46、更にループ信号経路31を介して入力部33の
チェッカ36にフィードバックさせる。
For example, when performing a function check on the entire set,
The controller 21 controls the generator 35 of the input section 33 to generate a test signal, and the generated test signal is sent to the input section via the data processing section 38, mix section 42, output section 46, and loop signal path 31. 33, the checker 36 is fed back.

上述のジェネレータ35で形成されたテスト信号は、デ
ータ処理部38、ミックス部42で、夫々、信号処理を
受けた後、入力部33のチェッカ36にて異常の有無の
検出がなされる。
The test signal generated by the generator 35 described above is subjected to signal processing in the data processing section 38 and the mixing section 42, respectively, and then the checker 36 of the input section 33 detects the presence or absence of an abnormality.

若し、異常が検出された場合には、LEDを点灯するよ
うに構成でき、異常の有無を容易に判断できるようにす
ることができる。これによって、セット全体で機能チエ
ツクを行える。
If an abnormality is detected, the LED can be configured to light up, making it possible to easily determine the presence or absence of an abnormality. This allows you to check the functionality of the entire set.

前述したセット全体の機能チエツクで異常の有ることが
確認された場合、異常の有る部分を特定することができ
る。これは、各回路ブロックは、それ自体正常であって
も、基板間、例えば、コネクタに異常が有るような場合
に役立つ。
If it is confirmed that there is an abnormality in the above-mentioned function check of the entire set, the part where the abnormality exists can be specified. This is useful when each circuit block itself is normal, but there is an abnormality between boards, for example, a connector.

例えば、キースイッチ24の操作によって、テストモー
ドに設定すると共に、作動させるジェネレータ35とチ
ェッカ45を指定すると、これらの信号がコントローラ
21に供給される。コントローラ21では、キースイッ
チ24から供給される上述の信号に基づいて、各回路ブ
ロックの動作を制御する。コントローラ21の制御によ
って、入力部33のジェネレータ35でテスト信号が形
成され、入力部33の入出力セレクタ34を介して、次
段のデータ処理部38内で信号処理が施された後、ミッ
クス部42の入出力セレクタ43を介してチェッカ45
に供給される。ミックス部42のチェッカ45にて異常
の有無を検出することによって、入力部33とデータ処
理部38間のコネクタ、データ処理部38内、データ処
理部38とミックス部42間のコネクタのいずれかに異
常のあることが確認される。
For example, when the test mode is set and the generator 35 and checker 45 to be activated are designated by operating the key switch 24, these signals are supplied to the controller 21. The controller 21 controls the operation of each circuit block based on the above-mentioned signals supplied from the key switch 24. Under the control of the controller 21, a test signal is generated by the generator 35 of the input section 33, and after being subjected to signal processing in the next stage data processing section 38 via the input/output selector 34 of the input section 33, the test signal is sent to the mix section. Checker 45 via input/output selector 43 of 42
is supplied to By detecting the presence or absence of an abnormality in the checker 45 of the mix section 42, the connector between the input section 33 and the data processing section 38, the connector inside the data processing section 38, or the connector between the data processing section 38 and the mix section 42 is connected. It is confirmed that there is an abnormality.

同様にして、連続する3つの回路ブロック毎に機能チエ
ツクを行うことによって、異常の有る部分を特定するこ
とができる。
Similarly, by performing a function check on each of three consecutive circuit blocks, it is possible to identify the abnormal part.

テストを行う回路ブロックは、上述の例のように1つに
限定されるものではなく、2つ以上の回路ブロックにわ
たって行うようにしてもよい。
The circuit block to be tested is not limited to one as in the above example, but may be performed over two or more circuit blocks.

また、入力部33、データ処理部38、ミックス部42
、出力部46に於いて、ジェネレータ35.40.44
.48で形成されたテスト信号を、ジェネレータ35.
40.44.48の設けられている当該回路ブロックに
、夫々供給すると共に、信号処理の施された信号を当該
回路ブロックのチェッカ36.41.45.49に戻す
ように構成することによって、入力部33、データ処理
部38、ミックス部42、出力部46を、各回路自体で
チエツクすることができる。
In addition, an input section 33, a data processing section 38, a mix section 42
, at the output section 46, the generator 35.40.44
.. The test signal formed at 48 is transmitted to generator 35 .
40, 44, and 48 are provided, and the signal after signal processing is returned to the checker 36, 41, 45, and 49 of the circuit block. The section 33, data processing section 38, mix section 42, and output section 46 can be checked in each circuit itself.

このように、ジェネレータからのテスト信号が、対象と
する回路ブロックで信号処理された後、次段の回路ブロ
ックのチェッカにて異常検出がなされるので、機能チエ
ツクを必要に応じて随時に行うことができ、機能チエツ
クに時間がかからず容易に行え、更に、従来に比して機
能チエツクのコストを低減できるものである。
In this way, after the test signal from the generator is processed by the target circuit block, abnormalities are detected by the checker of the next circuit block, so function checks can be performed as needed. The function check can be easily performed without taking much time, and the cost of the function check can be reduced compared to the conventional method.

(3)変形例 入力部33、データ処理部3日、ミックス部42、出力
部46内に設けられているジェネレータ35.40.4
4.48及びチェッカ36.41.45.49の機能を
、プログラムに基づくコントローラ21の制御で代替さ
せることも可能である。
(3) Modification Generators 35, 40, 4 provided in the input section 33, data processing section 3, mix section 42, and output section 46
It is also possible to replace the functions of the checkers 4.48 and 36.41.45.49 with the control of the controller 21 based on a program.

例えば、入力部33、データ処理部38、ミックス部4
2、出力部46内にレジスタを設け、コントローラ21
からメインバス32を介して、入力部33、データ処理
部38、ミックス部42、出力部46にテストデータを
供給する。
For example, the input section 33, the data processing section 38, the mix section 4
2. A register is provided in the output section 46, and the controller 21
Test data is supplied from the main bus 32 to the input section 33 , data processing section 38 , mix section 42 , and output section 46 .

各回路ブロックでは、コントローラ21から供給される
テストデータをレジスタに取込み、このレジスタからテ
ストデータを読出してテストデータに基づいて信号処理
を行い、その結果をレジスタに格納する。
In each circuit block, test data supplied from the controller 21 is taken into a register, the test data is read from the register, signal processing is performed based on the test data, and the result is stored in the register.

コントローラ21からの要求によって、レジスタに格納
されているデータが読出され、コントローラ21によっ
て解析される。この結果、入力部33、データ処理部3
8、ミックス部42、出力部46の機能チエツクが行わ
れ、異常の有無が検出される。尚、前述の一実施例の場
合と同様に、コントローラ21から供給されるテストデ
ータを、入力部33、データ処理部38、ミックス部4
2、出力部46、ループ信号経路31を通して信号処理
させることによって、セット全体の異常の有無の確認、
機能チエツクを行うことができる。
In response to a request from the controller 21, data stored in the register is read and analyzed by the controller 21. As a result, the input section 33, the data processing section 3
8. The functions of the mix section 42 and output section 46 are checked to detect the presence or absence of an abnormality. Note that, as in the case of the above-mentioned embodiment, the test data supplied from the controller 21 is sent to the input section 33, the data processing section 38, and the mix section 4.
2. Checking whether there is any abnormality in the entire set by processing the signal through the output unit 46 and the loop signal path 31;
A function check can be performed.

〔発明の効果〕〔Effect of the invention〕

この発明にかかるデジタル機器によれば、ジェネレータ
からのテスト信号が対象とする回路ブロックで信号処理
された後、チェッカにて異常の有無の検出がなされるの
で、回路ブロックの機能チエツクを必要に応じて随時に
行うことができ、機能チエツクに時間がかからず容易に
行え、更に、従来に比して機能チエツクのコストを大幅
に低減できるという効果がある。
According to the digital device according to the present invention, after the test signal from the generator is processed by the target circuit block, the presence or absence of an abnormality is detected by the checker, so that the function of the circuit block can be checked as necessary. The function check can be performed at any time, the function check does not take much time, and the function check can be easily performed, and the cost of the function check can be significantly reduced compared to the conventional method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すブロック図、第2図
はビデオサウンドプロセッサの構成を示すブロック図、
第3図はプロセッサ内部の構成を示す図、第4図及び第
5図は従来の機能チエツクの例を示す図である。 図面における主要な符号の説明 2:デジタルオーディオミキサ、 22:プロセッサ、 31:ループ信号経路、33:入
力部、 35.40.44.48ニジエネレータ、36. 41. 45. 49、 3 :チェッカ・ 3日:データ処理部、 42:ミックス部、 6 :出力部。
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a video sound processor,
FIG. 3 is a diagram showing the internal configuration of the processor, and FIGS. 4 and 5 are diagrams showing examples of conventional function checks. Explanation of main symbols in the drawings 2: Digital audio mixer, 22: Processor, 31: Loop signal path, 33: Input section, 35.40.44.48 Nizi generator, 36. 41. 45. 49, 3: Checker, 3rd: Data processing section, 42: Mix section, 6: Output section.

Claims (1)

【特許請求の範囲】 最終出力段から入力段まで、診断用のループ信号系を設
け、 複数の回路ブロックの内、少なくとも一つの回路ブロッ
クに、テスト信号を発生するジェネレータ機能と、異常
を検出し得るチェッカ機能を持つように制御される手段
が設けられたことを特徴とするデジタル機器。
[Claims] A loop signal system for diagnosis is provided from the final output stage to the input stage, and at least one of the plurality of circuit blocks has a generator function for generating a test signal and a function for detecting an abnormality. A digital device characterized in that it is provided with means for being controlled so as to have a checker function to obtain a checker function.
JP2080493A 1990-03-28 1990-03-28 Digital equipment Expired - Fee Related JP2985215B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2080493A JP2985215B2 (en) 1990-03-28 1990-03-28 Digital equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2080493A JP2985215B2 (en) 1990-03-28 1990-03-28 Digital equipment

Publications (2)

Publication Number Publication Date
JPH03279881A true JPH03279881A (en) 1991-12-11
JP2985215B2 JP2985215B2 (en) 1999-11-29

Family

ID=13719828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2080493A Expired - Fee Related JP2985215B2 (en) 1990-03-28 1990-03-28 Digital equipment

Country Status (1)

Country Link
JP (1) JP2985215B2 (en)

Also Published As

Publication number Publication date
JP2985215B2 (en) 1999-11-29

Similar Documents

Publication Publication Date Title
EP0264947B1 (en) Diagnostic system for a digital signal processor
JP2773372B2 (en) Editing device
GB2252194A (en) Automatic copying in video recorder apparatus
JPH03279881A (en) Digital equipment
EP1291662B1 (en) Debugging system for semiconductor integrated circuit
US5157508A (en) Television signal equipment assignment matrix including passive switching
US5249084A (en) Method and apparatus for dubbing a recorded video tape in synchronism with the playing of the video tape
EP0608048A2 (en) Method and apparatus for selecting signal lines for their connection to a plurality of audio-visual devices
JP2550251Y2 (en) Digital audio mixer
KR0151958B1 (en) Full automatic waveform inspection adjustment apparatus
JPS6275901A (en) Copy prohibiting device for recording and reproducing device
JPS5944671A (en) Automatic testing device of printed board
JPS60243731A (en) Self-diagnosis device of magnetic disc control device
KR0134367Y1 (en) Playing control circuit for vtr
KR20000044054A (en) Apparatus for examining logic circuit of vcr
JPH089976Y2 (en) Magnetic recording / reproducing device
CN118260142A (en) Interrupt controller testing method and device, electronic equipment and readable storage medium
KR920008938B1 (en) Screen displaying method and apparatus
JPH06202889A (en) Fault detection device for multiple input/output circuit system
JPH01196995A (en) Self-diagnostic device in video switching device
JPS6269344A (en) Control system for input and output device
KR980009526U (en) OSD overlapping prevention system during playback / recording by multiple VSI connection
JPH0677918A (en) Multiplex audio controller
JPH0863826A (en) Set information input unit
JPH03289522A (en) Plant monitoring apparatus

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees