JPS5944124A - 周波数の異常検出方法 - Google Patents
周波数の異常検出方法Info
- Publication number
- JPS5944124A JPS5944124A JP15469382A JP15469382A JPS5944124A JP S5944124 A JPS5944124 A JP S5944124A JP 15469382 A JP15469382 A JP 15469382A JP 15469382 A JP15469382 A JP 15469382A JP S5944124 A JPS5944124 A JP S5944124A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- pulse
- circuit
- frequency dividing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、クロックパルス列の周波数によって制御され
る制御対象のクロックパルス列の異常発生時の保護を目
的とした、周波数の異常検出法に関する。
る制御対象のクロックパルス列の異常発生時の保護を目
的とした、周波数の異常検出法に関する。
クロックパルス列の周波数によって制御される対象の一
つとして、可変電圧、可変周波数インバータ(以下VV
VFと呼ぶ)が掲げられる。第1図にその−例として、
電圧形インバータの、4圧制御T1を整流器側C行なう
場合のV’VVFの制御ブロック図を示す。lは整流器
、2は直流リアクトル、31’l D Cフィルタコン
デンサ、4Iiインバ一タ部5はインバータ出力変圧器
、6は負荷心動機、7は出力′屈出検出用変圧器である
。8は准圧周波教設定器で所定の框圧基草有号Vユ と
、周波数基準信号Vf を発生する。OAIは演rJ増
rf]器で、電圧基準信号v几 と出力電圧帰還信号v
o をつき合わせて[ル圧制御信号■αを発生し、位
゛相制御回路9を1F有して、整流器側の電圧制御11
1金行lつ。IOはI硯圧制御発振器(以下V/F発撮
器と略)、Vfに比例したクロックパルス列CP を
発生する。クロックパルス列CP は分周回路11にC
分周された後、パルスアンプ12全通して各インバータ
構成素子にゲート信号を与える。
つとして、可変電圧、可変周波数インバータ(以下VV
VFと呼ぶ)が掲げられる。第1図にその−例として、
電圧形インバータの、4圧制御T1を整流器側C行なう
場合のV’VVFの制御ブロック図を示す。lは整流器
、2は直流リアクトル、31’l D Cフィルタコン
デンサ、4Iiインバ一タ部5はインバータ出力変圧器
、6は負荷心動機、7は出力′屈出検出用変圧器である
。8は准圧周波教設定器で所定の框圧基草有号Vユ と
、周波数基準信号Vf を発生する。OAIは演rJ増
rf]器で、電圧基準信号v几 と出力電圧帰還信号v
o をつき合わせて[ル圧制御信号■αを発生し、位
゛相制御回路9を1F有して、整流器側の電圧制御11
1金行lつ。IOはI硯圧制御発振器(以下V/F発撮
器と略)、Vfに比例したクロックパルス列CP を
発生する。クロックパルス列CP は分周回路11にC
分周された後、パルスアンプ12全通して各インバータ
構成素子にゲート信号を与える。
このブロック図において、10のV/F発振器に異常が
発生し、所定の周波数をもったCp k発生できないと
、VVVFは螺圧と周波数の比が一定(以下V/F一定
と略)の運転ft、継続できなくなる。
発生し、所定の周波数をもったCp k発生できないと
、VVVFは螺圧と周波数の比が一定(以下V/F一定
と略)の運転ft、継続できなくなる。
VVVFの周波数信号に異常が発生した場合、周波数信
号を監視して異常を検出することが困難であった。これ
はVVVFの周波数が可変であるため、周波数信号から
正常、異常を判別することが難しいことによる。したが
って従来のVVVFの周波数異常に対する保護は、周波
数信号を直接監視するのではなく、周波数信号の異常に
よって生じる主回路側の異常、例えば電圧と周波数の比
の異常を、あるいは出力過電流を検出して、停止保護を
かけるということで特別な検出は行なっていなかった。
号を監視して異常を検出することが困難であった。これ
はVVVFの周波数が可変であるため、周波数信号から
正常、異常を判別することが難しいことによる。したが
って従来のVVVFの周波数異常に対する保護は、周波
数信号を直接監視するのではなく、周波数信号の異常に
よって生じる主回路側の異常、例えば電圧と周波数の比
の異常を、あるいは出力過電流を検出して、停止保護を
かけるということで特別な検出は行なっていなかった。
しかし、周波数信号の異常によって生ずる主回路の異常
を検出する場合、保護が遅れろという問題があった。ま
た、最近はシステムの信頼性の向上のために、信号の二
重化を行なう場合か多くなってきているが、周波数信号
の異常を検出できないと異常となったV/F発撮器をバ
ックアップ用のV/F発振器と切換えることができない
と込う問題がある。さらには、制御盤と制御対象である
変換装置が別置で距離が離れている場合にはノイズの侵
入等を考慮すると周波数信号の監視を行なうことがシス
テムの信頼上望ましい。
を検出する場合、保護が遅れろという問題があった。ま
た、最近はシステムの信頼性の向上のために、信号の二
重化を行なう場合か多くなってきているが、周波数信号
の異常を検出できないと異常となったV/F発撮器をバ
ックアップ用のV/F発振器と切換えることができない
と込う問題がある。さらには、制御盤と制御対象である
変換装置が別置で距離が離れている場合にはノイズの侵
入等を考慮すると周波数信号の監視を行なうことがシス
テムの信頼上望ましい。
本発明は、前記問題点に鑑みてなされたもので、周波数
の加減速率を考慮した周波数でV/F発撮器よりのクロ
ックパルス列”P e 4 、クロックパルス列CP
から得られる所定の2つのパルスの間隔を保持するよう
にして発生するパルスと、クロックパルスCp ’5
r:分周して得られる第2の分周回路の出力パルスとの
発生のタイミングを比較し、所定の加減速率以上に周波
数が変化したことをもって周波数信号の異常を検出する
、周波数の異常検出方法を提供することを目的としてい
る。
の加減速率を考慮した周波数でV/F発撮器よりのクロ
ックパルス列”P e 4 、クロックパルス列CP
から得られる所定の2つのパルスの間隔を保持するよう
にして発生するパルスと、クロックパルスCp ’5
r:分周して得られる第2の分周回路の出力パルスとの
発生のタイミングを比較し、所定の加減速率以上に周波
数が変化したことをもって周波数信号の異常を検出する
、周波数の異常検出方法を提供することを目的としてい
る。
以下、本発明の一実施例について第2図乃至第8図を用
いて説明する。第2図に示すように、周波数異常検出回
路13は、V/F発振器JOと分周回路11の間に設け
る。第3図に、周波数異常検出回路内の制餌1ブロック
図を示す。14は第1の分周回路、15はカウンター回
路で、第1の分周回路14より出力されたパルスPs7
jxらPeが人力されるまでの間、発振器16よシ入力
されるパルスをカウントし、Pe よりPs とP
eそれぞれcr) ハ/l/ 、Xの間隔だけ遅れたタ
イミングでパルスPdを発生する。17は第2の分周回
路、Pfは第2の分周回路17よ多出力されるパルス、
18はPdとPf の2パルス、の入力のタイミングを
比較することによりパルス列の異常を検出する異常判別
回路である。第4図は加速時の周波数異常検出回路のタ
イムチャート%第5因、第6図は各々、カウンター回路
、異常判別回路のブロック図、第7図は異常判別回路の
タイムチャート、第8図は減速時の周波数異常検出回路
のタイムチャートである。
いて説明する。第2図に示すように、周波数異常検出回
路13は、V/F発振器JOと分周回路11の間に設け
る。第3図に、周波数異常検出回路内の制餌1ブロック
図を示す。14は第1の分周回路、15はカウンター回
路で、第1の分周回路14より出力されたパルスPs7
jxらPeが人力されるまでの間、発振器16よシ入力
されるパルスをカウントし、Pe よりPs とP
eそれぞれcr) ハ/l/ 、Xの間隔だけ遅れたタ
イミングでパルスPdを発生する。17は第2の分周回
路、Pfは第2の分周回路17よ多出力されるパルス、
18はPdとPf の2パルス、の入力のタイミングを
比較することによりパルス列の異常を検出する異常判別
回路である。第4図は加速時の周波数異常検出回路のタ
イムチャート%第5因、第6図は各々、カウンター回路
、異常判別回路のブロック図、第7図は異常判別回路の
タイムチャート、第8図は減速時の周波数異常検出回路
のタイムチャートである。
第3図の制御ブロック図、第4図のタイムチャートラ用
いて加速時の周波数異常検出の動作の一例について説明
する。
いて加速時の周波数異常検出の動作の一例について説明
する。
V/F発振器よ多出力されるクロックパルス列C。
を1/′rnに分周してパルスPs及びPe を得る。
rnは後で記述するパルス列の加速車から決定される条
件を満たす数である。第5図は、カウンター回路のブロ
ック図で、パルスPSが入力されるとIJ P/d (
IWN切換回路19より出力されるU T) )i U
Pカウント指令となF)UP/dOWNカウンタ2o
に入力される。02740wNカウンタ20には常時高
周波の4 準ハルスf、が入力されてしり、LIPカウ
ント指令人力によつ゛CUPカウントを開始する。UP
/dOwH切換回路19に、パルスPeが入力されるこ
とにより、UDは(’OWNカウント指令に切換1クリ
、UP/dowNカウンタ20 iJ: Cl0WNカ
ウントを開始する。Psパルス入力からPCパルス入力
までの時間に基準パルスf、をUPカウントした数だけ
d OWNカウントし、カウント終了にてパルスPf
を発生する。基準パルス(rとして、高精度の定周波パ
ルスを用いることにより PSとPeそれぞれのパルス間隔=PeとPfそれぞれ
の間隔の関係を実現ごきる。以後2つのパルスの間隔を
表わす記号として記号〜を用いることとする。
件を満たす数である。第5図は、カウンター回路のブロ
ック図で、パルスPSが入力されるとIJ P/d (
IWN切換回路19より出力されるU T) )i U
Pカウント指令となF)UP/dOWNカウンタ2o
に入力される。02740wNカウンタ20には常時高
周波の4 準ハルスf、が入力されてしり、LIPカウ
ント指令人力によつ゛CUPカウントを開始する。UP
/dOwH切換回路19に、パルスPeが入力されるこ
とにより、UDは(’OWNカウント指令に切換1クリ
、UP/dowNカウンタ20 iJ: Cl0WNカ
ウントを開始する。Psパルス入力からPCパルス入力
までの時間に基準パルスf、をUPカウントした数だけ
d OWNカウントし、カウント終了にてパルスPf
を発生する。基準パルス(rとして、高精度の定周波パ
ルスを用いることにより PSとPeそれぞれのパルス間隔=PeとPfそれぞれ
の間隔の関係を実現ごきる。以後2つのパルスの間隔を
表わす記号として記号〜を用いることとする。
次に第2の分周回路の動作について説明する。
第1の分周回路では加速率の条件から決TでするInと
いうθで分局を行ないPs、Peを発生させた。クロッ
クパルス列CP でみればPeに対応するパルスはPS
に対応するパルスからmパルス目である。
いうθで分局を行ないPs、Peを発生させた。クロッ
クパルス列CP でみればPeに対応するパルスはPS
に対応するパルスからmパルス目である。
第2の分周回路は、パルス列CP のPeに対応するパ
ルスから数えて1n+1パルス目を発生させるものとし
、これをPf とする。mを決定してあれば、パルス
列CsからPs 、 Pe 、 Pfを分周するのは容
易である。
ルスから数えて1n+1パルス目を発生させるものとし
、これをPf とする。mを決定してあれば、パルス
列CsからPs 、 Pe 、 Pfを分周するのは容
易である。
今、カウンター回路によシ、
PsS−Pe=Pe〜Pd=]/f(1)が成り立って
いるとする。CP のパルス列中Peに対応するパルス
発生時のクロックパルス列CPの周波数をmf、加速率
をXとするとPe に対応するパルスを基準(θ見目パ
ルス)として基準Pe 〜1パルス目 1酊 1′<″2目〜2′< /″2目 mf買、
1+マ)−また基準Pe パルスとnlパルス目の間隔
は・ ・(2) これを近似して一61Tロー で表わ゛ノーものとする
。
いるとする。CP のパルス列中Peに対応するパルス
発生時のクロックパルス列CPの周波数をmf、加速率
をXとするとPe に対応するパルスを基準(θ見目パ
ルス)として基準Pe 〜1パルス目 1酊 1′<″2目〜2′< /″2目 mf買、
1+マ)−また基準Pe パルスとnlパルス目の間隔
は・ ・(2) これを近似して一61Tロー で表わ゛ノーものとする
。
Pe−114と5i□□□13e、/(ルス〜Inパル
ス目の時間の差を求めもと (3)式と基助よりrnパルス目〜m+ 1パルス目を
比較して(4)の不等式を考える。
ス目の時間の差を求めもと (3)式と基助よりrnパルス目〜m+ 1パルス目を
比較して(4)の不等式を考える。
(4)式は周波数VC5べ存しない。また、設計段階で
加速率Xは決定できるので、n辺tま求めることがIn
:正の:畷数 Inの単調減少関数 ’n →OICテf(rn) −+ 00rn→(3)
にてf(m)→O で左辺−は正の数であるから(4)式を満たすmの1+
X 範囲は決定できる。いいがえると正常な状態(ノクルス
列が設計加速率以内で変化している状態)では(4)式
が成りたち、(4)式が成り立たなくなった状態を異常
と判別することができる。これは、第4図のタイムチャ
ートにてPf がPdよりも早く発生したことと等価
である。周波数異常判別回路20のブロック図の一例を
第6図にそのタイムチャートを示す。23はフリップフ
ロップでPd にてセット、Pf をディレィ回路24
をへて出力さ、+またPfdにてリセットされる。25
はアンド回路、Saは異常検出信号である。図6のタイ
ムチャートに示すように、Pd、Pfの順で入力される
場合にはPfはアンド回路24でブロックされるが、P
f、PdO順となると周波数異常検出信号8a が出力
される。
加速率Xは決定できるので、n辺tま求めることがIn
:正の:畷数 Inの単調減少関数 ’n →OICテf(rn) −+ 00rn→(3)
にてf(m)→O で左辺−は正の数であるから(4)式を満たすmの1+
X 範囲は決定できる。いいがえると正常な状態(ノクルス
列が設計加速率以内で変化している状態)では(4)式
が成りたち、(4)式が成り立たなくなった状態を異常
と判別することができる。これは、第4図のタイムチャ
ートにてPf がPdよりも早く発生したことと等価
である。周波数異常判別回路20のブロック図の一例を
第6図にそのタイムチャートを示す。23はフリップフ
ロップでPd にてセット、Pf をディレィ回路24
をへて出力さ、+またPfdにてリセットされる。25
はアンド回路、Saは異常検出信号である。図6のタイ
ムチャートに示すように、Pd、Pfの順で入力される
場合にはPfはアンド回路24でブロックされるが、P
f、PdO順となると周波数異常検出信号8a が出力
される。
次に減速時の検出方法を図8のタイムチャートにて説明
する。減速の場合も加速時と同様に検出できるが、減速
時はPf としてm−1ノ(ルス目の)くルスに着目
する。減速率をyとして、図8のタイムチャートにてP
eに対応するノ(ルス全基準とし基準pe 〜1
発目パルス ±mf m−1発11ハルス〜m発目パルス −
+nf、(] 3’)In−1 また、基準pe とm発目の間隔は 基準re〜1n発目の時間の差を求めるとて 1 f(] Y) mf(1−y)”−’
””” ”’が成り立てばよい。減速率yは設計に°C
既知であるので(6)式を満たすmけ決定できる。減速
時の周波数異常は(6)式を(岡だすmを分局比として
選定した状態で(6)式が成立しなくなったことをもっ
て検出すればよい。これは第8図のタイムチャートにお
いて、Pd がPf よりも早く出力さ7’Lること
と等価である。
する。減速の場合も加速時と同様に検出できるが、減速
時はPf としてm−1ノ(ルス目の)くルスに着目
する。減速率をyとして、図8のタイムチャートにてP
eに対応するノ(ルス全基準とし基準pe 〜1
発目パルス ±mf m−1発11ハルス〜m発目パルス −
+nf、(] 3’)In−1 また、基準pe とm発目の間隔は 基準re〜1n発目の時間の差を求めるとて 1 f(] Y) mf(1−y)”−’
””” ”’が成り立てばよい。減速率yは設計に°C
既知であるので(6)式を満たすmけ決定できる。減速
時の周波数異常は(6)式を(岡だすmを分局比として
選定した状態で(6)式が成立しなくなったことをもっ
て検出すればよい。これは第8図のタイムチャートにお
いて、Pd がPf よりも早く出力さ7’Lること
と等価である。
以上、加速時と減速時の周波数異常検出を別々に述べて
きたが、両者を併用させることも、もちろん可能である
。その場合、加速用、減速用のmの値が違ってくること
を注意し、VVVFの出力周波数、インバータ相数を考
慮してクロックパルスCP の周波数を決定する必要が
ある。
きたが、両者を併用させることも、もちろん可能である
。その場合、加速用、減速用のmの値が違ってくること
を注意し、VVVFの出力周波数、インバータ相数を考
慮してクロックパルスCP の周波数を決定する必要が
ある。
マタ、クロックパルスCP 喪失時については、本方式
と、U P/d OWNカウンタの設定値に上限を設け
ることによ勺検出可能である。すなJフち、PsとPe
間でクロックパルスが喪失した場合は、UP/doWN
カウンターが、V V V I”の最低周波数から決定
される上限値以上基準パルスfrをカウントすることに
よって検出し、Pe の後でクロックパルスが喪失した
場合は、Pdのみが出力され、Pfは出力てれないので
、減速時の周波数異常検出回路で4食出することができ
る。
と、U P/d OWNカウンタの設定値に上限を設け
ることによ勺検出可能である。すなJフち、PsとPe
間でクロックパルスが喪失した場合は、UP/doWN
カウンターが、V V V I”の最低周波数から決定
される上限値以上基準パルスfrをカウントすることに
よって検出し、Pe の後でクロックパルスが喪失した
場合は、Pdのみが出力され、Pfは出力てれないので
、減速時の周波数異常検出回路で4食出することができ
る。
以上、説明したように、本発明によれば周波数の変化す
るパルス列において既知の加減速率から決定される分周
比によって3周される分周回路から発生する所定の2つ
のパルスの間隔を保持するように発生ずるパルスと、前
記2パルス間を、既知の加減速率から決定される値で分
周する第2の分周回路から発生される所定のパルスとの
発生のタイミングを比較して周波数の異常が検出できる
ように(゛1イ成したので、周波数信号の制御対象の周
波数異常に対する検出、保護をはやくできると供に、周
波数信号の二重化のための異常検出から信号の切換えを
可能にし、制御の信頼性ケ高める効′果がある。
るパルス列において既知の加減速率から決定される分周
比によって3周される分周回路から発生する所定の2つ
のパルスの間隔を保持するように発生ずるパルスと、前
記2パルス間を、既知の加減速率から決定される値で分
周する第2の分周回路から発生される所定のパルスとの
発生のタイミングを比較して周波数の異常が検出できる
ように(゛1イ成したので、周波数信号の制御対象の周
波数異常に対する検出、保護をはやくできると供に、周
波数信号の二重化のための異常検出から信号の切換えを
可能にし、制御の信頼性ケ高める効′果がある。
第1図は電圧形インバータによるV V V i”の構
成図、第2図は周波数信号異常検出回路の挿入位置を示
すブロック図、第3図は同波数異常・演出回路の制御ブ
ロック図、第4図は加速時の検出回路の動作を示す図、
第5図はカウンター回路のブロック図、第6図、第7図
は異常判別回路のブロック図及びそのタイムチャートで
ある。第8図は減速時の周波数異常検出回路の動作を承
す図である。 1 整流器 2 直流リアクトル 3・・・DCフィル
タコンデンサ 4・・・インバー タ部5 インバータ
出方変圧器 (j・負荷7 ・出力′シ圧検出用変圧器
8 電圧IJfl波数設定器 9 ・位相制御回路
1o・−74発振器11、14.17・分局回路 12
パルスアンプ13・・周波数異常検出回路 15
カウンター回路16・発振器 18 異常判別回路 1
9・UP/dowN切換回路 20UP/dowNカウ
ンター 21.几−8フリツプフロツプ 22・・ディ
レィ回路 23 アンド回路 vR電圧基準信号 V
f 周波数基準信号 Vα電圧制御信号 vo 市
1圧帰還信号Pd カウンタ出力パルス Pf 周
波数異常判別用比較パルス Sa・周波数異常検出信号
(t −IJI〕/dowカウンタ用基準パルス1)f
dPfJ堅延パノトス (ジ フリップフロップ出力言
−号X 加速率 yL威速度 (7317) 代理人 弁理士 則 近 憲 佑 (
ほか1名)第1図 第4図 Pf − 第5図 第6図
成図、第2図は周波数信号異常検出回路の挿入位置を示
すブロック図、第3図は同波数異常・演出回路の制御ブ
ロック図、第4図は加速時の検出回路の動作を示す図、
第5図はカウンター回路のブロック図、第6図、第7図
は異常判別回路のブロック図及びそのタイムチャートで
ある。第8図は減速時の周波数異常検出回路の動作を承
す図である。 1 整流器 2 直流リアクトル 3・・・DCフィル
タコンデンサ 4・・・インバー タ部5 インバータ
出方変圧器 (j・負荷7 ・出力′シ圧検出用変圧器
8 電圧IJfl波数設定器 9 ・位相制御回路
1o・−74発振器11、14.17・分局回路 12
パルスアンプ13・・周波数異常検出回路 15
カウンター回路16・発振器 18 異常判別回路 1
9・UP/dowN切換回路 20UP/dowNカウ
ンター 21.几−8フリツプフロツプ 22・・ディ
レィ回路 23 アンド回路 vR電圧基準信号 V
f 周波数基準信号 Vα電圧制御信号 vo 市
1圧帰還信号Pd カウンタ出力パルス Pf 周
波数異常判別用比較パルス Sa・周波数異常検出信号
(t −IJI〕/dowカウンタ用基準パルス1)f
dPfJ堅延パノトス (ジ フリップフロップ出力言
−号X 加速率 yL威速度 (7317) 代理人 弁理士 則 近 憲 佑 (
ほか1名)第1図 第4図 Pf − 第5図 第6図
Claims (2)
- (1)可変周波数パルス列の加速率によシ決定される分
局比に分周する第1の分周回路と、高周波基準周波数信
号発生する発振器と、前記分周回路で分周された2つの
パルスの間隔を、前記高周波基準信号を用いて計数し、
所定時期にパルスを発生するカウンター回路と、パルス
列の加速率により決定される分周比にて所定のパルスを
発生する第2の分周回路と、前記カウンター回路の出力
パルスと第2の分局回路の出力パルスの発生順序を比較
する回路とからt3成され、第2の分周回路の出力パル
スが、カウンター回路の出力パルスよりも先に発生した
ことをも′つてパルス列の異常を検出する周波数の異常
検出方法。 - (2) 可変周波数パルス列の減速率によシ決定され
る分局比に分周する第1の分周回路と、高周波基準周波
数信号を発生する発振器と、前記分周回路で分周された
2つのパルスの間隔?、前記高周波基準信号を用いて計
数し、所定時期にパルスを発生するカウンター回路と、
パルス列の減速率により決定される分局比にて所定のパ
ルスを発生する第2の分周回路と、前記カウンター回路
の出力パルスと第2の分周回路の出力パルスの発生順序
を比較する回路とから構成され、カウンター回路の出力
パルスが、第2の分周回路の出力パルスよりも先に発生
したことをもってパルス列の異常を検出する周波数の異
常検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15469382A JPS5944124A (ja) | 1982-09-07 | 1982-09-07 | 周波数の異常検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15469382A JPS5944124A (ja) | 1982-09-07 | 1982-09-07 | 周波数の異常検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5944124A true JPS5944124A (ja) | 1984-03-12 |
Family
ID=15589869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15469382A Pending JPS5944124A (ja) | 1982-09-07 | 1982-09-07 | 周波数の異常検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5944124A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0241706A (ja) * | 1988-08-03 | 1990-02-09 | Toshiba Kokan Kk | 金属管の絞り加工方法及びその装置並びに金属管の絞り研磨加工方法及びその装置 |
JPH08257609A (ja) * | 1995-03-24 | 1996-10-08 | Kocks Tech Gmbh & Co | 管状の或いは棒状の被圧延材を傾斜圧延するための装置 |
-
1982
- 1982-09-07 JP JP15469382A patent/JPS5944124A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0241706A (ja) * | 1988-08-03 | 1990-02-09 | Toshiba Kokan Kk | 金属管の絞り加工方法及びその装置並びに金属管の絞り研磨加工方法及びその装置 |
JPH08257609A (ja) * | 1995-03-24 | 1996-10-08 | Kocks Tech Gmbh & Co | 管状の或いは棒状の被圧延材を傾斜圧延するための装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2912948B2 (ja) | 位相検出器 | |
US5920214A (en) | Method and apparatus for generating an eight-to-fourteen modulation data restoring clock signal | |
JPH08307250A (ja) | デジタルpll | |
US4206414A (en) | Electrical synchronizing circuits | |
US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
JPS5944124A (ja) | 周波数の異常検出方法 | |
CN108183708B (zh) | 相位锁定检测方法及其电路、锁相环 | |
US4630188A (en) | Multi-zone ramp system for digital pulse generator and large scale integrated chip embodying the same | |
US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
JPS5957530A (ja) | 位相同期回路 | |
JPH05243982A (ja) | 信号を同期するための方法と装置 | |
US5610541A (en) | Reset signal generation method and apparatus for use with a microcomputer | |
US5831683A (en) | Clock signal generating apparatus and clock signal generating method | |
US3766484A (en) | Detection of cycle slippage between two signals | |
KR930010918B1 (ko) | 분산형 프레임 구조의 병렬 프레임 검출회로 | |
US5459752A (en) | Simple digital method for controlling digital signals to achieve synchronization | |
KR0184186B1 (ko) | 디지탈처리 위상동기루프의 위상 검출장치 | |
JPH01298976A (ja) | モータ回転速度制御回路 | |
JPH04215338A (ja) | Pll回路 | |
SU1146800A2 (ru) | Цифровой синтезатор частот | |
SU1113893A1 (ru) | Устройство автоподстройки фазы тактовых импульсов | |
JPS583568A (ja) | 転流失敗検出装置 | |
KR20020074848A (ko) | 위상제어정류기용 점호펄스 발생장치 및 그 방법 | |
SU1481692A2 (ru) | Устройство сравнени средних частот следовани двух импульсных потоков | |
SU1379779A1 (ru) | Стабилизатор посто нного напр жени |