JPS5941637Y2 - 電圧−周波数変換回路 - Google Patents
電圧−周波数変換回路Info
- Publication number
- JPS5941637Y2 JPS5941637Y2 JP1979081278U JP8127879U JPS5941637Y2 JP S5941637 Y2 JPS5941637 Y2 JP S5941637Y2 JP 1979081278 U JP1979081278 U JP 1979081278U JP 8127879 U JP8127879 U JP 8127879U JP S5941637 Y2 JPS5941637 Y2 JP S5941637Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- resistor
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は、電源電圧に応じて発振周波数を変化できる電
圧−周波数変換回路に関する。
圧−周波数変換回路に関する。
本考案の目的は、電源電圧の高い時は周波数が高く電源
電圧の低い時は周波数が低くなる特性を有し、用途に応
じて発振周波数の変化量を可変できるパルス発生回路を
提供することにある。
電圧の低い時は周波数が低くなる特性を有し、用途に応
じて発振周波数の変化量を可変できるパルス発生回路を
提供することにある。
本考案の他の目的は、電源電圧の変動のある電源(例え
ば乾電池等)を駆動源とした電子装置の制御に於いて、
電源変動に対して一定エネルギを供給するべく、通電幅
を変化する基準信号を得るパルス発生回路を提供するこ
とにある。
ば乾電池等)を駆動源とした電子装置の制御に於いて、
電源変動に対して一定エネルギを供給するべく、通電幅
を変化する基準信号を得るパルス発生回路を提供するこ
とにある。
第1図は従来からある発振回路である。
1はNPN型トランジスタ、2はPNP型トランジスタ
でありエミッタどうしが接続されている。
でありエミッタどうしが接続されている。
NPN型トランジスタ1のコレクタと電源の山側との間
には負荷抵抗3が、NPN型トランジスタ1のコレクタ
とPNP型トランジスタ2のベースとの間にはコンデン
サ4が、PNP型トランジスタ2のベースと電源の(ハ
)側との間には抵抗5が、NPN型トランジスタ1のベ
ースと電源の(山側との間には抵抗6が、NPNトラン
ジスタ1のベースと電源の(ハ)側との間には、発振周
波数の決定に関与する充放電用のコンデンサ7がそれぞ
れ接続されている。
には負荷抵抗3が、NPN型トランジスタ1のコレクタ
とPNP型トランジスタ2のベースとの間にはコンデン
サ4が、PNP型トランジスタ2のベースと電源の(ハ
)側との間には抵抗5が、NPN型トランジスタ1のベ
ースと電源の(山側との間には抵抗6が、NPNトラン
ジスタ1のベースと電源の(ハ)側との間には、発振周
波数の決定に関与する充放電用のコンデンサ7がそれぞ
れ接続されている。
抵抗6とコンデンサ7とによって充電回路を構成し、負
荷抵抗3とNPN型トランジスタ1及びPNP型トラン
ジスタ2を主な構成要素として放電回路を構成している
。
荷抵抗3とNPN型トランジスタ1及びPNP型トラン
ジスタ2を主な構成要素として放電回路を構成している
。
この回路の動作は次のようである。
コンデンサ7へ抵抗6を通して充電が行なわれ、スレッ
ショルドレベルv2を越えるとNPN型トランジスタ1
が動作し、ただちにコンデンサ4を通してPNPトラン
ジスタ2のベースに伝達されPNP型トランジスタ2が
動作しコンデンサTの電荷が放電されてトランジスタ1
及び2ともにOFF状態になり又コンデンサTへの充電
が始まり上記した動作を繰り返し、NPN型トランジス
タ1のコレクタには、パルス波形が得られる。
ショルドレベルv2を越えるとNPN型トランジスタ1
が動作し、ただちにコンデンサ4を通してPNPトラン
ジスタ2のベースに伝達されPNP型トランジスタ2が
動作しコンデンサTの電荷が放電されてトランジスタ1
及び2ともにOFF状態になり又コンデンサTへの充電
が始まり上記した動作を繰り返し、NPN型トランジス
タ1のコレクタには、パルス波形が得られる。
第2図は本考案による電圧−周波数変換回路の一実施例
であり基本的構成要素は第1図と同じであるが電圧−周
波数変換回路となるよう考案されている。
であり基本的構成要素は第1図と同じであるが電圧−周
波数変換回路となるよう考案されている。
11はNPN型トランジスタ、12はPNP型トランジ
スタ、13は負荷抵抗、14はコンデンサ、15は抵抗
をそれぞれ示し、以上の要素によって放電回路を構成し
ている。
スタ、13は負荷抵抗、14はコンデンサ、15は抵抗
をそれぞれ示し、以上の要素によって放電回路を構成し
ている。
16は抵抗、19はコンデンサをそれぞれ示し各々の働
きは、第1図で説明した通りである。
きは、第1図で説明した通りである。
第1図の発振回路は電源電圧v1が変化してもv2も同
時に変化するだめ、発振周波数が電圧の変動によってほ
とんど変化しないという特性があった。
時に変化するだめ、発振周波数が電圧の変動によってほ
とんど変化しないという特性があった。
電圧−周波数変換回路にするためには、電源変動に対し
てもNPN型トランジスタ1のスレッショルドレベルが
変化しないようにしなければならない。
てもNPN型トランジスタ1のスレッショルドレベルが
変化しないようにしなければならない。
そのγこめ本考案では第2図に示すよう、NPN型トラ
ンジスタ11とPNP型トランジ入夕12それに負荷抵
抗13を加えた直列回路に定電圧素子の一種であるツェ
ナーダイオード21を並列に負荷して定電圧回路を構成
し、トランジスタ11のスレッショルドレベルを安定化
している。
ンジスタ11とPNP型トランジ入夕12それに負荷抵
抗13を加えた直列回路に定電圧素子の一種であるツェ
ナーダイオード21を並列に負荷して定電圧回路を構成
し、トランジスタ11のスレッショルドレベルを安定化
している。
このようにして放電回路を構成している。
なgNPN型トランジスタとPNP型トランジスタはエ
ミッタ相互を結線しており、一方のトランジスタのコレ
クタに負荷抵抗13を接続している。
ミッタ相互を結線しており、一方のトランジスタのコレ
クタに負荷抵抗13を接続している。
20は定電圧回路を構成する定電圧素子(ツェナーダイ
オード)21の電流を制限する抵抗、22は定電圧素子
の両端の電圧を安定化するコンデンサをそれぞれ示す。
オード)21の電流を制限する抵抗、22は定電圧素子
の両端の電圧を安定化するコンデンサをそれぞれ示す。
抵抗16と抵抗17により電源電圧■3を分割しこの分
割点とコンデンサ19の一端との間に可変抵抗18が挿
入され、抵抗16,17,18及びコンデンサ19によ
って充電回路が構成されている。
割点とコンデンサ19の一端との間に可変抵抗18が挿
入され、抵抗16,17,18及びコンデンサ19によ
って充電回路が構成されている。
コンデンサ19と抵抗との接続点とNPN型トランジス
タのベースが結合されている。
タのベースが結合されている。
抵抗16.17.18を適当に選択することによって、
電臣−周波数変換特性を変えることができる。
電臣−周波数変換特性を変えることができる。
抵抗16.17.18の値をそれぞれR16,R17゜
R18としコンデンサ19の値をC10,NPN型トラ
ンジスタのスレッショルドレベルの電位ヲv4、抵抗1
6と抵抗17の分割点の電圧を■、とすれば、発振周波
数fは次のように表わされる。
R18としコンデンサ19の値をC10,NPN型トラ
ンジスタのスレッショルドレベルの電位ヲv4、抵抗1
6と抵抗17の分割点の電圧を■、とすれば、発振周波
数fは次のように表わされる。
第1式力)らも分るように、抵抗16.17の値を変え
、■3の分割点の電圧■5を選ぶことにより、第3図に
示す如く特性を変化できる。
、■3の分割点の電圧■5を選ぶことにより、第3図に
示す如く特性を変化できる。
31は変化率が大きい場合の、32は変化率が小さい場
合の特性曲線をそれぞれ示し、R16とR1?の分割比
だけ変えると曲線31と曲線32のように中心点Pを変
えずに特性を変化でき、R16とR1□の合成抵抗値も
しくはR18を変化させると曲線33のように中心値を
移動できる。
合の特性曲線をそれぞれ示し、R16とR1?の分割比
だけ変えると曲線31と曲線32のように中心点Pを変
えずに特性を変化でき、R16とR1□の合成抵抗値も
しくはR18を変化させると曲線33のように中心値を
移動できる。
尚、用途によっては抵抗16のみでも良い。
なお、上記実施例において、コンデンサ19の一端が電
線の口側に接続されているときは、他端をNPN型トラ
ンジスタのベースに接続し、コレクタに負荷抵抗13を
接続し、逆にコンデンサ19の一端が電源の(ト)側に
接続されているときは、他端をPNP型トランジスタの
ベースに接続し、コレクタに負荷抵抗13を接続すれば
よいことは明らかである。
線の口側に接続されているときは、他端をNPN型トラ
ンジスタのベースに接続し、コレクタに負荷抵抗13を
接続し、逆にコンデンサ19の一端が電源の(ト)側に
接続されているときは、他端をPNP型トランジスタの
ベースに接続し、コレクタに負荷抵抗13を接続すれば
よいことは明らかである。
即ち、グランドレベルを(ト)にする力)(→にする力
)によって接続方法を選択できることは言うまでもない
。
)によって接続方法を選択できることは言うまでもない
。
このように構成されγこ電正−周波数変換回路は電圧の
2乗に反比例するような信号を得るのにきわめて便利で
ある。
2乗に反比例するような信号を得るのにきわめて便利で
ある。
例えばサーマルプリンタの発熱素子では、電源の変動が
発熱素子の温i変動に対して大きく影響するので、この
電源変動に対して、一般にはエネルギを一定にしてやる
ことが必要である。
発熱素子の温i変動に対して大きく影響するので、この
電源変動に対して、一般にはエネルギを一定にしてやる
ことが必要である。
第4図は上記したような、エネルギを一定にしたい電子
機器に本考案による電圧−周波数変換回路を用いた一実
施例であり、サーマルプリンタを駆動する時のブロック
図の略図である。
機器に本考案による電圧−周波数変換回路を用いた一実
施例であり、サーマルプリンタを駆動する時のブロック
図の略図である。
第4図に示しにサーマルプリンタのヘッドは、−例とし
て7×5のマトリックスで文字を構成しようとするもの
を想定して書かれている。
て7×5のマトリックスで文字を構成しようとするもの
を想定して書かれている。
41は電源電圧v6を検出してこれを周波数に変換する
本考案による電圧−周波数変換回路、42は一定のパル
スの数をカウントするカウンタ、47はサーマルプリン
タ上に設けられた熱ヘッド、46は熱ヘツド上に配置さ
れに発熱素子、43は熱ヘッドの位置を検出して、通電
するタイミングを決定するタイミングシグナル発生器、
44はキャラクタジェネレータ、45は発熱素子46へ
の通電を制御するドライバをそれぞれ示す。
本考案による電圧−周波数変換回路、42は一定のパル
スの数をカウントするカウンタ、47はサーマルプリン
タ上に設けられた熱ヘッド、46は熱ヘツド上に配置さ
れに発熱素子、43は熱ヘッドの位置を検出して、通電
するタイミングを決定するタイミングシグナル発生器、
44はキャラクタジェネレータ、45は発熱素子46へ
の通電を制御するドライバをそれぞれ示す。
この動作を第5図を用いて詳述する。
第5図のaは、熱ヘッド4Tへの通電のタイミングを知
らせるタイミングシグナルであり、カウンタ42はこの
タイミングシグナルから電圧−周波数変換回路の出力す
を一定パルス数(第5図では10コ)だけ数え、Cのよ
うな通電パルスを発生する。
らせるタイミングシグナルであり、カウンタ42はこの
タイミングシグナルから電圧−周波数変換回路の出力す
を一定パルス数(第5図では10コ)だけ数え、Cのよ
うな通電パルスを発生する。
電源電圧v6が低くなると、第3図に示したように電正
−周波数変換回路の発振周波数が落ちるので通電パルス
dのように通電幅が広がる。
−周波数変換回路の発振周波数が落ちるので通電パルス
dのように通電幅が広がる。
この時の印字品質と印字エネルギとの関係は、発熱素子
の抵抗値をR46、通電幅をtとすれば、という関係を
満足すれば良いことが一般的に言える。
の抵抗値をR46、通電幅をtとすれば、という関係を
満足すれば良いことが一般的に言える。
つまり電圧−周波数変換回路の周波数は電圧の2乗に比
例する特性を有することが好ましい。
例する特性を有することが好ましい。
電圧−周波数変換回路を用いて第4図のようにサーマル
プリンタを駆動することにより電源変動に対して安定し
た印字品質を得ることができる。
プリンタを駆動することにより電源変動に対して安定し
た印字品質を得ることができる。
又本考案による電圧−周波数変換回路は容易に、電源の
2乗に比例した周波数を有する発振回路を実現できる。
2乗に比例した周波数を有する発振回路を実現できる。
以上詳述した如く本考案による電圧−周波数変換回路は
、簡略にして安価であり、サーマルプリンタの制御を始
めとして電子機器分野に幅広く応用できるものである。
、簡略にして安価であり、サーマルプリンタの制御を始
めとして電子機器分野に幅広く応用できるものである。
第1図は本考案による電圧−周波数変換回路の基本とな
る発振回路で、1はNPN型トランジスタ、2はPNP
型トランジスタ、6は充電用の抵抗、7はコンデンサを
それぞれ示す。 第2図は本考案による電圧−周波数変換回路の一実施例
で、11はNPN型、12はPNP型トランジスタをそ
れぞれ示し、13は、NPN型トランジスタに直列に接
続された負荷抵抗、21はツェナーダイオード、16.
17.18は抵抗、19はコンデンサをそれぞれ示す。 第3図は本考案による電圧−周波数変換回路の特性を示
す図であり、横軸に電源電圧、縦軸に周波数を目盛っで
ある。 第4図は、本考案を用いた一実施例である廿−マルプリ
ンタの制御回路のブロック図の略図であり、41は本考
案による電圧−周波数変換回路、42はカウンタ、46
は発熱素子をそれぞれ示す。 第5図は、サーマルプリンタのタイミング図であり、a
はタイミングシグナル、c、dは通電パルスをそれぞれ
示す。
る発振回路で、1はNPN型トランジスタ、2はPNP
型トランジスタ、6は充電用の抵抗、7はコンデンサを
それぞれ示す。 第2図は本考案による電圧−周波数変換回路の一実施例
で、11はNPN型、12はPNP型トランジスタをそ
れぞれ示し、13は、NPN型トランジスタに直列に接
続された負荷抵抗、21はツェナーダイオード、16.
17.18は抵抗、19はコンデンサをそれぞれ示す。 第3図は本考案による電圧−周波数変換回路の特性を示
す図であり、横軸に電源電圧、縦軸に周波数を目盛っで
ある。 第4図は、本考案を用いた一実施例である廿−マルプリ
ンタの制御回路のブロック図の略図であり、41は本考
案による電圧−周波数変換回路、42はカウンタ、46
は発熱素子をそれぞれ示す。 第5図は、サーマルプリンタのタイミング図であり、a
はタイミングシグナル、c、dは通電パルスをそれぞれ
示す。
Claims (1)
- 少くとも一つの抵抗とコンデンサとを直列に接続し電源
に挿入した充電回路と、エミッタ相互を結線し7.mN
PN型トランジスタとPNP型トランジスタと該二つの
トランジスタの一方のコレクタに一端を接続した負荷抵
抗による直列回路を主な構成要素とする放電回路とを有
し、前記充電回路内のコンデンサと抵抗の接続点と前記
放電回路の前記負荷抵抗を接続した側のトランジスタの
ベースとを結線し、前記コンデンサの他端即ち前記電源
の一端と前記トランジスタの負荷抵抗を接続してない側
のトランジスタのコレクタを接続し、該コレクタと前記
負荷抵抗の他端に定電圧回路を挿入したことを特徴とす
る電圧−周波数変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979081278U JPS5941637Y2 (ja) | 1979-06-14 | 1979-06-14 | 電圧−周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979081278U JPS5941637Y2 (ja) | 1979-06-14 | 1979-06-14 | 電圧−周波数変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS56131U JPS56131U (ja) | 1981-01-06 |
JPS5941637Y2 true JPS5941637Y2 (ja) | 1984-12-01 |
Family
ID=29314572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1979081278U Expired JPS5941637Y2 (ja) | 1979-06-14 | 1979-06-14 | 電圧−周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5941637Y2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4834984A (ja) * | 1971-09-10 | 1973-05-23 | ||
JPS503256A (ja) * | 1973-05-11 | 1975-01-14 |
-
1979
- 1979-06-14 JP JP1979081278U patent/JPS5941637Y2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4834984A (ja) * | 1971-09-10 | 1973-05-23 | ||
JPS503256A (ja) * | 1973-05-11 | 1975-01-14 |
Also Published As
Publication number | Publication date |
---|---|
JPS56131U (ja) | 1981-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4389609A (en) | Battery check device | |
KR920007069B1 (ko) | 복권 전동기용 다중 범위 속도 제어 장치 | |
JPS5941637Y2 (ja) | 電圧−周波数変換回路 | |
JPS60117913A (ja) | のこぎり波発生回路 | |
JP3036756B2 (ja) | 発振回路 | |
JPS55109196A (en) | Step motor driving circuit | |
JPS6233837B2 (ja) | ||
JP2745721B2 (ja) | 電池式沿面放電体駆動回路 | |
JPS5824466A (ja) | サ−マルプリンタの駆動回路 | |
JPH0249569B2 (ja) | ||
JPS5937735Y2 (ja) | マルチバイブレ−タを使用するf−v変換器 | |
JPH0728736Y2 (ja) | 電圧−周波数変換回路 | |
JPS5912821Y2 (ja) | 発振器 | |
JP2738024B2 (ja) | 負帰還差動増幅回路 | |
JPS6218991Y2 (ja) | ||
JPH0326673Y2 (ja) | ||
JPS5938755Y2 (ja) | 弛張発振器 | |
JPH0259430B2 (ja) | ||
JPS6329207B2 (ja) | ||
SU961069A1 (ru) | Стабилизированный источник электропитани | |
JP2511055Y2 (ja) | デュ―ティパルス発生装置 | |
JPH061506Y2 (ja) | パワ−ステアリング制御装置 | |
JPS5929396Y2 (ja) | 発振回路 | |
JPH074595Y2 (ja) | 絶縁抵抗計 | |
SU1527707A1 (ru) | Генератор импульсов |