JPS5941204B2 - デ−タ処理装置の停電処理方式 - Google Patents

デ−タ処理装置の停電処理方式

Info

Publication number
JPS5941204B2
JPS5941204B2 JP54121536A JP12153679A JPS5941204B2 JP S5941204 B2 JPS5941204 B2 JP S5941204B2 JP 54121536 A JP54121536 A JP 54121536A JP 12153679 A JP12153679 A JP 12153679A JP S5941204 B2 JPS5941204 B2 JP S5941204B2
Authority
JP
Japan
Prior art keywords
signal
power outage
data processing
processing device
output terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54121536A
Other languages
English (en)
Other versions
JPS5644945A (en
Inventor
宏生 桂
勲 藤沢
茂生 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP54121536A priority Critical patent/JPS5941204B2/ja
Publication of JPS5644945A publication Critical patent/JPS5644945A/ja
Publication of JPS5941204B2 publication Critical patent/JPS5941204B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

【発明の詳細な説明】 本発明は、電子式卓上計算機などにおけるデータ処理装
置の停電処理方式に関する。
第1図は先行技術のプロツク回路図である。
演算用データ処理装置1、表示用データ処理装置2およ
びプリンタ用データ処理装置3は、停電時に、停電検出
手段4からの停電信号を受信し、停電処理を行なう。こ
の停電処理とは、たとえば、演算用データ処理装置1は
演算を中止し、その演算用データ処理装置1の内容を停
電時にもストア内容が保持されるC−MOS(c(Tn
pIimentarymetaIOxide)半導体な
どから成るランダムアクセスメモリ(RAM)に転送し
、表示用データ処理装置2は表示を消去し、プリンタ用
データ処理装置3はプリンタを停止させることである。
停電検出手段4からの雑音等によつて停電処理が誤つて
行なわれないようにするために、各データ処理装置1,
2,3は、停電信号を受信したとき停電が実際に生じて
いるか否かをそれぞれ判別し、実際に停電が生じたとき
にのみ停電処理を行なつている。このように停電信号の
判別は、各データ処理装置1,2,3でそれぞれ別個に
行なわれるので、構成が複雑である。また前述の先行技
術では、停電検出手段4からの停電信号が、浮遊容量な
どの影響によつて、各データ処理装置1,2,3に伝達
される時刻が異なることが生じる。
このような場合でも停電処理が確実に行なわれるように
するためには、たとえばプリンタが印字を完了していな
ければ、前述のランダムアクセスメモリに内容を転送し
ておくようにするなど、各データ処理装置1,2,3は
相互のデータ処理状態をそれぞれ考慮しつつ停電処理を
行なう必要がある。そのためソフトウエアが複雑であり
、しかもそれを簡素化するためのハードウエアの設計が
複雑である。本発明は、複数のデータ処理装置の停電処
理の動作および構成を簡単にすることを目的とする。
本発明は、(a)停電を検出して停電信号を発生する停
電検出手段6と、(b)第1データ処理装置7であつて
、複数の出力端子D1〜D6と、停電信号を受信する端
子と、複数のデータ入力端子D7〜DlOと、クリア信
号を受信してクリア動作をするための、クリア端子AC
Llとを含み、停電が発生していない通常時にデータ入
力端子D7〜DlOからの信号に応答して出力端子D1
〜D6にデータを導出し、停電信号を受信したときその
停電信号が予め定める時間維持されるかを判別し、停電
信号が前記予め定める時間維持されると、まず出力端子
D1〜D6のうちの複数から同時に予め定めた信号を導
出し、次に入力端子D7〜DlOに停電処理終了信号を
受信することによつて出力端子D1〜D6のうちの他の
複数から同時に前記予め定めた信号を導出し、最後に入
力端子D7〜DlOに停電処理終了信号を受信したとき
、出力端子D1〜D6のうちの残余の複数から同時に前
記予め定める信号を導出する、そのような第1データ処
理装置7と、(c)最後の停電処理終了信号の受信時以
前における出力端子1)1〜D6のうち複数から同時的
な前記予め定める信号を論理処理する第1ゲート12,
13と、(d)最後の停電処理終了信号の受信後におけ
る出力端子D1〜D6のうち前記残余の複数からの同時
的な前記予め定める信号を論理処理してクリア信号を導
出する第2ゲート14と、(e)第2データ処理装置8
,9であつて、各第1ゲート12,13からの出力をそ
れぞれ受信して停電処理を割込んで行ない、その停電処
理終了後に前記第1データ処理装置7の入力端子D7〜
DlOに停電処理終了信号を与え、第2ゲート14から
のクリア信号を受信してクリア動作を行なう、そのよう
な第2データ処理装置8,9とを含み、(f)第2ゲー
ト14からのクリア信号は第1データ処理装置7のクリ
ア端子にも与えられ、(g)第1データ処理装置7は、
最後の停電処理信号の受信時以前における出力端子D1
〜D6のうち複数からの同時的な前記予め定める信号の
発生タイミングを、第2データ処理装置8,9のデータ
処理状態を判別して決定することを特徴とするデータ処
理装置の停電処理方式である。本発明はまた、(h)停
電を検出して停電信号を発生する停電検出手段6と、(
1)停電信号を受信する停電判別用ゲーカ7と、(j)
第1データ処理装置7であつて、複数の出力端子D1〜
D6と、停電]判別用ゲート17からの停電判別信号を
受信する端子1NTと、複数のデータ入力端子D7〜D
lOと、クリア信号を受信してクリア動作をするための
クリア端子ACLlと、停電が発生していない通常時に
、停電判別用ゲーカ7から停電判別信号が導出されるよ
うにするための予め定める第1レベルの信号を導出する
レベル端子0UTとを含み、停電が発生していない通常
時にデータ入力端子D7〜DlOからの信号に応答して
出力端子D1〜D6にデータを導出し、停電判別信号を
受信したときレベル端子0UTのレベルを停電判別用ゲ
ート17から停電判別信号が導出されないようにするた
め第2のレベルとしたまま予め定めた時間維持し、その
後に、レベル端子0UTを第1レベルに戻しかつこの時
点で停電判別用ゲート17からの停電判別信号を再び受
信すると、まず出力端子D1〜D6のうちの複数から同
時に予め定めた信号を導出し、次に入力端子D7〜Dl
Oに停電処理信号を受信することによつて出力端子D1
〜D6のうちの他の複数から同時に前記予め定めた信号
を導出し、最後に入力端子D7〜DlOに停電処理終了
信号を受信したとき、出力端子D1〜D6のうちの残余
の複数から同時に前記予め定める信号を導出する。
そのような第1データ処理装置7と、(k)最後の停電
処理終了信号の受信時以前における出力端子D1〜D6
のうち複数からの同時的な前記予め定める信号を論理処
理する第1ゲート12,13と、(1)最後の停電処理
終了信号の受信後における出力端子D1〜D6のうち前
記残余の複数からの同時的な前記予め定める信号を論理
処理してクリア信号を導出する第2ゲート14と、情第
2データ処理装置8,9であつて、各第1ゲート12,
13からの出力をそれぞれ受信して停電処理を割込んで
行ない、その停電処理終了後に前記第1データ処理装置
7の入力端子D7〜DlOに停電処理終了信号を与え、
第2ゲート14からのクリア信号を受信してクリア動作
を行なう、そのような第2データ処理装置8,9とを含
み、(n)第2ゲー口4からのクリア信号は、第1デー
タ処理装置7のクリア端子にも与えられ、(0)第1デ
ータ処理装置7は、最後の停電処理信号の受信時以前に
おける出力端子D1〜D6のうち複数からの同時的な前
記予め定める信号の発生タイミングを、第2データ処理
装置8,9のデータ処理状態を判別して決定することを
特徴とするデータ処理装置の停電処理方式である。第2
図は本発明の一実施例のプロツク回路図である。
停電検出手段6は、停電時における電源電圧の低下など
を検出して、停電信号を表示用データ処理装置7に与え
る。表示用データ処理装置7は、たとえば大規模集積回
路(LSI)から成り、割込み機能を有し、6桁のデイ
ジトロンの各グリツドに端子D1〜D6から桁順次的に
それぞれ信号を与え、各桁を順次的に表示動作させ、残
余の割込み機能を有するプリンタ用データ処理装置8お
よび割込み機能を有する演算用データ処理装置9と参照
符D7〜DlOで示す端子を介して、元来、データ処理
のために、接続される。プリンタ用データ処理装置8お
よび演算用データ処理装置9もまた、大規模集積回路か
ら成る。デシトロンは、フイラメントを陰極とし、セグ
メントを陽極とし、これら両電極間にグリツドを介在し
て構成された螢光表示管である。本件実施例の通常の正
常な表示動作中においては、表示用データ処理装置7の
端子D1〜D6のうち、2以上の端子D1〜D6からグ
リツドに信号が出力されることはない。第3図は表示用
データ処理装置7の一部の機能を示すプロツク図である
。表示用データ処理装置7は停電信号を受信してその停
電信号が実際の停電の発生に起因するものであるか否か
、すなわち雑音等でないかどうかを判別する。停電信号
は、ANDゲート10の一方の入力に与えられるととも
に、パルス発生回路11に与えられる。パルス発生回路
11は、停電信号に応答して、予め定め 5るパルス幅
を有するパルスをANDゲート10の他方の入力に与え
る。パルス幅検出回路16は、ANDゲート10の出力
が予め定める時間維持されたとき、第1停電判別信号を
出力する。ANDゲート10からの停電信号のこのよう
な維持は、 5停電が実際に発生していることを表わす
ものと考えることができる。表示用データ処理装置7は
、第1停電判別信号に基づいて、表示のためのデータ処
理を中止して停電処理の割込み動作を行なう。
先ず、端子Dl,D2にハイレベルの信号を同時に出力
してN由ゲート12に与える。その後、端子D7〜Dl
Oに後述のようにプリンタ用データ処理装置8からの停
電処理を終了したことを表わす停電処理終了フ信号を受
信することによつて、表示用データ処理装置7は、端子
D3,D4にハイレベルの信号を同時に出力してAND
ゲート13に与える。
次に、端子D7〜DlOに後述のように演算用データ処
理装置9からの停電処理終了信号を受信することによつ
て、表示用データ処理装置7は、端子D5,D6に八イ
レベルの信号を同時に出力してANDゲート14に与え
る。表示用データ処理装置7は、端子ACLlにクリア
信号を受信することによつて、動作を停止してクリア状
態となり、端子D1〜D6の出力レベルは全てローレベ
ルになる。ANDゲー口2の出力は、第2停電判別信号
としてプリンタ用データ処理装置8に与えられる。その
ためプリンタ用データ処理装置8は、プリンタのための
データ処理を中止して停電処理を割込んで行なう。この
停電処理が終了したとき、表示用データ処理装置7に端
子D7〜DlOを介して停電処理終了信号が与えられる
。ANDゲート13の出力は、第3停電判別信号として
演算用データ処理装置9に与えられ、これによつて演算
データ処理が中止され、停電処理の割込み動作が行なわ
れる。
演算用データ処理装置9は、この停電処理終了後、端子
D7〜DlOに停電処理終了信号を与える。ANDゲー
ト14の出力端子は、コンデンサCと抵抗Rとが直列接
続されて成る時定数回路15に接続される。
ANDゲート14および時定数回路15からのクリア信
号は、前述のように表示用データ処理装置7の端子AC
Llに与えられ、さらにプリンタ用データ処理装置8の
端子ACL2および演算用データ処理装置9の端子AC
L3に与えられる。これによつてプリンタ用データ処理
装置8および演算用データ処理装置9は、動作を停止し
てクリア状態となる。要約すると、表示用データ処理装
置7は、第1停電判別信号によつてデータ処理動作に割
込んで停電処理を直ちに強制的に行なう。
プリンタ用データ処理装置8および演算用データ処理装
置9は、第2および第3停電判別信号にそれぞれ応答し
て、データ処理動作に割込んで停電処理を直ちに強制的
にそれぞれ行なう。表示用データ処理装置7は、前述の
ように、停電処理動作中において予め定めたタイミング
で第2および第3停電判別信号がANDゲート12,1
3から得られるように、端子D1〜D4から信号を導出
する。換言すると、プリンタ用データ処理装置8および
演算用データ処理装置9が、停電発生後、どこまでデー
タ処理を続行した後に停電処理を行なうかは、表示用デ
ータ処理装置7の動作による第2および第3停電判別信
号の得られるタイミングに依存する。このタイミングは
、表示用データ処理装置7が停電処理のプログラムを実
行している途中で、プリンタ用データ処理装置8および
演算用データ処理装置9のデータ処理状態を判断して決
定する。停電が生じると、停電検出手段6から停電信号
が発生され、これに応じて表示用データ処理装置7では
第1停電判別信号が得られて停電処理が行なわれる。
そのため表示が消去されるとともに、先ず端子Dl,D
2からハイレベル信号が出力され、ANDゲー口2から
第2停電信号がプリンタ用データ処理装置8に入力され
る。したがつてプリンタ用データ処理装置8は停電処理
の割込み動作を行なう。そのためプリンタなどは動作を
休止する。プリンタ用データ処理装置8は、停電処理を
完了すると、表示用データ処理装置7に停電処理終了信
号を与え、これによつて表示用データ処理装置7は次に
端子D3,D4に信号を出力し、ANDゲート13から
の第3停電判別信号が演算用データ処理装置9に入力さ
れる。したがつて演算用データ処理装置9は、停電処理
を行ない、たとえば演算結果は停電中であつてもストア
内容が保持されるランダムアクセスメモリに転送された
りする。このようなランダムアクセスメモリは、C−M
OS半導体から成つてもよい。演算用データ処理装置9
は、停電処理後に、停電処理終了信号を表示用データ処
理装置7に与える。したがつて端子D5,D6にハイレ
ベル信号が出力され、ANDゲート14からはクリア信
号が得られる。このクリア信号は表示用データ処理装置
7の端子ACLlに入力される。そのため端子D1〜D
6はローレベルとなる。ANDゲート14からのクリア
信号はまた、残余のデータ処理装置8,9の端子ACL
2,ACL3にも与えられるとともに、停電前に充電さ
れていた時定数回路15のコンデンサCを放電させる。
このコンデンサCの放電によつて、端子D5,D6した
がつてANDゲート14の出力がローレベルとなつた後
も、全てのデータ処理装置7,8,9の端子ACLl,
ACL2,ACL3には、ハイレベルのクリア信号が時
定数回路15から与えられたままとなる。ANDゲート
14および時定数回路15からのクリア信号は、停電発
生後、電源電圧が低下して全てのデータ処理装置7,8
,9が動作し得ない電圧になるまでは、少なくとも持続
されるように、表示用データ処理装置7の端子D5,D
6からの信号の持続期間および時定数回路15の時定数
が定められる。
これによつてデータ処理装置7,8,9はクリア状態に
クランプされたままとなり、データ処理や停電処理の動
作を不所望に行なうことはなく、また電源回復時にデー
タ処理を円滑に再開始することができる。電源回復後、
時定数回路15のコンデンサCは充電されてゆく。
コンデンサCが予め定めるレベルまで充電されるまでは
、時定数回路15からクリア信号が出力されることにな
る。コンデンサCがさらに充電されると、データ処理装
置7,8,9がデータ処理を開始する。演算用データ処
理装置9からの演算結果をプリンタ用データ処理装置8
によつて制御されるプリンタで印字しているデータ処理
の途中で停電が生じた場合を想定する。
この場合、プリンタ用データ処理装置8が引続きデータ
処理を行なつて演算結果を全て印字し終り、その後にプ
リンタ用データ処理装置8が停電処理を行なうことが望
まれる。このために、表示用データ処理装置7は停電処
理を行なつているときプリンタ用データ処理装置8およ
び演算用データ処理装置9のデータ処理状態を監視し、
印字終了後にデータ処理装置8,9に前述のように第2
および第3停電判別信号が与えられるように表示用デー
タ処理装置7は端子D1〜D4に信号を出力する。これ
によつてデータ処理装置8,9は停電処理を行ない、プ
リンタが停止され、演算結果がランダムアクセスメモリ
に転送される。この実施例では、停電後、表示用データ
処理装置7のみが残余のデータ処理装置8,9のデータ
処理状態を監視すれば足り、動作および構成が簡単であ
る。これに対して前述の先行技術では、第1図において
、全てのデータ処理装置1,2,3が相互に他のデータ
処理装置1,2,3のデータ処理状態を監視しているの
で、動作および構成が複雑である。図示の実施例では、
停電処理のためにデータ処理装置7,8,9に特別な端
子を設ける必要がないという優れた利点がある。
第4図は本発明の他の実施例の表示用データ処理装置7
および停電検出手段6を含むプロツク回路図である。
この実施例では、停電検出手段6と表示用データ処理装
置7との間に、ANDゲート17が介在される。他の部
分は第2図と同様に構成される。表示用データ処理装置
7は、停電の生じていない通常の正常動作中において、
端子0UTからハイレベルの信号を出力する。そのため
停電が生じて停電検出手段6の停電信号がハイレベルに
なると、ANDゲート17の出力は、ハイレベルになり
、表示用データ処理装置7の端子1NTに人力される。
ここで、停電信号がノイズでないかどうかを判別するた
めに、表示用データ処理装置7の端子0UTからの出力
は一旦ローレベルとなるように表示用データ処理装置7
が動作する。このローレベルの出力は、ノイズの発生し
ている時間幅以上の時間(たとえば50μSec以下の
ノイズを除去するときには50μSe慇上め時間)だけ
持続し、その経過後に、ハイレベルとなる。そのため、
上記時間経過後にANDゲート17から端子NTへの入
力がハイレベルとなつたときに、表示用データ処理装置
7は停電であることを判別して、前記一連の停電処理を
行なう。また、上記時間経過後に端子1NTへの入力が
ローレベルのままであつたときには、停電検出手段6か
らの出力はノイズであると判別され、表示用データ処理
装置7は通常の表示動作を再び実行する。以上のように
本発明によれば、停電検出手段からの停電信号は複数の
データ処理装置のうちの或るデータ処理装置のみに与え
られて停電が実際に発生したか否かが判別され、残余の
データ処理装置ではそのような判別が行なわれないので
、構成が簡単である。
残余のデータ処理装置は予め定めたタイミングで停電処
理を行ない、先行技術のように残余のデータ処理装置が
相互のデータ処理状態を監視して停電処理を行なうこと
が、本発明では無いので、動作および構成が簡単である
。特に本発明によれば、第1データ処理装置7のみが、
第2データ処理装置8,9に対応して出力端子D1〜D
6のうちの複数からの同時的な予め定める信号の発生タ
イミングを、それらの第2データ処理装置8,9のデー
タ処理状態を判別して決定すればよく、構成の簡略化を
図ることが町能となる。また本発明では、停電信号を受
信する停電判別用ゲート17を設け、第1データ処理装
置7では、そのゲート17からの停電判別信号を受信し
たときレベル端子0UTのレベルを第2レベルとしたま
ま予め定めた時間持続し、その後に第1レベルに戻しか
つこの時点で停電判別用ゲート17からの停電判別信号
を受信すると、停電処理動作を割込んで行なうようにし
たので、ノイズによる誤動作を防止することができると
ともに、このような停電判別用ゲート17を第1データ
処理装置7とは別個に設けることによつて、第1データ
処理装置7の構成を簡略化することができる。
【図面の簡単な説明】
第1図は先行技術のプロツク回路図、第2図は本発明の
一実施例のフ鎖ツク回路図、第3図は表示用データ処理
装置7における一部の機能を示すプロツク図、第4図は
本発明の他の実施例の表示用データ処理装置7および停
電検出手段6を含むプロツク回路図である。 6・・・・・・停電検出手段、7・・・・・・表示用デ
ータ処理装置、8・・・・・・プリンタ用データ処理装
置、9・・・・・・演算用データ処理装置、12〜14
・・・・・・ANDゲート、15・・・・・・時定数回
路。

Claims (1)

  1. 【特許請求の範囲】 1 停電を検出して停電信号を発生する停電検出手段6
    と、第1データ処理装置7であつて、 複数の出力端子D1〜D6と、 停電信号を受信する端子と、 複数のデータ入力端子D7〜D10と、 クリア信号を受信してクリア動作をするためのクリア端
    子ACL1とを含み、停電が発生していない通常時にデ
    ータ入力端子D7〜D10からの信号に応答して出力端
    子D1〜D6にデータを導出し、停電信号を受信したと
    きその停電信号が予め定める時間維持されるかを判別し
    、停電信号が前記予め定める時間維持されると、まず出
    力端子D1〜D6のうちの複数から同時に予め定めた信
    号を導出し、次に入力端子D7〜D10に停電処理終了
    信号を受信することによつて出力端子D1〜D6のうち
    の他の複数から同時に前記予め定めた信号を導出し、最
    後に入力端子D7〜D10に停電処理終了信号を受信し
    たとき、出力端子D1〜D6のうちの残余の複数から同
    時に前記予め定める信号を導出する、そのような第1デ
    ータ処理装置7と、最後の停電処理終了信号の受信時以
    前における出力端子D1〜D6のうち複数からの同時的
    な前記予め定める信号を論理処理する第1ゲート12、
    13と、最後の停電処理終了信号の受信後における出力
    端子D1〜D6のうち前記残余の複数からの同時的な前
    記予め定める信号を論理処理してクリア信号を導出する
    第2ゲート14と、第2データ処理装置8、9であつて
    、各第1ゲート12、13からの出力をそれぞれ受信し
    て停電処理を割込んで行ない、その停電処理終了後に前
    記第1データ処理装置7の入力端子D7〜D10に停電
    処理終了信号を与え、第2ゲート14からのクリア信号
    を受信してクリア動作を行なう、そのような第2データ
    処理装置8、9とを含み、第2ゲート14からのクリア
    信号は、第1データ処理装置7のクリア端子にも与えら
    れ、第1データ処理装置7は、最後の停電処理信号の受
    信時以前における出力端子D1〜D6のうち複数からの
    同時的な前記予め定める信号の発生タイミングを、第2
    データ処理装置8、9のデータ処理状態を判別して決定
    することを特徴とするデータ処理装置の停電処理方式。 2 停電を検出して停電信号を発生する停電検出手段6
    と、停電信号を受信する停電判別用ゲート17と、第1
    データ処理装置7であつて、複数の出力端子D1〜D6
    と、 停電判別用ゲート17からの停電判別信号を受信する端
    子INTと、複数のデータ入力端子D7〜D10と、 クリア信号を受信してクリア動作するためのクリア端子
    ABL1と、停電が発生していない通常時に、停電判別
    用ゲート17からの停電判別信号が導出されるようにす
    るための予め定める第1レベルの信号を導出するレベル
    端子OUTとを含み、停電が発生していない通常時にデ
    ータ入力端子D7〜D10からの信号に応答して出力端
    子D1〜D6にデータを導出し、停電判別信号を受信し
    たときレベル端子OUTのレベルを停電判別用ゲート1
    7から停電判別信号が導出されないようにするための第
    2レベルとしたまま予め定めた時間維持し、その後に、
    レベル端子OUTを第1レベルに戻しかつこの時点で停
    電判別用ゲート17からの停電判別信号を再び受信する
    と、まず出力端子D1〜D6のうちの複数から同時に予
    め定めた信号を導出し、次に入力端子D7〜D10に停
    電処理信号を受信することによつて出力端子D1〜D6
    のうちの他の複数から同時に前記予め定めた信号を導出
    し、最後に入力端子D7〜D10に停電処理終了信号を
    受信したとき、出力端子D1〜D6のうちの残余の複数
    から同時に前記予め定める信号を導出する、そのような
    第1データ処理装置7と、最後の停電処理終了信号の受
    信時以前における出力端子D1〜D6のうち複数からの
    同時的な前記予め定める信号を論理処理する第1ゲート
    12、13と、最後の停電処理終了信号の受信後におけ
    る出力端子D1〜D6のうち前記残余の複数からの同時
    的な前記予め定める信号を論理処理してクリア信号を導
    出する第2ゲート14と、第2データ処理装置8、9で
    あつて、各第1ゲート12、13かむの出力をそれぞれ
    受信して停電処理を割込んで行ない、その停電処理終了
    後に前記第1データ処理装置7の入力端子D7〜D10
    に停電処理終了信号を与え、第2ゲート14からのクリ
    ア信号を受信してクリア動作を行なう、そのような第2
    データ処理装置8、9とを含み、第2ゲート14からの
    クリア信号は、第1データ処理装置7のクリア端子にも
    与えられ、第1データ処理装置7は、最後の停電処理信
    号の受信時以前における出力端子D1〜D6のうち複数
    からの同時的な前記予め定める信号の発生タイミングを
    、第2データ処理装置8、9のデータ処理状態を判別し
    て決定することを特徴とするデータ処理装置の停電処理
    方式。
JP54121536A 1979-09-20 1979-09-20 デ−タ処理装置の停電処理方式 Expired JPS5941204B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54121536A JPS5941204B2 (ja) 1979-09-20 1979-09-20 デ−タ処理装置の停電処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54121536A JPS5941204B2 (ja) 1979-09-20 1979-09-20 デ−タ処理装置の停電処理方式

Publications (2)

Publication Number Publication Date
JPS5644945A JPS5644945A (en) 1981-04-24
JPS5941204B2 true JPS5941204B2 (ja) 1984-10-05

Family

ID=14813667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54121536A Expired JPS5941204B2 (ja) 1979-09-20 1979-09-20 デ−タ処理装置の停電処理方式

Country Status (1)

Country Link
JP (1) JPS5941204B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191306U (ja) * 1983-06-06 1984-12-19 凸版印刷株式会社 ストロ−貼付装置
JPH0326090Y2 (ja) * 1985-07-26 1991-06-06

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59191306U (ja) * 1983-06-06 1984-12-19 凸版印刷株式会社 ストロ−貼付装置
JPH0326090Y2 (ja) * 1985-07-26 1991-06-06

Also Published As

Publication number Publication date
JPS5644945A (en) 1981-04-24

Similar Documents

Publication Publication Date Title
US6948010B2 (en) Method and apparatus for efficiently moving portions of a memory block
US4796211A (en) Watchdog timer having a reset detection circuit
US4023142A (en) Common diagnostic bus for computer systems to enable testing concurrently with normal system operation
US4293927A (en) Power consumption control system for electronic digital data processing devices
US4405982A (en) Arrangement for monitoring the function of a programmable electronic switching circuit
US5446741A (en) Fast memory power-on diagnostics using DMA
JPH02213950A (ja) エラー・インジエクシヨン・システム
EP0082682B1 (en) Microcomputer unit
US4985893A (en) Circuit testing apparatus
JPS5941204B2 (ja) デ−タ処理装置の停電処理方式
EP0590637B1 (en) Detection of improper CPU operation from lap time pulses and count of executed significant steps
US7334167B2 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
JPS6260038A (ja) ウオツチドツグ回路
CN113075988B (zh) 重启动控制装置以及重启动控制方法
JPS6213697B2 (ja)
JPH01177663A (ja) Dma転送制御方式
JPH1010211A (ja) 半導体集積回路
JPS62127918A (ja) 論理回路
JP3012526B2 (ja) 制御信号保持回路
JPH0362236A (ja) ウォッチドックタイマ装置
JPS5952353A (ja) タイムチヤ−ト出力方式
JPS61202244A (ja) プログラム故障検出装置
JPS59178552A (ja) 自己診断制御方式
JPH07182266A (ja) インターフェース装置
JPS6368941A (ja) Cpuの動作監視装置