JPS5940585A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5940585A JPS5940585A JP57150845A JP15084582A JPS5940585A JP S5940585 A JPS5940585 A JP S5940585A JP 57150845 A JP57150845 A JP 57150845A JP 15084582 A JP15084582 A JP 15084582A JP S5940585 A JPS5940585 A JP S5940585A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- wafer
- electrode
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title description 14
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims description 4
- 239000007791 liquid phase Substances 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 2
- 238000003486 chemical etching Methods 0.000 claims 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010453 quartz Substances 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910045601 alloy Inorganic materials 0.000 abstract description 8
- 239000000956 alloy Substances 0.000 abstract description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 229910002711 AuNi Inorganic materials 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はガンダイオード、バラクタダイオード等のメサ
構造を有するＧ ａ Ａ ｓ半導体装置の製造の際の特
性調整のためのメサエッチングを含む製造方法に関する
。
構造を有するＧ ａ Ａ ｓ半導体装置の製造の際の特
性調整のためのメサエッチングを含む製造方法に関する
。
ガンダイオード、バラクタダイオード等のメサ１ＧａＡ
ｓダイオードを製造するときには、要求される特性（例
えば電流、容量）に応じてメサ直径を変えているが、エ
ピタキシャルウェーハのアクティブ層濃度の制御が正確
にできない為に、理論式から導出されるメサ径に仕上げ
ても、所望の特性規格に入らない場合がある。それ故、
特性チェックとメサエッチングを繰返して所望の特性規
格に入るようにウェーハ製造を行っている。この場合、
特性チェックの際に、正確な測定を行う為に半導体−電
極間接触がオーミック性を有するように、電極形成およ
びアロイの熱処理を行っている。
ｓダイオードを製造するときには、要求される特性（例
えば電流、容量）に応じてメサ直径を変えているが、エ
ピタキシャルウェーハのアクティブ層濃度の制御が正確
にできない為に、理論式から導出されるメサ径に仕上げ
ても、所望の特性規格に入らない場合がある。それ故、
特性チェックとメサエッチングを繰返して所望の特性規
格に入るようにウェーハ製造を行っている。この場合、
特性チェックの際に、正確な測定を行う為に半導体−電
極間接触がオーミック性を有するように、電極形成およ
びアロイの熱処理を行っている。
また、Ｇ ａ Ａ ｓ結晶のエツチングを硫酸系エッチ
ャントで行っている。その為に、裏面電極をアビニシン
ワックス等で保護している。
ャントで行っている。その為に、裏面電極をアビニシン
ワックス等で保護している。
上述のオーミックをとることと硫酸系エッチャントから
保護することから、現在エビタキシャルウェーハを機械
的に研磨を行い、１００〜１２０μｍに仕上げ５次に電
極メタル層を該研磨済ウェーノーの表裏に蒸着法により
形成し、表メタルをＰＲ法により電極に形成し、アロイ
の熱処理を行い、上記ウェーハの裏面をアビニシンワッ
クスにて石英等に貼りつけ、硫酸系エスチャントにより
結晶エッチを行い、その後、アビニシンワックスを落と
して石英板からウェーハをはがし、特性チェックを行い
、ウェーハ貼り付け、特性チェックを再度繰り返してメ
サ径コントロールを行っている。
保護することから、現在エビタキシャルウェーハを機械
的に研磨を行い、１００〜１２０μｍに仕上げ５次に電
極メタル層を該研磨済ウェーノーの表裏に蒸着法により
形成し、表メタルをＰＲ法により電極に形成し、アロイ
の熱処理を行い、上記ウェーハの裏面をアビニシンワッ
クスにて石英等に貼りつけ、硫酸系エスチャントにより
結晶エッチを行い、その後、アビニシンワックスを落と
して石英板からウェーハをはがし、特性チェックを行い
、ウェーハ貼り付け、特性チェックを再度繰り返してメ
サ径コントロールを行っている。
しかし、従来の方法では、ウェーハが薄い状態で、アビ
ニシンワックスを用いて石英板に貼りつけたりはがした
りして特性コントロールを行う為、その工程でのウニ′
−ハ割れがひどく、歩留低下の要因となっていた。又、
電極形成後メサ形成用ＰＲを行い、フォトレジストをマ
スクにしてメサを形成する場合、アビニシンワックスを
有機溶剤で除去する際に、メサ周縁のフォトレジストが
ダしてしまい２回目或いは３回目のメサエッチングの際
ダしたフォトレジストが邪魔し、正常なエツチングがで
きなくなり、メサ径のバラツキが生ずる。
ニシンワックスを用いて石英板に貼りつけたりはがした
りして特性コントロールを行う為、その工程でのウニ′
−ハ割れがひどく、歩留低下の要因となっていた。又、
電極形成後メサ形成用ＰＲを行い、フォトレジストをマ
スクにしてメサを形成する場合、アビニシンワックスを
有機溶剤で除去する際に、メサ周縁のフォトレジストが
ダしてしまい２回目或いは３回目のメサエッチングの際
ダしたフォトレジストが邪魔し、正常なエツチングがで
きなくなり、メサ径のバラツキが生ずる。
このように、従来の製造方法をとっていたのでは、メ→
ノー型Ｑ ａ Ａ ｓダイオードを歩留りよく製造する
ことは困難であった。
ノー型Ｑ ａ Ａ ｓダイオードを歩留りよく製造する
ことは困難であった。
第１図はメサ構造の一般的なガンダイオードの断面図で
ある。このガンダイオードは、Ｎ＋型ＧａＡｓ基板１の
上に、Ｎ＋型バッファ一層２．Ｎ−型アクティブ層３．
Ｎ＋型コンタクト層４を順次設けてなるエピタキシ
ャルウェーハの表裏両面に、蒸着法、ＰＲ法及び熱処理
によって表電極５．裏電極６を作り、更にＰＲ法により
メサ部を形成することによって得られるのであるが、Ｎ
−型アクティブ層３の濃度のバラツキにより、ガンダイ
オードとしての電気特性を得る為に、メサ直径の設計制
御だけでは所望の特性規格を満足できないことがある為
、メサエッチング及び特性測定を繰返しながら、電気的
特性コントロールを行っている。
ある。このガンダイオードは、Ｎ＋型ＧａＡｓ基板１の
上に、Ｎ＋型バッファ一層２．Ｎ−型アクティブ層３．
Ｎ＋型コンタクト層４を順次設けてなるエピタキシ
ャルウェーハの表裏両面に、蒸着法、ＰＲ法及び熱処理
によって表電極５．裏電極６を作り、更にＰＲ法により
メサ部を形成することによって得られるのであるが、Ｎ
−型アクティブ層３の濃度のバラツキにより、ガンダイ
オードとしての電気特性を得る為に、メサ直径の設計制
御だけでは所望の特性規格を満足できないことがある為
、メサエッチング及び特性測定を繰返しながら、電気的
特性コントロールを行っている。
ガンダイオードのいろいろなｆ−Ｖ特性を得る為には、
Ｎ−領域３の面積をいろいろに変えなければならない。
Ｎ−領域３の面積をいろいろに変えなければならない。
その為には、オーミック電極を有する研磨済（薄い）ウ
ェーハをアビニシンワックス等で石英板に貼りつけて、
メサエッチを行い、それから有機溶剤でウェーハを石英
板からはがして特性チェックを行う。このメサエッチン
グ及び特性チェックを繰返している。しかし、このよう
な従来の製造方法では、量産に不適当で、歩留りよくメ
サ型ＧａＡｓダイオードを製造することは非常に困難で
あった。
ェーハをアビニシンワックス等で石英板に貼りつけて、
メサエッチを行い、それから有機溶剤でウェーハを石英
板からはがして特性チェックを行う。このメサエッチン
グ及び特性チェックを繰返している。しかし、このよう
な従来の製造方法では、量産に不適当で、歩留りよくメ
サ型ＧａＡｓダイオードを製造することは非常に困難で
あった。
本発明の目的は、以上のような石英板へのウェーハ貼付
け、引きはがしを繰返さずに済み、メサ径のバラツキが
少なく１歩留まりよくメサ型ＧａＡｓダイオードの得ら
れる製造方法を提供することにある。
け、引きはがしを繰返さずに済み、メサ径のバラツキが
少なく１歩留まりよくメサ型ＧａＡｓダイオードの得ら
れる製造方法を提供することにある。
本発明の製造方法は、半導体基板に気相成長又は液相成
長により半導体単結晶層を形成してなる半導体ウェーハ
に、蒸着法、ＰＲ法およびアロイによりオーミック性電
極を形成した後、該ウェーハが厚いままでメサエッチン
グと特性チェックのくり返しにより所望の電気的特性を
得る工程を経て機械的或いは化学的に醜態して前記ウェ
ーハを所定の厚さにした後、蒸着法およびアロイにより
裏面に電極を形成する工程を含む構成を有する。
長により半導体単結晶層を形成してなる半導体ウェーハ
に、蒸着法、ＰＲ法およびアロイによりオーミック性電
極を形成した後、該ウェーハが厚いままでメサエッチン
グと特性チェックのくり返しにより所望の電気的特性を
得る工程を経て機械的或いは化学的に醜態して前記ウェ
ーハを所定の厚さにした後、蒸着法およびアロイにより
裏面に電極を形成する工程を含む構成を有する。
本発明方法では、ウェーハが厚いままでアビニシンワッ
クスで石英板に貼りつけたりしないで、メサエッチと電
気的特性チェックのみで所望の電気的特性を得るの′で
所望の電気的特性を有し、かつ特性のそろったメサ型Ｇ
ａＡｓダイオードを置所的に歩留よくつくることができ
る。
クスで石英板に貼りつけたりしないで、メサエッチと電
気的特性チェックのみで所望の電気的特性を得るの′で
所望の電気的特性を有し、かつ特性のそろったメサ型Ｇ
ａＡｓダイオードを置所的に歩留よくつくることができ
る。
次に本発明を実施例により説明する。
第２図（ａ）、 ｆｂ）、 （Ｃ）は本発明の一実施例
の製造方法を説明する為の断面図である。第２図（ａ）
において、濃度１０１８ｃ、７Ｂ以上のＮ＋型ＧａＡｓ
基板１に、濃度１０１８ｃｍ”以上のバッファ層２．ｆ
Ａ度７〜８×１０１４ｃｒ；ｖ３程度のアクティブ層３
．濃度１０１８ｃｍ−３以上のコンタクト層４を順次数
ミクロンづつ気相成長又は液相成長させる。そして、こ
のようにしてなるエピタキシャルウェーハの表裏両面に
ＡｕとＧｅの合金（以下ＡｕＧｅと称す）及びＡｕとＮ
ｉの合金（以下ＡｕＮＩと称す）とを蒸着してフォトレ
ジスト技術を用いて表のＡｕ Ｇｅ −ＡｕＮ ｉのみ
選択的にエツチングして、その後熱処理を加えて、オー
ミック電極５及び６を形成する。その後第２図（ｂ）に
示すようＫ、デバイスの特性に応じてフォトレジスト技
術により硫酸系エッチャントでメサエッチングを行い、
メサ部７を形成する。その後、裏面オーミック電極６を
化学的にエッチンク除去し、半導体基板１を機緘的化学
的に研磨、結晶エッチを行い、所定の厚さにウェーハを
仕上げた後、ＡｕＧｅ−ＡｕＮｉ層８を蒸着法と熱処理
により形成し、第２図ｔｃ）に示すようなガンダイオー
ドを得る。
の製造方法を説明する為の断面図である。第２図（ａ）
において、濃度１０１８ｃ、７Ｂ以上のＮ＋型ＧａＡｓ
基板１に、濃度１０１８ｃｍ”以上のバッファ層２．ｆ
Ａ度７〜８×１０１４ｃｒ；ｖ３程度のアクティブ層３
．濃度１０１８ｃｍ−３以上のコンタクト層４を順次数
ミクロンづつ気相成長又は液相成長させる。そして、こ
のようにしてなるエピタキシャルウェーハの表裏両面に
ＡｕとＧｅの合金（以下ＡｕＧｅと称す）及びＡｕとＮ
ｉの合金（以下ＡｕＮＩと称す）とを蒸着してフォトレ
ジスト技術を用いて表のＡｕ Ｇｅ −ＡｕＮ ｉのみ
選択的にエツチングして、その後熱処理を加えて、オー
ミック電極５及び６を形成する。その後第２図（ｂ）に
示すようＫ、デバイスの特性に応じてフォトレジスト技
術により硫酸系エッチャントでメサエッチングを行い、
メサ部７を形成する。その後、裏面オーミック電極６を
化学的にエッチンク除去し、半導体基板１を機緘的化学
的に研磨、結晶エッチを行い、所定の厚さにウェーハを
仕上げた後、ＡｕＧｅ−ＡｕＮｉ層８を蒸着法と熱処理
により形成し、第２図ｔｃ）に示すようなガンダイオー
ドを得る。
上述のとおり１本発明方法では、従来のような石英板へ
の貼り付け、引きはがしを行わないので、このためのウ
ェーハ割れなどが回避でき、よって歩留りよく高品質の
半導体装置を製造することができる。
の貼り付け、引きはがしを行わないので、このためのウ
ェーハ割れなどが回避でき、よって歩留りよく高品質の
半導体装置を製造することができる。
第１図はメサ構造を有する一般的ガンダイオードの断面
図、第２図（ａ）、 （ｂｌ、 （Ｃ）は本発明の一実
施例を説明するための製造工程順の断面図である。 １・・・・・・Ｎ＋！半導体基板、２・・・・・・Ｎ＋
型）＜ｙファ層、３・・・・・・Ｎ１アクティブ層、４
・・・・・・Ｎ＋型コンタクト層、５・・・・・・表側
オーミ・ンク電極、６，８ ・・・・・・ｉ 側オーミ
ック電極、７・・・・・・メサＳ。
図、第２図（ａ）、 （ｂｌ、 （Ｃ）は本発明の一実
施例を説明するための製造工程順の断面図である。 １・・・・・・Ｎ＋！半導体基板、２・・・・・・Ｎ＋
型）＜ｙファ層、３・・・・・・Ｎ１アクティブ層、４
・・・・・・Ｎ＋型コンタクト層、５・・・・・・表側
オーミ・ンク電極、６，８ ・・・・・・ｉ 側オーミ
ック電極、７・・・・・・メサＳ。
Claims (1)
- 半導体基板の表面側に気相味たは液相成長により半導体
単結晶層を形成してなる半導体ウェーハ、の両面にオー
ミック性電極を形成する工程と、つぎにメサエッチと特
性チェックの繰り返しにより前記ウェーハにおける表面
側のメサエッチングのコントロールにより所望の電気的
特性を得る工程と、つぎに前記ウェーハの裏面側を機絨
的または化学的蝕刻により所定の厚さまで薄くする工程
と、前記蝕刻後の前記ウェーハの裏面にオーミック性電
極を形成する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150845A JPS5940585A (ja) | 1982-08-31 | 1982-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150845A JPS5940585A (ja) | 1982-08-31 | 1982-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940585A true JPS5940585A (ja) | 1984-03-06 |
Family
ID=15505631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150845A Pending JPS5940585A (ja) | 1982-08-31 | 1982-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940585A (ja) |
-
1982
- 1982-08-31 JP JP57150845A patent/JPS5940585A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3751292A (en) | Multilayer metallization system | |
| US4097890A (en) | Low parasitic capacitance and resistance beamlead semiconductor component and method of manufacture | |
| GB2109995A (en) | Semiconductor structures and methods of forming such structures | |
| US4080722A (en) | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink | |
| US4051507A (en) | Semiconductor structures | |
| US3447235A (en) | Isolated cathode array semiconductor | |
| JP2932469B2 (ja) | ホール素子及びその製造方法 | |
| JPS5940585A (ja) | 半導体装置の製造方法 | |
| US6702637B2 (en) | Method of forming a small gap and its application to the fabrication of a lateral FED | |
| KR900008408B1 (ko) | Iii-v족 화합물 반도체소자의 전극 형성방법 | |
| JPS59214282A (ja) | 半導体装置の製造方法 | |
| JPH0645617A (ja) | 単結晶薄膜部材の製造方法 | |
| JPH0114714B2 (ja) | ||
| RU2084988C1 (ru) | Способ изготовления омических контактов к планарной стороне структуры с локальными областями низколегированных полупроводников группы а3в5 | |
| JP3193864B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH0620984A (ja) | 半導体装置の裏面電極形成方法 | |
| JP2005005615A (ja) | ダイヤモンド電子素子の製造方法 | |
| JP2981347B2 (ja) | 半導体素子の製造方法 | |
| JP2001085723A (ja) | 太陽電池、及び太陽電池の製造方法 | |
| JPS62262471A (ja) | 半導体装置の製造方法 | |
| JPH04223367A (ja) | 薄膜抵抗体の製造方法 | |
| JP3729437B2 (ja) | 化合物半導体素子の製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JP2002025934A (ja) | 電極パターン形成方法および半導体装置 | |
| JPH01108726A (ja) | 半導体装置の製造方法 |