JPS593972A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPS593972A JPS593972A JP11220682A JP11220682A JPS593972A JP S593972 A JPS593972 A JP S593972A JP 11220682 A JP11220682 A JP 11220682A JP 11220682 A JP11220682 A JP 11220682A JP S593972 A JPS593972 A JP S593972A
- Authority
- JP
- Japan
- Prior art keywords
- output gate
- gate electrodes
- charge transfer
- charge
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 10
- 238000010168 coupling process Methods 0.000 abstract description 10
- 238000005859 coupling reaction Methods 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000001052 transient effect Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229920000136 polysorbate Polymers 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 210000004899 c-terminal region Anatomy 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電荷結合装置に関（７、特に２本の電荷結合素
子の出力を交互に取シ出すことが出来る電荷転送装置に
関する。
子の出力を交互に取シ出すことが出来る電荷転送装置に
関する。
第１ツＩは従来の電荷転送装置の一例を示す図で、転送
電極及び出力ゲート電極の配列を示す平面図に説明の都
合上電荷検出装置の回路接続図を書き入れである。尤の
電荷転送装置は、半導体基板１の表面上に酸化膜を介し
て連続して配夕１］された複数の電荷転送電極２．３．
４．５．２’、 ３’、 ４’、 ５’に転送用電圧と
して第２図に示すようなタイミングでクロックψ２．ψ
１．ψ５．ψ４をカロえることにより、これら転送電極
下に形成される電荷転送ナヤど、ルを用いて電荷の転送
を行なうものである。第１図に示゛す電荷転送装置は光
面チャイ・ル型電荷結合装置を例にしたものであるが、
説明を簡単化するため電荷転送装置は赤面チャネルＣＣ
Ｄとし、半導体基板はＰ型とし、転送される電荷、υＩ
Ｊちキャリアは電子とする。
電極及び出力ゲート電極の配列を示す平面図に説明の都
合上電荷検出装置の回路接続図を書き入れである。尤の
電荷転送装置は、半導体基板１の表面上に酸化膜を介し
て連続して配夕１］された複数の電荷転送電極２．３．
４．５．２’、 ３’、 ４’、 ５’に転送用電圧と
して第２図に示すようなタイミングでクロックψ２．ψ
１．ψ５．ψ４をカロえることにより、これら転送電極
下に形成される電荷転送ナヤど、ルを用いて電荷の転送
を行なうものである。第１図に示゛す電荷転送装置は光
面チャイ・ル型電荷結合装置を例にしたものであるが、
説明を簡単化するため電荷転送装置は赤面チャネルＣＣ
Ｄとし、半導体基板はＰ型とし、転送される電荷、υＩ
Ｊちキャリアは電子とする。
ここで第１図において、ｌはＰ型半導体基板、２〜５．
２′〜５′は転送用ゲート電極、６は出力ゲート電極、
ＩＩはＰ型半導体基板に設けられたＮ型拡散層であり、
転送されて来る電荷を検出する電荷検出用領域である。
２′〜５′は転送用ゲート電極、６は出力ゲート電極、
ＩＩはＰ型半導体基板に設けられたＮ型拡散層であり、
転送されて来る電荷を検出する電荷検出用領域である。
第１図、第２図を用い、この検出部の動作を説明する５
、 時刻１．においてψＲに「高」レベルを加え、ＭＯ８Ｔ
ｒ、を導通させ、そのソース電位ＶＳＩをＩｌｌ ｒ、
のドレイン電位■ＲＤと同電位に設定する。時刻ｔ２に
ψＲは「低」レベルとし、ソース領域１１はフローティ
ング状態となる。この状態後に時刻ｔ、においてへを「
低」レベルにし電極５の下に蓄積されていたキャリアを
一定電位ＶＯＧが加えられている出力ゲート電極６の下
のチャネルを通し、ソース領域１１に流入させる。この
流入電荷による■Ｓ、の電位変化をＭＯＳトランジスタ
Ｔｒ２と抵抗によりなるソースフォロワ−回路のＭＯＳ
）ランジスタＴ、２のゲートに加えることにより、出力
信号を■。わ、端子９よシ取り出される。また時刻１．
、１．、１．の経過にともない、同様にしてψ２ゲート
３′に蓄積された電荷を電圧に変換して出力信号として
■。ｕｊ端子より取シ出す。
、 時刻１．においてψＲに「高」レベルを加え、ＭＯ８Ｔ
ｒ、を導通させ、そのソース電位ＶＳＩをＩｌｌ ｒ、
のドレイン電位■ＲＤと同電位に設定する。時刻ｔ２に
ψＲは「低」レベルとし、ソース領域１１はフローティ
ング状態となる。この状態後に時刻ｔ、においてへを「
低」レベルにし電極５の下に蓄積されていたキャリアを
一定電位ＶＯＧが加えられている出力ゲート電極６の下
のチャネルを通し、ソース領域１１に流入させる。この
流入電荷による■Ｓ、の電位変化をＭＯＳトランジスタ
Ｔｒ２と抵抗によりなるソースフォロワ−回路のＭＯＳ
）ランジスタＴ、２のゲートに加えることにより、出力
信号を■。わ、端子９よシ取り出される。また時刻１．
、１．、１．の経過にともない、同様にしてψ２ゲート
３′に蓄積された電荷を電圧に変換して出力信号として
■。ｕｊ端子より取シ出す。
このようにして二基列の電荷転送素子の出力は交互に取
り出されるのであるが、従来の第１図に示すよう°々出
力ゲート端子への配線では以下に述べる欠点があった。
り出されるのであるが、従来の第１図に示すよう°々出
力ゲート端子への配線では以下に述べる欠点があった。
電荷転送用電極、及び出力ゲート電極は、お互いに電荷
転送効率の劣化を防止するために、重ね合わせ構造をと
っている。、ところが、この重ね合わせ構造のため、各
電極間に大きなカップリング容量が存在する。このカッ
プリング容量の存在のためへ及びψ２クロックが変化す
る時、出力ゲート電位も変動を受ける。特に出力ゲート
が多結晶Ｓｉで作製されている場合、ＶＯＧ端子よシ、
出力ゲート先端までの抵抗は太き々ものとなるため、こ
の出力ゲート電位の変動は大きなものと々る。この出力
ゲート電位の変動は（１）出力ゲート下のチャネルポテ
ンシャルの変動をもたらし、出力ゲート下の電荷転送ス
ピードに影響を与える、（２）出力ゲートと電荷検出領
域とのカップリング容量の存在のため、出力ゲート電位
の変動は高入力インピーダンスの電荷検出領域の電位電
動となシ、電荷検出部の８／Ｎ比の低下をひき起こす３
３ 以上述べたことを第３図（ａ）、第４図を用い具体的に
説明する。第３図（ａ）は、ＶＯＧ端子より見たところ
の従来配線での分布定数的に表現した等何回路テアル。
転送効率の劣化を防止するために、重ね合わせ構造をと
っている。、ところが、この重ね合わせ構造のため、各
電極間に大きなカップリング容量が存在する。このカッ
プリング容量の存在のためへ及びψ２クロックが変化す
る時、出力ゲート電位も変動を受ける。特に出力ゲート
が多結晶Ｓｉで作製されている場合、ＶＯＧ端子よシ、
出力ゲート先端までの抵抗は太き々ものとなるため、こ
の出力ゲート電位の変動は大きなものと々る。この出力
ゲート電位の変動は（１）出力ゲート下のチャネルポテ
ンシャルの変動をもたらし、出力ゲート下の電荷転送ス
ピードに影響を与える、（２）出力ゲートと電荷検出領
域とのカップリング容量の存在のため、出力ゲート電位
の変動は高入力インピーダンスの電荷検出領域の電位電
動となシ、電荷検出部の８／Ｎ比の低下をひき起こす３
３ 以上述べたことを第３図（ａ）、第４図を用い具体的に
説明する。第３図（ａ）は、ＶＯＧ端子より見たところ
の従来配線での分布定数的に表現した等何回路テアル。
ココｆｃ４−ｏｃ、 Ｃ”、−ｏａ、 Ｃ”、−ｏｃハ
出力ゲート電極とψ４ゲートとのカップリング容量、Ｃ
レーｏｃ、Ｃラーｏｃ、Ｃ型−ＯＧは出力ゲート電極と
ψ、ゲートとのカップリング容量、ＣＯＧは出力ゲート
電極と基板との容量、ＲＯＧは出力ゲート電極の抵抗で
ある。但し、簡単のため分布定数は一定とした。
出力ゲート電極とψ４ゲートとのカップリング容量、Ｃ
レーｏｃ、Ｃラーｏｃ、Ｃ型−ＯＧは出力ゲート電極と
ψ、ゲートとのカップリング容量、ＣＯＧは出力ゲート
電極と基板との容量、ＲＯＧは出力ゲート電極の抵抗で
ある。但し、簡単のため分布定数は一定とした。
ここでいま第４図に示すようなりロック波形をψ４゜ψ
２端子に加えた場合、カップリング容量とＲＯＧ抵抗の
ため出力ゲート部の等何回路内のｖｏｃ−４の節点とＶ
ＯＧ２の節点とには第４図に示すようなスノくイク状の
雑音が混入する。この種の雑音は第４図でわかるように
ｖｏｃ ４の節点とｖｏｃ ２の節点で大きさが違
うとともに、ψ４端子のクロック波形の立下りとψ２端
子のクロック波形の立上シのタイミングに違いがあると
一層、顕著に現われる。従って第４図に示すように、出
力端子■。ｕｔには雑音成分が存在してしまう。
２端子に加えた場合、カップリング容量とＲＯＧ抵抗の
ため出力ゲート部の等何回路内のｖｏｃ−４の節点とＶ
ＯＧ２の節点とには第４図に示すようなスノくイク状の
雑音が混入する。この種の雑音は第４図でわかるように
ｖｏｃ ４の節点とｖｏｃ ２の節点で大きさが違
うとともに、ψ４端子のクロック波形の立下りとψ２端
子のクロック波形の立上シのタイミングに違いがあると
一層、顕著に現われる。従って第４図に示すように、出
力端子■。ｕｔには雑音成分が存在してしまう。
本発明はこのようガ欠点が力＜、信号対雑音比の改善さ
れた電荷転送素子を提供することを目的とする。
れた電荷転送素子を提供することを目的とする。
本発明によれば、−導電型半導体基板上に絶縁膜を介し
て設けられた転送電極をもつ電荷転送素子と、同じく絶
縁膜を介して設けられた出力ゲード電極と、転送電荷を
検出する電荷検出装置とを含み、前記二基列の電荷転送
素子の出力を交互に取シ出す手段を備えた電荷転送装置
において、前記出力ゲート電極の中央部に特別に、カッ
プリング容量ＣシーＯＧ 、 Ｃ”、 −ｏａ 、 Ｃ
ｉ −ｏａ 、 Ｃｒ２−ｏｃ 、 Ｃ”、−ｏｃ 。
て設けられた転送電極をもつ電荷転送素子と、同じく絶
縁膜を介して設けられた出力ゲード電極と、転送電荷を
検出する電荷検出装置とを含み、前記二基列の電荷転送
素子の出力を交互に取シ出す手段を備えた電荷転送装置
において、前記出力ゲート電極の中央部に特別に、カッ
プリング容量ＣシーＯＧ 、 Ｃ”、 −ｏａ 、 Ｃ
ｉ −ｏａ 、 Ｃｒ２−ｏｃ 、 Ｃ”、−ｏｃ 。
Ｃ４−ｏｃの総合計した容量に対し少なくとも１００倍
以上の特別に設けた容量ＣＯＧＬを付加したことを特徴
とする電荷転送装置が得られ、結果として、出力ゲート
電極の中央部に特別に設けられた容量ｃｏｃｒ、によっ
て、過渡性雑音は、完全に無視できるまで小さくなり、
出力信号に表われる雑音成分を消滅させる効果がある。
以上の特別に設けた容量ＣＯＧＬを付加したことを特徴
とする電荷転送装置が得られ、結果として、出力ゲート
電極の中央部に特別に設けられた容量ｃｏｃｒ、によっ
て、過渡性雑音は、完全に無視できるまで小さくなり、
出力信号に表われる雑音成分を消滅させる効果がある。
。
なお、Ｎ１荷転送装置の構造は表面チャネル型電荷結合
形に限られるものではなく、装置の一部、あるいは全て
の部分が押込みチャネルあるいはバケットブリゲート素
子の形であっても良い。また基板はＰ型に限ったもので
はなく、導電型の極性を逆にし、少数キャリアを正孔と
すれば基板がＮ型であってもよいことはいうまでもない
１Ｊ第５図は本発明の一実施例を示す図で、転送電極及
び出力ゲート電極の配置を示す平面図に説明の都合上、
電荷横比装置の回路図を書き入れである。なお、第５図
の１４が本発明にかかる特別に設けられた容量である。
形に限られるものではなく、装置の一部、あるいは全て
の部分が押込みチャネルあるいはバケットブリゲート素
子の形であっても良い。また基板はＰ型に限ったもので
はなく、導電型の極性を逆にし、少数キャリアを正孔と
すれば基板がＮ型であってもよいことはいうまでもない
１Ｊ第５図は本発明の一実施例を示す図で、転送電極及
び出力ゲート電極の配置を示す平面図に説明の都合上、
電荷横比装置の回路図を書き入れである。なお、第５図
の１４が本発明にかかる特別に設けられた容量である。
第１図は重ね合わせ電極構造をもった従来の電荷結合装
置を示す図、第２図は電荷結合装置を駆動する入力パル
スの一ψ１ｊを示すグラフ、第３図（ａ）はＶＯＣ為子
よシ見たところの従来例の衿価回路、第３図中）はＶＯ
Ｃ端子より見たところの本発明電荷転送装置の等価回路
、第４図はクロックパルスが出力ケート１１位および信
号出力に与える影響を説明するだめの図、第５図は本発
明の一実施例を示す図、である。 なお・図において、１・・・・・・Ｐ型半導体基板、２
，３゜Ｃ５＋ ２’＋ ３’＋ ４’＋ ５’・・・・
・・転送電極、６，６′・・・・・・ 出力ゲート電極
、７・・・・・・ＶＲＤ端子、８・・・・・ＶＯＤ ｆ
ｍ子、９・・・・・・出力端子、１０・・・・・・抵抗
、１１．１１’、 １１″・・・・・・電荷検出用拡散
層、、１２．１３・・・・・・ＭＯＳトラ／ジスタ、１
−４・・・・・・容量、１５・・・・・・雑音成分、で
ある。 第１ 図 鐸２図。 第３図（０−） 第３図（１）） 第４図
置を示す図、第２図は電荷結合装置を駆動する入力パル
スの一ψ１ｊを示すグラフ、第３図（ａ）はＶＯＣ為子
よシ見たところの従来例の衿価回路、第３図中）はＶＯ
Ｃ端子より見たところの本発明電荷転送装置の等価回路
、第４図はクロックパルスが出力ケート１１位および信
号出力に与える影響を説明するだめの図、第５図は本発
明の一実施例を示す図、である。 なお・図において、１・・・・・・Ｐ型半導体基板、２
，３゜Ｃ５＋ ２’＋ ３’＋ ４’＋ ５’・・・・
・・転送電極、６，６′・・・・・・ 出力ゲート電極
、７・・・・・・ＶＲＤ端子、８・・・・・ＶＯＤ ｆ
ｍ子、９・・・・・・出力端子、１０・・・・・・抵抗
、１１．１１’、 １１″・・・・・・電荷検出用拡散
層、、１２．１３・・・・・・ＭＯＳトラ／ジスタ、１
−４・・・・・・容量、１５・・・・・・雑音成分、で
ある。 第１ 図 鐸２図。 第３図（０−） 第３図（１）） 第４図
Claims (1)
- 一導電型半導体基板上に絶縁膜を介して設けられた転送
電極をもつ二系列の電荷転送素子と、該絶縁膜を介して
設けられた出力ゲート電極と転送電荷を検出する電荷検
出装置とを含み、前記二系列の電荷転送素子の出力を交
互に取り出す手段を備えた電荷転送装置において、前記
出力ゲート電極の中間点に容量を負荷したことを特徴と
する電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11220682A JPS593972A (ja) | 1982-06-29 | 1982-06-29 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11220682A JPS593972A (ja) | 1982-06-29 | 1982-06-29 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593972A true JPS593972A (ja) | 1984-01-10 |
| JPH023542B2 JPH023542B2 (ja) | 1990-01-24 |
Family
ID=14580904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11220682A Granted JPS593972A (ja) | 1982-06-29 | 1982-06-29 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593972A (ja) |
-
1982
- 1982-06-29 JP JP11220682A patent/JPS593972A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH023542B2 (ja) | 1990-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084136B2 (ja) | 電荷転送装置 | |
| US3801883A (en) | Surface charge signal correlator | |
| US4998265A (en) | Method of driving a charge detection circuit | |
| JPS593972A (ja) | 電荷転送装置 | |
| US5615242A (en) | Charge transfer apparatus with output gate and driving method thereof | |
| US4092549A (en) | Charge comparator | |
| US4082963A (en) | Regenerating amplifier for ccd arrangements | |
| US5426318A (en) | Horizontal charge coupled device having a multiple reset gate | |
| US4374334A (en) | Signal comparator apparatus | |
| JPH0427697B2 (ja) | ||
| JPH07106553A (ja) | 固体撮像素子 | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| JPS6352474B2 (ja) | ||
| US3740576A (en) | Dynamic logic interconnection | |
| US4125818A (en) | Charge-coupled devices | |
| JPS6138624B2 (ja) | ||
| JPH0152934B2 (ja) | ||
| JPS60205678A (ja) | 非反復アナログ積分器 | |
| US4707844A (en) | Integrated circuit having reduced clock cross-talk | |
| JPS62268160A (ja) | 電荷結合装置 | |
| JPS6122490B2 (ja) | ||
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPS6213827B2 (ja) | ||
| JPS5856465A (ja) | 電荷転送装置 |