JPS5937865B2 - トランジスタ - Google Patents

Description

【発明の詳細な説明】 本発明はトランジスタ、特に高周波数用又は高速スイツ
チング用のトランジスタに関するものである。

斯るトランジスタはデイスクリート装置に形成すること
ができ、またモノリシツク集積回路のような一層複雑な
構造内に集積することができる。米国特許第４１４９１
７４号明細書に、ホツト多数電荷キヤリアによつて電流
が流れる一導電型のベース領域と、該ベース領域と相ま
つてエミツターベース及びベース−コレクタ障壁を形成
する障壁形成部とを具える半導体本体から成るトランジ
スタが開示されている。

斯るトランジスタはホツト多数電荷キヤリアが電子であ
るか正孔であるかに応じて６ホツト電子１又は６ホツト
正孔１トランジスタと称すことができる。ホツト電荷キ
ヤリアとは結晶格子と熱平衡状態にないキヤリアのこと
である。

従つて、ホツト電子は伝導帯エツジより数ＫＴ高いエネ
ルギーを有し、ホツト正孔は価電子帯エツジより数ＫＴ
低いエネルギーを有する（ここでＫ及びＴはボルツマン
定数及び結晶格子温度である）。斯るトランジスタでは
エミツタ及びベース領域における少数キヤリア蓄積効果
は無視でき、高速用又は高周波用に好適である。

これらトランジスタでは、更に、ベース領域の一導電型
の不純物濃度を高く選択することによりベース抵抗を低
くすることができると共に、ベースの不純物添加の不均
質に比較的影響されないようにすることができる。これ
がため、斯るトランジスタは慣例のＰｎｐ又はＮｐｎバ
イポーラトランジスタと比べて重要な利点を有する。前
記米国特許明細書中に開示されているトランジスタの→
ｌでは、前記エミツターベース障壁形成部はベース領域
と反対導電型の不純物を有する障壁領域から成る。

この障壁領域はベース領域と、ベース領域と同一導電型
のエミツタ領域とを分離すると共にこれら領域と相まつ
て空乏層を形成する。この障壁領域は充分に薄くして、
零バイアス時に形成されるこれら空乏層がこの障壁領域
内に侵入して、この障壁領域の一導電型及び反対導電型
の移動電荷キヤリアが略々零になるようにする。前記米
国特許明細書に開示されているトランジスタにおいては
、エミツターベース障壁をベース−コレクタ障壁より高
く選択してベース領域内に注入されるホツトキヤリアの
殆んどがベース−コレクタ領域を乗り越えるに充分なエ
ネルギーを有するようにして、良好な収集効率を得てい
る。特にトランジスタの高いエミツタ接地電流利得を得
るには収集効率を高くすることが必要である。また、特
に高速スイツチング特性又は高周波特性を得るにはエミ
ツタ容量を低くする必要がある。本発明の目的はエミツ
ターベース障壁形成部を放出キヤリアのエネルギーがベ
ース−コレクタ障壁に対し一層高くなるよう且つエミツ
タ容量が一層小さくなるように改良することにある。本
発明は、ホツト多数電荷キヤリアによつて電流が流れる
一導電型のベース領域と、該ベース領域と相まつてエミ
ツターベース障壁及びベース−コレクタ障壁を形成する
障壁形成部を含む半導体本体を具え、そのエミツターベ
ース障壁形成部は反対導電型の不純物を有する障壁領域
で構成して成るトランジスタにおいて、前記障壁領域の
厚さ及び不純物濃度を、零バイアス状態において該障壁
領域がその厚さの少くとも１部分に亘つて前記エミツタ
ーベース障壁の空乏層によつて空乏化されないように充
分に大きくし、ベース−コレクタ障壁より高いエネルギ
ーを有する前記ホツト多数キヤリアの供給を発生させる
ためにはベースーエミツタ間にバイアス電圧の印加を必
要とするよう構成したことを特徴とする。

本発明のトランジスタにおいては、ベース領域にホツト
多数キヤリアを供給するには所定の大きさのバイアス電
圧を必要とする。

このキヤリア供給は前記バイアス電圧によつて前記空乏
層をエミツタ及びベース領域間の障壁領域の厚さ全体を
横切つて拡げることにより達成でき、これはいわゆる６
パンチスルーゝ構成である。このキヤリア供給は他の方
法でも達成でき、例えば前記バイアス電圧によつて前記
障壁領域のなだれ降伏を生じさせるか、前記障壁領域に
おいて伝導帯と価電子帯との間でキヤリアのトンネル効
果を生じさせることにより達成することもできる。前記
キヤリア供給が生じるまでは、障壁領域の非空乏層部分
がベース領域内へのホツトキヤリアの放出を禁止し、印
加バイアス電圧の作用は放出されるキヤリアのエネルギ
ーをベース−コレクタ障壁に対し引き上げることにある
。こうして放出が起ると、放出キヤリアのエネルギーが
ベース−コレクタ障壁より著しく高くなるので、高い収
集効率が得られる。後述するように、低いエミツタ容量
はバイアス電圧を用いて零バイアス時のエミツターベー
ス障壁部の空乏層を拡げることにより得ることができ、
特に低濃度領域をエミツタ構造内に組み込み且つパンチ
スルー構造を用いるときに低いエミツタ容量が得られる
。前記障壁領域はベース領域とエミツタのオーム接点或
はエミツタのシヨツトキ一接合との間に設けることがで
きる。

この障壁領域はエミツタのオーム接点又はシヨツトキ一
接合から一導電型もしくは反対導電型の低濃度領域で分
離することができ、この低濃度領域を一導電型とすると
きはこの領域も障壁領域とともに空乏層を形成する。低
濃度領域内における空乏層の拡がりのために斯る構造は
極めて低いエミツタ容量を有するものとすることができ
る。これがため、本発明の→ｌでは、エミツターベース
障壁形成部は半導体本体の表面におけるシヨツトキ一接
合を具え、前記障壁領域はこのシヨツトキ一接合とベー
ス領域との間に設け、前記障壁領域の厚さの少くとも１
部分は零バイアス時に前記シヨツトキ一接合部の空乏層
に含まれないように構成する。

少くとも１部分が空乏化されない障壁領域とシヨツトキ
一接合との組み合わせは高いエミツターベース障壁を発
生して極めて熱いホツト多数キヤリアをベース領域内に
注入し得るため収集効率が向上する。また、このような
障壁領域が設けられてないシヨツトキーエミツタど比較
してエミツタ容量も小さくすることができ、特に前記空
乏層を更に拡げる領域を付加することにより一層小さく
することができる。これがため、前記反対導電型の障壁
領域をシヨツトキ一接合から反対導電型もしくは一導電
型の低濃度領域で分離するのがよい。一般にベース領域
は高濃度にドープしてベース領域内の空乏層の拡がりを
低減し、ベース抵抗を低減するのが好適である。

これがため、前記ベース領域は少くとも１０２０不純物
原子／Ｃｌｉｌの導電型決定不純物濃度とし、縮退半導
体領域とみなせるものとする。更に、エミツタ障壁領域
がトランジスタ構造への組み込みを不可能にするような
過大な厚さとなるのを避けるためにこの障壁領域の導電
型決定不純物濃度を一般ＩｆＣｌＯｌ８不純物原子／〜
以上とする。図面につき本発明を説明する。

図は全て線図であり、寸法通りに示してない。

これら図の各部の相対的寸法及び寸法比を図解のため拡
大したり縮小して示してある。また各図において同一も
しくは類似部分は同一の符号で示してある。第１図に示
すトランジスタは半導体領域１〜４を含む単結晶半導体
本体から成る。

領域２は一導電型（本例ではｎ型）の高不純物濃度のベ
ース領域である。障壁形成部１及び４，５はベース領域
２と相まつてそれぞれベース−コレクタ障壁及びエミツ
ターベース障壁を形成する。エミツターベース障壁から
ベース領域２を経てベースーコレクタ障壁へ流れる電流
はホツト多数キヤリア（本例のｎ型ベース領域２ではホ
ツト電子）によつて生じ、これらキヤリアを矢７で示す
。ベース−コレクタ障壁は反対導電型（本例ではｐ型）
の不純物を有する障壁領域１で形成され、その不純物量
によつてベース領域２及びコレクタ領域３からの電荷キ
ヤリア（本例では電子）の流れに対する電位障壁の高さ
が決まる。

障壁領域１は、零バイアス時にこの領域がベース及びコ
レクタ領域と相まつて形成する空乏層が領域１内に侵入
して領域１内の正及び負の全移動電荷キヤリアを略々零
にするよう充分に薄くする。コレクタ領域３はベース領
域２と同一の導電型（ｎ型）であるが、その不純物濃度
は低くする。ベース領域の導電型決定不純物の濃度は少
くとも１０２０原子／ｄとするのが好適である。このよ
うにホツト電子（又はホツト正孔）トランジスタのベー
ス−コレクタ障壁に略々完全に空乏化した障壁領域１を
形成し用いることは米国特許第４１４９１７４号明細書
に詳細に記載されており、その内容は従来技術として本
願明細書中にも入れてある。

障壁領域１を零バイアスのときに略々完全に空乏化され
た状態に維持するためには領域１の厚さ並びに不純物濃
度を前記特許明細書中に記載されている所定の条件を満
足するものとする必要がある。エミツターベース障壁は
シヨツトキ一接合を形成する金属層５と、ベース領域２
と反対導電型（ｐ型）の不純物を有する障壁領域４とで
形成する。

前記米国特許明細書にはシヨツトキ一接合又は略々完全
に空乏化された障壁領域の何れか一方で形成されたエミ
ツターベース障壁を有するトランジスタが開示されてい
る。しかし、本発明では障壁領域４をシヨツトキ一接合
とベース領域２との間に設け、その厚さ並びに不純物濃
度を充分大きくして少くともその厚さの１部分が零バイ
アスのときにシヨツトキ一接合部５の空乏層の範囲外と
なるようにする。これがため、シヨツトキーエミツタ５
とベース領域２との間にバイアスを与えない状態では障
壁領域４はその厚さの少くとも１部分が空乏化されず、
ｐ型層（第１図にｐ＋で示す）として作用する。第１図
の曲線ａはこの熱平衡、零バイアス状態における上記ト
ランジスタ構造内の電子エネルギー及びポテンシヤル図
である。

第１図の曲線ｂはベース領域２及びコレクタ領域３をエ
ミツタ領域５に対しそれぞれ電圧ＶＢＥ及びＶ。

Ｏでバイアスした状態における同様の図を示す。ベース
−コレクタ障壁より高いエネルギーを有するホツト電子
７の供給を得るためにはバイアス電圧ＶＢＥの印加が必
要である。この第１図の例では、ベースーエミツタバイ
アス電圧ＶＢＥが空乏層を障壁領域４を完全に横切つて
拡げるのに充分な大きさとなるまでは、エミツタ領域５
からベース領域２内にホツト電子７が殆んど注入されな
い。障壁領域を完全に横切る空乏層はエミツタ５とベー
ス領域２との間に領域４を６パンチスルーし、即ちつき
抜け、熱放出電子７により電流が流れる。第１図の曲線
ｂはＶＢＥが領域４の全体を丁度空乏化する大きさのと
きの状態を示す。第１図の曲線ａ及びｂを比較すると明
らかなように、．このように電流の発生前に少くとも所
定の大きさのバイアス電圧ＶＢＥの印加を必要とするこ
とは、ベース−コレクタ障壁１のポテンシヤルがエミツ
タ５に対し一層低レベル（一層正）にシフトしてキヤリ
ア注入が生じるときに（曲線ｂ）注入キヤリア７のエネ
ルギーがベース−コレクタ障壁１に対し著しく高くなる
結果となる。これがため、零バイアス時に空乏化されな
い厚さを有するエミツターベース障壁領域４を組み込む
とベースーコレクタ障壁領域３の収集効率が増大する。
こうして７５％以上の収集効率が可能となる。領域４を
完全に空乏化するのに必要とされるバイアス電圧ＶＢＥ
の大きさはシヨツトキ一接合５とベース領域２との間に
設けられる領域４の厚さと不純物濃度に依存する。

代表的な例では、それらの値を６パンチスルー１の発生
に少くとも０．５ボルトのバイアス電圧ＶＢＥが必要と
されるように選択して、放出キヤリアのエネルギーが対
応する量だけ高くなるようにする。斯るトランジスタを
パンチスルーに必要とされる最低レベルより高いエミツ
ターベースバイアス電圧で動作させると、エミツターベ
ース障壁の高さが減少し、ベース領域２内へ流れる電流
が増大する。この状態を第１図に曲線ｄで示す。しかし
、零バイアス時にその厚さの全部が空乏化されない斯る
障壁領域４は、印加バイアス電圧ＶＢＥによつてパンチ
スルー状態になる前にこの障壁領域のなだれ降伏又はツ
エナ一降伏を生ずるような高不純物濃度にしてもよい。

この状態を第２図に示す。第２図において、Ｅｃ（ａ）
及びＥ（ａ）は零バイアス状態における伝導帯と価電子
帯のエツジを示し、ＥＯ（ｂ）及びＥｖ（ｂ）はエミツ
タ５とベース領域２とのバイアス電圧ＢＥを印加した状
態における伝導帯と価電子帯のエツジを示す。この変形
例においては障壁領域４の不純物濃度を高くすることに
より印加バイアス電圧ＶＯが領域４内の空乏層内に充分
な強さの電界を発生して障壁領域４をなだれ効果又はツ
エナ一効果により降伏するようにしてベース領域２内に
ベース−コレクタ障壁１より著しく高いエネルギーを有
するホツト電子が注入されるようにする。第２図に示す
ように、印加バイアス電圧ＶＢＥはエネルギーバンドを
バンドギヤツプ（ＥＯ−Ｅｖ）より大きく曲げる。ツエ
ナ一降伏の場合には、発生電界がシリコン結晶格子原子
から電子を移動させて第２図に矢７ａで示すように価電
子帯から伝導帯へ直接つき抜けるトンネル効果が生ずる
。なだれ降伏の場合には、発生電界がキヤリア７ｂを加
速してシリコン結晶格子原子と衝突させ、その衝突の際
に電子一正孔対を発生し、ホツト電子７ｃがベース領域
２内に注入されると共に、ホツ卜正孔が第２図に矢１７
で示すようにエミツタ５に流入する。このようななだれ
降伏又はツエナ一降伏を利用するエミツタに使用するバ
イアス電圧は１．５ボルト以上とすることができる。第
３図は第１図又は第２図のようなトランジスタの一例の
断面図を示す。

障壁領域４を除いて、このトランジスタの構造は前記米
国特許のものと同一で、イオンインプランテーシヨンに
より簡単に製造することができる。コレクタ領域３はｎ
導電型の高不純物濃度シリコン基板１３上のｎ型シリコ
ンエピタキシヤル層で構成する。このエピタキシヤル層
３内に、障壁領域１の周縁を囲むガードリングとして作
用する空乏化されないｐ型環状領域１１を前記米国特許
明細書に記載されているように例えば不純物拡散により
形成する。次いで、エピタキシヤル層３の表面上の例え
ば二酸化シリコンの絶縁層１０の窓を介して領域１，２
及び４をエピタキシヤル層３内にイオンインプランテー
シヨンにより形成する。先ず最初、障壁領域４を層１０
の小さな窓を用いてインプラントし、斯る後にその窓を
拡げてベース領域２のインプランテーシヨンを行ない、
次いで障壁領域１のインブランテーシヨンを行なうこと
ができる。

領域４のイオンドーズ量及びエネルギーは充分に高くし
て、領域４がｎ型領域２の背景ｎ型不純物をオーバドー
ブするのみならず、少くともその１部分が零バイアス時
にシヨツトキ一接合５に存在する空乏層を越えて存在し
て、零バイアス時に領域４の少くとも１部分が空乏化さ
れてないｐ型領域を形成するようにする必要がある。ベ
ース領域２の形成に使用するイオンエネルギーは得られ
る不純物濃度が障壁領域４から離間した位置で最大値を
示すように選択することができる。この離間は、エミツ
タ５とベース及びコレクタ接点８及び９にバイアス電圧
が印加されたとき、エミツタ５とベース領域２の非空乏
化部分との間に電位降下を生ぜしめるため、コレクタ障
壁領域１の電位がバイアスを増大するにつれて一層低レ
ベルにシフトする。この特徴は取集効率を一層向上させ
る働きがあり、前記米国特許明細書に記載されている。
代表的な例では、１ＫｅＶの硼素イオン又は４ＫｅＶの
インジウムイオンを例えば少くとも１０１４／ＣＴｉの
ドーズ量でインプラントして空乏化されない障壁領域４
を、１０ＫｅＶの砒素イオンを１０１４〜１０１５／Ｃ
Ｔｌのドーズ量でインプラントしてベース領域２を、５
ＫｅＶの硼素イオン又は２０ＫｅＶのインジウムイオン
を５×１０１２〜５×１０１３／（７１のドーズ量でイ
ンプラントして完全に空乏化される障壁領域１を形成す
ることができる。

エピタキシヤル層３は例えば５〜１０Ω・鑞の固有抵抗
と例えば１２ミクロンの厚さを有するものとすることが
できる。斯るインプランテーシヨン条件の場合、アニー
ル条件に応じてインプラントされた砒素分布のピークは
エピタキシヤル層〜表面から約１５０Ａ（０．０１５ミ
クロン）もしくはそれ以上の深さのところに生じ、約１
０２０〜１０２１砒素原子／ｄの濃度を有するものとし
得る。

ｐ型障壁領域４は表面の約１００Ａ（０．０１０ミクロ
ン）以内に形成され、零バイアス時にその厚さの半分以
上が空乏化されないような高さの濃度を有するものとし
得る。障壁領域４と１との間の〜間隔は約２５０Ａ（０
．０２５ミクロン）もしくはそれ以上とし得る。

障壁領域１の幅は約１５０Ａ（０．０１５ミクロン）と
し得る。アニール後、金属層５，８及び９を既知の方法
で設ける。

層８及び９（例えばアルミニウムとすることができる）
はベース領域２及びコレクタ基板３とそれぞれオーム接
触する。層５はトランジスタのエミツタとしてシヨツト
キ一接合を形成し、例えば金又はニツケルとすることが
できる。アニール条件は、各インプラット不純物のどの
位のドーズ量が電気的に活性になるか、インブラント不
純物の認められる程の拡散が越るか否かを決定する。障
壁領域４を形成するためにインプラントした硼素又はイ
ンジウムイオンのドーズ量が約１０１４イオン／ｄで、
次いで約７５０℃で１５分間真空中でアニールした場合
、計算の結果から、領域４の得られる平均活性不純物濃
度は５Ｘ１０１９〜１０２０原子／Ｃｌｉｔとなり、印
加バイアス電圧ＶＯにより障壁領域４にパンチスルー空
乏層が生ずることがわかる。障壁領域４の平均活性不純
物濃度はもつと高いアニール温度を用いることにより僅
かに増大させることができ、また一層高いドーズ量を使
用することにより大きく増大させることができる。この
ようにして領域４の活性不純物濃度を、降伏及びホツト
電子の供給がパンチスルー効果ではなく空乏層における
なだれ効果又はツエナ一効果によつて起る程度に増大さ
せることができる。インプラント不純物の拡散を低減す
るために、アニールは―般に８５０℃以下で長時間行な
う必要がある。しかし、アニールは短かいパルス状のレ
ーザや電子ビームを用いて高温度で局部的に加熱するこ
とにより行なうことができる。第３図に示す回路接続で
は、動作中エミツタ５はベース接点８に対し負にバイア
スされ、ベース接点８自体はコレクタ接点９に対し負に
バイアスされる。前述したように、エミツタ５とベース
接点８との間に印加される電圧が障壁領域４をその厚さ
全体に亘つて空乏化するか或はなだれ降伏もしくはツエ
ナ一降伏を生ぜしめるに充分な大きさになるまではエミ
ツタ５とコレクタ接点９との間には殆んど電流が流れな
い。第３図に示すように、入力信号（例えば高周波数）
をエミツタ５とベース接点８との間に供給し、増幅され
た出力信号をベース及びコレクタ接点８及び９との間の
負荷Ｒの両端から得ることができる。このトランジスタ
はその高い収集効率のために高い電流利得を有する。こ
のトランジスタ構造には多くの変更が可能である。

例えば、第４図に示すように、シヨツトキーエミツタ５
及びその障壁領域４をベース接点８の周囲に環状に形成
することができる。外部エミツタを有するこの例では、
浅いｐ型障壁領域４を空乏化障壁領域１の深いｐ型ガー
ドリング１１と合体させることができる。第４図に示す
ように、ｐ型ガードリング１１は別個のドーピング工程
で形成する必要はなく、ベース領域２のインプランテー
シヨン後に層１０の窓を僅かに拡げて障壁領域１及び４
とともにインプランテーシヨンにより形成することがで
きる。同様の方法が前記米国特許明細書に記載されてい
る。前記米国特許明細書に記載されているその他の特徴
も本発明に組み込むことができる。

例えば、障壁領域１と隣接するエピタキシヤル層３のド
ーピング濃度は他のドナーをインプランテーシヨンして
増大させてもよい。斯る局部的なドーピングの増大は障
壁領域１から約１５０Ａ（０．０１５ミクロン）以内の
範囲内とし、その内部の電界を増強して領域３内の電位
の傾きを急峻にして収集効率を更に向上させることがで
きる。第５図は本発明の更に他の変形例を示し、本例で
はエミツタ構造内のシヨツトキ一接点５と障壁領域４と
の間に低濃度領域６を設ける。

パンチスルー効果を得るために、この領域６はシヨツト
キ一接点５からベース領域２内ヘホツト電子を放出する
エミツターバイアスの下で完全に空乏化されるものとす
る必要がある。同様の低濃度領域６をなだれ降伏又はツ
エナ一降伏障壁領域４に対しても設けることができる。
領域６の付加によりエミツターベース障壁と関連する空
乏層が第１図の構造の場合より一層拡がるので、動作中
トランジスタのエミツタ容量が減少する。第５図に示す
例では、領賊６は障壁領域４と同一の導電型（ｐ型）で
あるが、ベース領域２と同一の導電型（ｎ型）とするこ
ともできる。領域６のドーピング濃度は例えば約１０１
７原子／ｄとすることができる。第５図の構造は領域４
，２及び１のインプランテーシヨンに第１図の場合より
僅かに高いイオンエネルギーを用いて領域４を形成する
インプラント不純物のピーク濃度がエピタキシヤル層３
の表面から離間するようにして製造することができる。
領域６はこのピーク濃度とエピタキシヤル層表面との間
に存在する不純物で形成することができるが、その不純
物濃度は別の工程において例えば低ドーズ量のインブラ
ンテーシヨンにより与えるのが好適である。第５図のト
ランジスタ構造の一変形例では、シヨツトキ一接合５の
代りに高濃度ｎ型エミツタ領域を用いる。

この場合にはエミツターベース障壁はベース領域２及び
このエミツタ領域とＰｎ接合を形成するｐ型障壁領域４
及び６によつてのみ形成される。第１及び第２図のトラ
ンジスタ構造もそのシヨツトキ一接合を高濃度ｎ型エミ
ツタ領域と置き換えることによつて同様に変形すること
ができる。第６図はエミツターベース障壁をｎ型ベース
領域２及び低濃度ｎ型エミツタ領域６とＰｎ接合を形成
するｐ型障壁領域４のみにより形成した本発明によるホ
ツト電子トランジスタの構造例を示す。

層１５はエミツタ領域６とオーム接点を形成し、この層
１５は例えばアルミニウムのような金属或は高濃度ｎ型
半導体材料とすることができる。第１〜第５図のシヨツ
トキーエミツタトランジスタの場合と同様に、ベース領
域２とエミツタ接点１５との間にバイアス電圧ＢＥを印
加してこれらＰｎ接合の空乏層を領域４の厚さ全部に亘
つて拡げるか、或は領域４のなだれ降伏もしくはツエナ
一降伏を生ぜしめる必要があるようにする。第１〜第５
図のトランジスタと同様に、これによりベース−コレク
タ障壁に対し放出キヤリア７のエネルギーを引き上げる
。しかし、第１〜第５図のトランジスタに比べてエミツ
ターベース障壁の理想度を良くすることができ、エミツ
タ容量を一層小さくすることができる。第６図に示すよ
うな構造を有するトランジスタは第１〜第５図のものと
同様に製造することができる。

領域６と接点層１５を形成する一つの方法は次の通りで
ある。領域１，２及び４をシリコンエピタキシヤル層内
にイオンインプランテーシヨンで形成後、高い固有抵抗
のシリコン層と高濃度ｎ型シリコン層をｐ型障壁領域４
の１部分上に絶縁層の窓を介して順次堆積して領域６と
層１５を設けることができる。この高固有抵抗層は例え
ばアモルフアスシリコンとし、後でこれを注入不純物の
アニールに使用するレーザや電子ビームで結晶化するこ
とができる。高濃度ｉ型シリコン層をベース領域２の１
部分にも堆積してベース接点を形成することもできる。
第７図は第６図のトランジスタ構造の他の例で、このト
ランジスタはモレキユラビームエピタキシにより製造で
きる。

本例トランジスタは例えば砒化ガリウムの高濃度ｎ型基
板１３を具え、その上に同一材料の低濃度ｎ型エピタキ
シヤル層を通常の方法、例えば液相エピタキシで成長す
る。次いで、領域１，２，４及び６に必要な厚さ及び不
純物濃度を有する砒化ガリウム層を層３の長面上にモレ
キユラビームエピタキシにより順次堆積する。次いで上
部の２層を、マスクされた部分を除いてイオンビームミ
リングもしくはその他のエツチング処理によつて除去し
て領域６及び障壁領域４を形成する。次いで、他の２層
を、マスクされた部分を除いて同様に除去してベース領
域２及び障壁領域１を形成する。半導体とオーム接点を
形成する金属層を堆積してエミツターベース及びコレク
タ接点１５，８及び９を形成する。必要に応じ、前記砒
化カリウム層の除去前に接点１５を設けてこれをマスク
として用いて領域６及び領域４の横方向の寸法をイオン
ビームミリングで決めることができる。領域１及び２の
横方向の寸法を決める層除去処理を行なう代りに局部的
陽子衝撃を行なつて領域１及び２の周囲に半絶縁領域を
形成してもよい。以上説明したトランジスタはｎ型ベー
ス領域２を有するホツト電子トランジスタであるが、本
発明においてはホツト正孔トランジスタも可能であり、
この場合にはベース及びコレクタ領域２及び３をｐ型と
し、障壁領域１及び４にドナー不純物をドープすればよ
い。

第３、第４及び第７図に示すトランジスタは１つのエミ
ツターベース障壁を有するが、本発明においてはベース
領域２と複数個のエミツターベース障壁を形成する複数
個のエミツタを設けることもできる。

斯るマルチエミツタトランジスタは、例えば高電力用に
、或は論理回路内の高速スイツチングトランジスタとし
て使用することができる。本発明によるホツトエレクト
ロン又はホツトホールトランジスタ構造は他の半導体領
域と一緒に集積したり、接点を設けてサイリスタのよう
な一層複雑な装置や集積回路を形成することができる。
第３、第４及び第７図に示す装置では、コレクタ領域３
は同一導電型の基板１３上に設けられたエピタキシヤル
層の１部で構成され、領域３の電極９は基板１３の背面
に設けられている。しかし、本発明トランジスタを具え
る半導値装置及び集積回路においては、コレクタ領域３
を例えばアイソレーシヨンのために反対導電型の基板上
に設けられた＝導電型エピタキシヤル層の１部分で構成
し、コレクタ領域３の電極をそのエピタキシヤル層の表
面に設け、これを例えばエピタキシヤル層内に設けた高
濃度表面領域及び埋必層ど接触させてその直列抵抗を低
減することもできる。第３、第４及び第７図に示すトラ
ンジスタにおいては、ベース−コレクタ障壁が半導体本
体表面に隣接するベースーエミツタ障壁の下方に埋置さ
れている。

しかし、本発明トランジスタにおいてはエミツターベー
ス障壁をコレクターベース障壁の下方に埋置することも
できる。この場合、例えばコレクターベース障壁をベー
ス領域２とのシヨツトキ一接合で構成し、エミツターベ
ース障壁を零バイアス時にその厚さ全体に亘つて空乏化
されない障壁領域４で構成し、エミツタ領域をベース領
域と同一導電型の半導体領域とすればよい。以上説明し
たトランジスタではベースーコレク夕障壁が、零バイア
ス時にその厚さ全体に亘つて略々完全に空乏化される障
壁領域１で形成されている。しかし、ある種の用途にお
いてはペースーコレクタ障壁領域１が零バイアス時にそ
の厚さ全体に亘つて完全に空乏化されないものとするの
が好適であることがある。この場合には領域１が完全に
空乏化される場合より逆電流を小さくすることができる
。

【図面の簡単な説明】

第１及び第２図は本発明トランジスタの数例の零バイア
ス状態及び零バイアス状態におけるエネルギーレベル図
、第３図は第１及び第２図に示すトランジスタの一例の
断面図、第４図は第１及び第２図に示すトランジスタの
他の例の断面図、第５図は第１図のトランジスタの変形
例のバイアス状態と零バイアス状態におけるエネルギー
レベル図、第６図は本発明トランジスタの他の例のバイ
アス状態と零バイアス状態におけるエネルギーレベル図
、第７図は第６図のトランジスタの一例の断面図である
。 １・・・障壁領域、２・・・ペース領域、３・・・コレ
クタ領域、４・・・障壁領域、５・・・シヨツトキ一接
点（エミツタ）、７・・・ホツト電子、８・・・ベース
接点、９・・・コレクタ接点、１０・・・絶縁層、１１
・・・ガードリング、１３・・・基板、６・・・低濃度
領域、１５・・・オーム接点、ＶＢＥ：ＶＯＥ・・・バ
イアス電圧。

Claims (1)

1. 【特許請求の範囲】 １ ホット多数電荷キャリアによつて電流が流れる一導
   電型のベース領域と、該ベース領域と相まつてエミッタ
   −ベース障壁及びベース−コレクタ障壁を形成する障壁
   形成部を含む半導体本体を具え、そのエミッタ−ベース
   障壁形成部は反対導電型の不純物を有する障壁領域で構
   成して成るトランジスタにおいて、前記障壁領域の厚さ
   及び不純物濃度を、該障壁領域の厚さの少くとも１部分
   が零バイアス状態において前記エミッタ−ベース障壁部
   に存在する空乏層により空乏化されないように充分に大
   きくし、ベース−コレクタ障壁より高いエネルギーを有
   する前記ホット多数キャリアの供給を達成するにはトラ
   ンジスタのベースとエミッタとの間にバイアス電圧の印
   加を必要とするようにしたことを特徴とするトランジス
   タ。 ２ 特許請求の範囲第１項記載のトランジスタにおいて
   、前記エミッタ−ベース障壁形成部は半導体本体の表面
   におけるショットキー接合を具え、前記障壁領域は該シ
   ョットキー接合とベース領域との間に設け、具つ前記障
   壁領域の厚さの少くとも１部分は零バイアス状態におい
   て前記ショットキー接合部の空乏層に含まれないように
   したことを特徴とするトランジスタ。 ３ 特許請求の範囲第２項記載のトランジスタにおいて
   、前記反対導電型の障壁領域を前記ショットキー接合か
   ら前記障壁領域より低不純物濃度の領域で分離したこと
   を特徴とするトランジスタ。 ４ 特許請求の範囲第１項記載のトランジスタにおいて
   、前記障壁領域をベース領域とエミッタのオーム接点と
   の間に設けると共に前記障壁領域を該領域より低不純物
   濃度の領域で前記オーム接点から分離したことを特徴と
   するトランジスタ。 ５ 特許請求の範囲第３項又は第４項記載のトランジス
   タにおいて、前記低不純物濃度領域は一導電型とし、前
   記障壁領域とともに空乏層を形成するようにしたことを
   特徴とするトランジスタ。 ６ 特許請求の範囲第３項又は第４項記載のトランジス
   タにおいて、前記低不純物濃度領域は反対導電型とした
   ことを特徴とするトランジスタ。 ７ 特許請求の範囲第１項〜第６項の何れか一記載のト
   ランジスタにおいて、前記ベース領域は少くとも１０＾
   ２＾０不純物原子／ｃｍ＾３の導電型決定不純物濃度と
   したことを特徴とするトランジスタ。 ８ 特許請求の範囲第１項〜第７項の何れか一記載のト
   ランジスタにおいて、前記バイアス電圧の印加により前
   記空乏層をエミッタ及びベース領域間の前記障壁領域の
   厚さ全体を横切つて拡げることによつて前記ホット多数
   キャリアの供給を達成するようにしたことを特徴とする
   トランジスタ。 ９ 特許請求の範囲第１項〜第７項の何れか一記載のト
   ランジスタにおいて、前記バイアス電圧の印加により前
   記障壁領域をなだれ降伏させて前記ホット多数キャリア
   の供給を達成するようにしたことを特徴とするトランジ
   スタ。 １０ 特許請求の範囲第１項〜第７項の何れか一記載の
   トランジスタにおいて、前記バイアス電圧の印加により
   前記障壁領域にトンネル効果を生じさせて前記ホット多
   数キャリアの供給を達成するようにしたことを特徴とす
   るトランジスタ。