JPS593638A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は制御記憶からの読出しデータのエラー自動訂正
機能を有する情報処理装置に関する。

一般に、制御記憶部に複数のマイクロインストラクショ
ンからなるマイクロプログラムをロードし該マイクロイ
ンストラクションを順次読み出してデータ処理を行なう
情報処理装置においては、プログラム命令の実行および
処理装置の制御を行なうために一連のマイクロインスト
ラクシ１ンが制御記憶部内に用意されておシ、情報処理
装置は当該一連のマイクロインストラクションを１つ１
つ読出しては、そのマイクロインストラクションの内容
に従って処理を進めていく。

すなわち、１つのマイクロインストラクションはいくつ
かのフィールドに分けられ、それぞれは固有の意味づけ
されたデコーダと対応しておシ、例えば、加算器の入力
、加算器の動作モードおよび加算結果の行先レジスタの
指定等を行ないつつマイクロプログラムのシーケンス制
御を実行している。

このため、制御記憶部から読み出したマイクロインスト
ラクションデータにエラーがあるとデータ化１ブを生じ
、プログラム実行結果の信頼性が低下するだけでなく、
最悪の場合には、システム全体のオペレーションがダウ
ンする原因にもなる。

従来、このようなことを防止するため、本来のマイクロ
インストラクションを構成するデータビットに冗長ビッ
ト（誤り削正符号）を付加して記憶するとともに、誤９
検出訂正回路を設け、記憶内容に生ずるに’ｌを訂正し
つつ実行する１シ訂正機能が採用されている。

従って、通常運用時には、訂正可能エラーを検出すると
これを訂正して、訂正済データによシ動作を続行可能な
ように構成されている。

従来の情報処理装置においては、制御記憶部にマイクロ
プログラムをロードする時点では、マイクロインストラ
クションを書き込むだけで、これを読み出してマイクロ
インストラクションのエラーを検出することは行なって
おらず、マイクロプログラムのロードを完了し、通常運
用時に制御記憶部から該マイクロインストラクションを
読み出して実行するときに、読み出された該マイクロイ
ンストラクションのエラーを検出して、これが訂正可能
なエラーであれば訂正を行ない、この削正されたインス
トラクションを再び制御記憶部に書きこみ、これを実行
するという方式が採用されている。

従って、通常運用時に移行してはじめてマイクロインス
トラクションのエラーが発見されるため、これが訂正不
可能なエラーである場合には、システム全体に及ぼす影
響が非常に大きく、効果的な予防保守ができないという
欠点がある。

！た、訂正可能なエラーであっても、固定障害の場合に
は、訂正可能なエラーが頻発する状態に陥シ、エラー訂
正動作のために装置の本来の性能が得られなくなったり
、さらに、悪くすれは、エラービットの数が増えること
によシ訂正不可能なエラーの状態へと推移していく確率
も増加する。

このため、データの信頼性を強く要求されるようなシス
テムやマルチプロセッサで構成されるシステムでは、マ
イクロプログラムの制御記憶部へのロード時に検出され
た訂正可能なエラーに関しては、早急に予防保守をする
ために訂正可能エラーの検出を報告するか、さらには、
固定障害であるときの影響を考慮して訂正不能エラーを
検出したのと同一の扱いにすることも要求される。

また逆に、システムがシングルプロセッサにより構成さ
れているような場合には、システムダウンの影響が大き
いため、マイクロプログラムの制御記憶部へのロード時
に検出された訂正可能なエラーに関しては、エラー訂正
を行ない訂正可能なエラーの検出を報告することが要求
される。

さらに、マルチプロセッサのようなシステムでも、例え
ば、マイクロプログラムの制御記憶部へのロード時には
、訂正可能なエラーに関しては、訂正不能のエラーと同
じ扱いにしても、マイクロプログラムを制御記憶にロー
ド完了後は、訂正可能なエラーは、エラー訂正を行ない
訂正用能なエラーの検出を報告するように制御すること
が要求されたりする。

このように、従来の情報処理装置では、マイクロプログ
ラムの制御記憶部へのロード時およびロード完了後の訂
正可能エラーのエラー報告の制御方式を、システムに要
求される信わ′１性および保守性に応じてフレキシブル
に変更できないという欠点がある。

本発明の目的は上述の欠点を除去しシステムに応じてエ
ラー処理方式をダイナミックに変化させることのできる
情報処理装置を提供することにある０ 本発明の装置は、外部記憶媒体から制御記憶部に複数の
マイクロインストラクションからなるマイクロプログラ
ムを口」ドし該マイクロインストラクションを順次読み
出してデータ処理を行なう情報処理装置において、前記
制御記憶部へのマイクロプログラムロード時およびデー
タ処理時に前記制御記憶部からマイクロインストラクシ
ョンを読み出し読み出されたマイクロインストラクショ
ンのエラーを検出するとともにこれが訂正可能なエラー
であるときにはこのエラーの訂正を行なうエラー検出訂
正手段と、前記訂正可能なエラーの訂正時に、エラー報
告信号を発生して命令再開可能なように中断するか直ち
に命令の実行を停止するかの指示と前記エラー報告信号
の発生を抑止するか否かの指示とを行なう指示手段とを
備え、前記マイクロプログラムのロード前に予め定めた
第１の制御パターン信号を前記指示手段に設定しこの制
御に基づいて前記マイクロインストラクションを逐次前
記制御記憶部に書き込み、前記マイクロプログラムのロ
ード完了後は予め定めた第２゛の制御パターン信号を前
記指示手段に設定しこの制御に基づいて前記マイクロイ
ンストラクションを順次読み出してデータ処理を行なう
ように構成されている。

次に本発明について図面を参照して詳細に説、明する。

第２図は本発明の一実施例を示すブロック図である。

本実施例は、複数のマイクロインストラクションからな
るマイクロプログラムを記憶する制御記憶４と、制御記
憶４にロードされるマイクロプログラムを記憶するフロ
ッピーディスク１４と、このフロッピーディスク１４か
ら制御記憶４へのマイクロプログラムのロードを制御す
るマイクロプログラムロード制御回路３と、このマイク
ロプログラムロード制御回路３の制御に従ってマイクロ
プログラムのロード時のアドレス３２を切替回路１１を
介して供給するアドレス回路１０と、前記制御記憶４か
らの読出しデータ２２のエラー検出および自動訂正を行
うエラー検出訂正回路１２（特願昭５６−２２５４８号
を参照できる）と、前記読出しデータ２２とエラー発生
時に工２−検出訂正回路１２によって訂正されるデータ
２４とを訂正可能エラー検出信号４２の制御に応答して
切替える切替回路１３と、この切替回路１３の出力２５
から得られるマイクロインストラクションによって制御
され主要な演算および装置全体の制御等を行う演算制御
部５（この演算制御部によシ次に読出されるべきマイク
ロインストラクションのアドレス３３も生成される）と
、マイクロプログラムのロード時の制御記憶４のアドレ
ス３２と通常動作時の制御記憶４のアドレス３３とをア
ドレス回路ｌＯの出力マイクロプログラムロード終了信
号３１の制御によシ切替える切替回路１１と、前記訂正
可能エラー検出信号４２の制御により、前記エラー訂正
の発生毎に１づつ加算されるカウンター回路６と、カウ
ンター回路６のカウンターが１０になったとき出力され
る１０回エラー検出個号５０と、前記１０回エラー検出
信号５０が入力されると、エラー報告信号３６の発生が
抑止されていなければエラー報告信号３６を発生すると
ともに演算制御部５に対して次に実行されるべきマイク
ロインストラクションから再開可能なように中断させる
ホールド信号４８を出力し以稜のエラー報告信号３６の
発生を抑止するエラー報告制御回路８と、エラー報告信
号３６により訂正可能なエラー検出を通知されるとエラ
ーログ信号２６によりエラーの発生した制御記憶４の該
当アドレス及びビット位置などを演ｑ制御部５から収集
しこのエラーロギングが終了するとホールド解除信号３
７によりエラー報告制御回路８にホールド信号送出の解
除を指示するとともに命令再開指示信号３５により演算
制御部５に次に実行されるべきマイクロインストラクシ
ョンからの命令再開を指示する保守診断装置２と、エラ
ー報告制御回路８から時間監視回路７に起動を指示する
時間監視指示信号４６と、時間監視回路７に時間監視指
示信号４６によ　　″って時間監視の開始が指示される
とカウンタ回路６のカウンタの内容をリセットすること
を指示するカウンタリセット信号４３と、一定時間経過
後、カウンタ回路６のカウンタの値が０であることを示
すカウンタＯの検出信号４５を参照して時間監視中に訂
正可能エラーが１度もなかったことがわかったときエラ
ー報告抑止解除信号４７にょ９工ラー報告制御回路８に
エラー報告信号３６の抑止を解除するよう指示し時間監
視中に訂正可能エラーが１度でもったときにはエラー報
告制御回路８にエラー報告信号３６とホールド信号４８
の発生を指示するエラー報告指示信号４４と、１ｏ回エ
ラー検出信号５０が入力されたときエラー報告信号３６
の発生が抑止されていればマイクロ命令制御レジスタ９
からの制御パターン信号４１を参照して障害報告モード
になっていれば直ちに動作停止指示信号５６によシ演算
制御部５に動作の停止を指示するとともに障害報告信号
５７によシ保守診断装置２に報告するよう制御し、障害
報告モードになっていなければ特に動作指示をしないよ
う制御する前記エラー報告制御回路８と、予め設定され
た制御パターン信号３８と制御パターン信号３９とをア
ドレス回路１０の出力マイクロプログラムロード終了信
号３１によシ切替える切替回路５８とから構成されてい
る。

本実施例の通常動作時は、アドレス３４に従って制御記
憶４から読出されたマイクロインストラクションデータ
２２が、切替回路１３を介して演算制御部５の制御に用
いられる。

読み出したデータ２２にエラーがあるか否かは、エラー
検出訂正回路１２によって判定されるとともに、訂正可
□能なエラーが検出された場合にば、それを報告する検
出信号４２によシェラ−訂正中に未訂正のデータ３０を
使用して演算制御部５が動作しないようにし、また、エ
ラー訂正完了後その訂正済データ２４によって動作が続
行されるように制御を行なう。

訂正可能エラー検出信号４２はカウンタ回路６のカウン
トアツプ信号としても使用され、訂正可能エラー検出信
号が発生すると、カウンタ回路６のカウンタの内容に１
が加算される。

カウンタの内容が１０になるとカウンタ回路６は１０回
゛エラー検出信号５０を発生する。

第２図（ａｌを参照すると、１０回エラー検出信号５０
がエラー報告制御回路８に入力されると、エラー報告信
号３６の発生が抑止されていなければエラー報告信号３
６を発生して以後のエラー報告信号３６の発生を抑止す
る。これと同時に、ホールド信号４８を発生し、演算制
御部５に対してエラーを検出した次の命令から再開可能
なように中断するよう制御し、時間監視回路７に時間監
視指示信号４６によシ時間監視の指示を与える。

エラー報告信号３６により訂正可能エラー発生報告を通
知された保守診断装置２はエラーログ信号２６によりエ
ラーの発生した制御記憶４の該当アドレス及びビット位
置などのエラーログ情報を演算制御部５から収集する。

保守診断装置２は、エラーロギングを完了すると、ホー
ルド解除信号３７によシホールド信号４８の解除を指示
するとともに命令再開指示信号３５により演算制御部５
に次に実行されるべきマイクロインストラクンヨンから
の命令再開を指示する。

時間監視指示信号４６により時間監視の指示を与えられ
た時間監視回路７は、カウンタ回路６のカウンタをカウ
ンタリセット信号４３によシリセットし一定時間後、カ
ウンタ回路６のカウンタの内容がＯであることを示すカ
ウンタＯ検出信号４５を参照して一定時間内に訂正可能
エラーの検出が０であれば、エラー報告抑止解除信号４
７によりエラー報告制御回路８にエラー報告信号３６の
抑止を解除するよう指示し、一定時間内に訂正可能エラ
ーの検出があれば、エラー報告指示信号４４を発生する
。

エラー報告指示信号４４により、エラー報告制御回路８
は、エラー報告信号３６、ホールド信号４８と時間監視
指示信号４６を発生するとともに、以後のエラー報告信
号３６の発生を抑止する。

１０回エラー検出信号５０が、エラー報告制御回路８に
入力されたとき、エラー報告信号３６の発生が抑止され
ていれば、制御パターン信号４１を参照して障害報告モ
ードであるかどうかをチェックし、障害報告モードでな
ければ、第２図（Ｃ）に示すように、修正されたデータ
の処理を直ちに行なう。障害報告モードであれば、第２
図（ｂｌに示すように、動作停止指示信号５６により、
演算制御部５に直ちに動作の停止を指示し、障害報告信
号５７により保守診断装置２にシステムダウンを通知す
る。

フロッピーディスク１４から制御記憶４へのマイクロプ
ログラムロードを制御するマイクロプログラムロード制
御回路３は、 アドレス回路１０を用いて−アドレスをカウントアツプ
しながら、マイクロプログラムを制御台ピ憶４にロード
し、全てのマイクロプログラムを制御記憶４にロード完
了した時点で、アドレス回路ｌＯは、マイクロプログラ
ムロード終了信号３１を発生する。

マイクロプログラムロード終了信号３１によシ、マイク
ロプログラムロード後は、制御記憶４−のアドレス３４
として、切替回路１１により演算制御部５の出力３３が
選択されるよう制御され、同時に、予め設定された第２
の制御パターン信号３９が切替回路５８を介してマイク
ロ命令制御レジスタ９の入力４０として選択されるよう
制御される。

すなわち、マイクロプログラムロード終了信号３１によ
勺、マイクロプログラムロード中は、予め設定された第
１の制御パターン信号３８をマイクロ命令制御レジスタ
９にセットし、その制御のもとにマイクロインストラク
ションを逐次制御記憶４に書き込むようにし、マイクロ
プログラムロード完了後は、予め設定された第２の制御
パターン信号３９をマイクロ命令制御レジスタにセット
し、その制御のもとに前記マイクロインストラクション
を順次読み出してデータ処理を行なうよう制御すること
ができる。

以上、本発明には、マイクロプログラムのロード中とロ
ード完了後に応じてあらかじめ設定された２つの制御パ
ターン信号をマイクロ命令制御レジスタにセットするよ
う構成することによシロード中とロード完了後の訂正可
能エラーのエラー報告の制御方式をシステムに要求され
る信頼性および保守性に応じてフレクシプルに変更する
ことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図および第２
図（ａｌ〜（Ｃ１は本実施例の動作を説明するためのタ
イミングチャートである。 １・・・・・・情報処理装置、２・・・・・・保守診断
装置、３・・・・・・マイクロプログラムロード制御回
路、４・・・・・・制御記憶、５・・・・・・演算制御
部、６・・・・・・カウンタ回路、７・・・・・・時間
監視回路、８・・・・・・エラー報告制御回路、９・・
・・・・マイクロ命令制御レジスタ、１０・・・・・・
アドレス回路、１１・・・・・・切替回路、１２・・・
・・・エラー検出訂正回路、１３・・・・・・切替回路
、１４・・・・・・フロッピーディスク、２０，２１，
２２，２４．２５・・・・・・マイクロインストラクシ
ョンデータ、２６・・・・・・エラーログ信号、３０，
３２，３４．３３・・・・・・アドレス、３１・・・・
・・マイクロプログラムロード終了信号、３５・・・・
・・命令再開指示信号、３６・・・・・・エラー報告信
号、３７・・・・・・ホールド解除信号、３８・・・・
・・第一の制御パターン信号、３９・・・・・・第２の
制御］くターン信号、４０，４１・・・・・・制御パタ
ーン信号、４・２・・・・・・訂正可能エラー検出信号
、４３・・・・・・カウンタリセット信号、４４・・・
・・・エラー報告指示信号、４５・・・・・・カウンタ
Ｏ検出信号、４６・・・・・・時間監視指示信号、４７
・・・・・・エラー報告抑止解除信号、４８・・・・・
・ホールド信号、５０・・・・・・１０回エラー検出信
号、５６・・・・・・動作中断指示信号、５７・・・・
・・障害報告信号、５８・・・・・・切替回路。

Claims (1)

【特許請求の範囲】
1. 外部記憶媒体から制御記憶部に複数のマイクロインスト
   ラクションからなるマイクロプログラムをロードし該マ
   イクロインストラクションを順次読み出してデータ処理
   を行なう情報処理装置において、前記制御記憶部への前
   記マイクロプログラムロード時および前記データ処理時
   に前記制御記憶部からマイクロインストラクションを読
   み出シこの読み出されたマイクロインストラクションの
   エラーを検出するとともにこれが訂正可能なエラーであ
   るときにはこのエラーの訂正を行なうエラー検出訂正手
   段と前記訂正可能なエラーのエラー訂正時に、エラー報
   告信号を発生して直ちに命令の実行を停止するかまたは
   命令再開可能なように命令の実行を中断するかの指示と
   前記エラー報告信号の発生を抑止するか否かの指示とを
   行なう指示手段とを備え、前記マイクロプログラムのロ
   ード前に予め定めた第１の制御パターン信号を前記指示
   手段に設定しこの制御に基づいて前記マイ５クロインス
   トラクシヨンを逐次前記制御記憶部に書き込み、前記マ
   イクロプログラムのロード完了稜は予め定めた第２の制
   御パターン信号を前記指示手段に設定しこの制御に基づ
   いて前記マイクロイ“ンストラクションを順次読み出し
   てデータ処理を行なうことを特徴とする情報処理装置。