JPH01291337A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH01291337A JPH01291337A JP63121424A JP12142488A JPH01291337A JP H01291337 A JPH01291337 A JP H01291337A JP 63121424 A JP63121424 A JP 63121424A JP 12142488 A JP12142488 A JP 12142488A JP H01291337 A JPH01291337 A JP H01291337A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- information
- control circuit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 6
- 208000032368 Device malfunction Diseases 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技」υト野
本発明は入出力処理装置に関し、特に周辺装置のデバイ
ス詳細情報をもとに周辺装置から続出されたデータの誤
りビットを訂正するようにした誤り訂正方式を採用する
情報処理システムにおＧする入出力処理装置に関する。
ス詳細情報をもとに周辺装置から続出されたデータの誤
りビットを訂正するようにした誤り訂正方式を採用する
情報処理システムにおＧする入出力処理装置に関する。
従来技術
従来、この種の誤り訂正方式を採用する情報処理システ
ムにおいては、中央処理装置からの動作指示である入出
力命令により周辺装置からデータか読出されるが、この
入出力命令の実行結果としてのデバイス状態情報の報告
により動作異常が検出されると、中央処理装置から周辺
装置にあるデバイス詳細情報を収集する入出力命令が発
行される。
ムにおいては、中央処理装置からの動作指示である入出
力命令により周辺装置からデータか読出されるが、この
入出力命令の実行結果としてのデバイス状態情報の報告
により動作異常が検出されると、中央処理装置から周辺
装置にあるデバイス詳細情報を収集する入出力命令が発
行される。
入出力装置はこのデバイス詳細情報を収集する入出力命
令を受取ると、それを実行して主記憶装置へこの収集し
たデバイス詳細情報を転送する。
令を受取ると、それを実行して主記憶装置へこの収集し
たデバイス詳細情報を転送する。
この主記憶装置へ転送格納されたデバイス詳細情報はオ
ペレーティングシステムにより解析され、その解析結果
により訂正可能なビット誤りであることか判明すると、
主記憶上のデータ誤り位置を演算処理装置により計算し
、データ誤りがオペレーティングシステムにより訂正処
理されるようになっている。
ペレーティングシステムにより解析され、その解析結果
により訂正可能なビット誤りであることか判明すると、
主記憶上のデータ誤り位置を演算処理装置により計算し
、データ誤りがオペレーティングシステムにより訂正処
理されるようになっている。
この様に、従来のデータ誤り訂正方式では、データ誤り
の位置算出やデータ訂正処理等をオペレーティングシス
テムにより制御しているのて、データ訂正処理の間は他
のプログラムの実行が不可能であり、またオペレーティ
ングシステムに負担かかかるという欠点がある。
の位置算出やデータ訂正処理等をオペレーティングシス
テムにより制御しているのて、データ訂正処理の間は他
のプログラムの実行が不可能であり、またオペレーティ
ングシステムに負担かかかるという欠点がある。
九匪座亘週
そこで、本発明はこの様な従来技術の欠点を解決すべく
なされたものであって、その目的とするところは、オペ
レーティングシステムに負担をがＧフることなく、また
プログラムの実行を効率良く行うことが可能な入出力処
理装置を提供することにある。
なされたものであって、その目的とするところは、オペ
レーティングシステムに負担をがＧフることなく、また
プログラムの実行を効率良く行うことが可能な入出力処
理装置を提供することにある。
発明の構成
本発明によれは、中央処理装置からの入出力命令により
周辺装置から読出されたデータに訂正可能なピッ）〜誤
りが存在するときに、前記周辺装置のデバイス詳細情報
をもとに前記データを訂正するようにしたデータ誤り訂
正方式を採用する情報処理システムにおりる入出力処理
装置てあって、前記周辺装置から読出されたデータを一
時格納するデータバッファと、前記周辺装置の動作異常
時にその周辺装置のデバイス詳細情報を読出してこれを
格納するレジスタと、このデバイス詳細情報をもとに前
記データバッファ内のデータのピッ１〜誤りを訂正する
誤り訂正手段とを有することを特徴とする入出力処理装
置が得られる。
周辺装置から読出されたデータに訂正可能なピッ）〜誤
りが存在するときに、前記周辺装置のデバイス詳細情報
をもとに前記データを訂正するようにしたデータ誤り訂
正方式を採用する情報処理システムにおりる入出力処理
装置てあって、前記周辺装置から読出されたデータを一
時格納するデータバッファと、前記周辺装置の動作異常
時にその周辺装置のデバイス詳細情報を読出してこれを
格納するレジスタと、このデバイス詳細情報をもとに前
記データバッファ内のデータのピッ１〜誤りを訂正する
誤り訂正手段とを有することを特徴とする入出力処理装
置が得られる。
聚狙週
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明の実施例の入出力処理装置のブロック図
てあり、第２図はこの入出力処理装置を適用した情報処
理システムのブロック図である。
てあり、第２図はこの入出力処理装置を適用した情報処
理システムのブロック図である。
先ず第２図を参照するに、システム制御装置２は演算処
理装置１、主記憶装置５及び入出力処理装置３を夫々コ
ン１−０−ルするものてあり、入出力処理装置は周辺装
置４をコントロールしている。
理装置１、主記憶装置５及び入出力処理装置３を夫々コ
ン１−０−ルするものてあり、入出力処理装置は周辺装
置４をコントロールしている。
第１図は第２図におりる入出力処理装置３の具体的実施
例である。この入出力処理装置３は、入出力命令レジス
タ３１、制御回路３２、データバッファ３３、ＤＳＢ
（デバイス状態情報）レジスタ３４及びセンス（デバイ
ス詳細）情報レジスタ３５を含んで構成されている。
例である。この入出力処理装置３は、入出力命令レジス
タ３１、制御回路３２、データバッファ３３、ＤＳＢ
（デバイス状態情報）レジスタ３４及びセンス（デバイ
ス詳細）情報レジスタ３５を含んで構成されている。
入出力命令レジスタ３１は中央処理装置からのデータ転
送を伴う入出力命令を受けて格納し、制御回路３２から
の送出指示に応答して格納した入出力命令を周辺装置４
へ送出する。当該入出力命令に応答して周辺装置４から
送出されてきたデータはデータバッファ３３内に一時格
納される。
送を伴う入出力命令を受けて格納し、制御回路３２から
の送出指示に応答して格納した入出力命令を周辺装置４
へ送出する。当該入出力命令に応答して周辺装置４から
送出されてきたデータはデータバッファ３３内に一時格
納される。
このデータ転送終了後、入出力命令の実行結果によりデ
バイス状態情報が周辺装置４より読出されてＤＳＢレジ
スタ３４へ一時格納される。このＤＳＢレジスタ３４は
制御回路３２に対してこのデバイス状態情報を報告し、
制御回路３２はこの情報を解読する。その結果、前述の
入出力命令の実行が正常終了であれば、データバッファ
３３に＝ ５− 対して格納データを主記憶装置５へ送出する様指示する
。
バイス状態情報が周辺装置４より読出されてＤＳＢレジ
スタ３４へ一時格納される。このＤＳＢレジスタ３４は
制御回路３２に対してこのデバイス状態情報を報告し、
制御回路３２はこの情報を解読する。その結果、前述の
入出力命令の実行が正常終了であれば、データバッファ
３３に＝ ５− 対して格納データを主記憶装置５へ送出する様指示する
。
制御回路３２により入出力命令の実行が異常終了と判定
されれば、この制御回路３２はセンスコマンドを発行し
てこれを入出力命令レジスタ３１へ送出する。このセン
スコマンドを受取った入出力命令レジスタ３１はこのセ
ンスコマンドを周辺装置４へ送出する。このセンスコマ
ンドの実行結果としてのデバイス詳細情報はセンス情報
レジスタ３５へ送出されて一時格納され、制御回路３２
へ報告されることになる。
されれば、この制御回路３２はセンスコマンドを発行し
てこれを入出力命令レジスタ３１へ送出する。このセン
スコマンドを受取った入出力命令レジスタ３１はこのセ
ンスコマンドを周辺装置４へ送出する。このセンスコマ
ンドの実行結果としてのデバイス詳細情報はセンス情報
レジスタ３５へ送出されて一時格納され、制御回路３２
へ報告されることになる。
制御回路３２はこのデバイス詳細情報を解読し、データ
バッファ３３内に格納されている転送データが誤り訂正
可能なエラーであれは、当該デバイス詳細情報に示され
ている訂正箇所表示にもとすいて、制御回路３２は訂正
指示情報を生成する。
バッファ３３内に格納されている転送データが誤り訂正
可能なエラーであれは、当該デバイス詳細情報に示され
ている訂正箇所表示にもとすいて、制御回路３２は訂正
指示情報を生成する。
この訂正指示情報にもとすき、誤りデータを訂正する機
能を有するデータバッファ３３は転送データの誤り訂正
を行う。
能を有するデータバッファ３３は転送データの誤り訂正
を行う。
この誤り訂正が終了すると、データバッファ３３は終了
の旨を制御回Ｆ＃Ｉ３２へ知らせ、それに応答して制御
回路３２はデータバッファ３３に対し゛てデータ送出指
令を発行する。これによりデータバッファ３３は誤り訂
正後のデータを主記憶装置５へ送出するのである。デー
タバッファはデータ送出か終了すると、制御回路３２に
対してその旨を報告し、報告を受けた制御回路３２は次
のデータブロックの読出し指示がなければ、中央処理装
置に対して正常終了を報告することになる。
の旨を制御回Ｆ＃Ｉ３２へ知らせ、それに応答して制御
回路３２はデータバッファ３３に対し゛てデータ送出指
令を発行する。これによりデータバッファ３３は誤り訂
正後のデータを主記憶装置５へ送出するのである。デー
タバッファはデータ送出か終了すると、制御回路３２に
対してその旨を報告し、報告を受けた制御回路３２は次
のデータブロックの読出し指示がなければ、中央処理装
置に対して正常終了を報告することになる。
発明の効果
叙上の如く、本発明によれば、入出力処理装置ｆｕｌｌ
において、周辺装置からの転送データの誤りの検出及び
訂正を行う機能を付加したので、オペレーティングシス
テムの負担軽減が図れると共にシステムの処理効率を向
上できるという効果がある。
において、周辺装置からの転送データの誤りの検出及び
訂正を行う機能を付加したので、オペレーティングシス
テムの負担軽減が図れると共にシステムの処理効率を向
上できるという効果がある。
第１図は本発明の実施例の入出力処理装置のブロック図
、第２図は第１図の入出力処理装置を適用した情報処理
システムのブロック図である。 主要部分の符号の説明 ３１・・・・・・入出力命令レジスタ ３２・・・・・制御回路 ３３・・・・・・データバッファ ３５・・・・・・センス情報レジスタ 出願人 日本電気株式会社（外１名）
、第２図は第１図の入出力処理装置を適用した情報処理
システムのブロック図である。 主要部分の符号の説明 ３１・・・・・・入出力命令レジスタ ３２・・・・・制御回路 ３３・・・・・・データバッファ ３５・・・・・・センス情報レジスタ 出願人 日本電気株式会社（外１名）
Claims (1)
- （１）中央処理装置からの入出力命令により周辺装置か
ら読出されたデータに訂正可能なビット誤りが存在する
ときに、前記周辺装置のデバイス詳細情報をもとに前記
データを訂正するようにしたデータ誤り訂正方式を採用
する情報処理システムにおける入出力処理装置であって
、前記周辺装置から読出されたデータを一時格納するデ
ータバッファと、前記周辺装置の動作異常時にその周辺
装置のデバイス詳細情報を読出してこれを格納するレジ
スタと、このデバイス詳細情報をもとに前記データバッ
ファ内のデータのビット誤りを訂正する誤り訂正手段と
を有することを特徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121424A JPH01291337A (ja) | 1988-05-18 | 1988-05-18 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121424A JPH01291337A (ja) | 1988-05-18 | 1988-05-18 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291337A true JPH01291337A (ja) | 1989-11-22 |
Family
ID=14810802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121424A Pending JPH01291337A (ja) | 1988-05-18 | 1988-05-18 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291337A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009476A1 (de) * | 1997-08-14 | 1999-02-25 | Rolf Wadewitz | Elektronisches datenerfassungsverfahren und datenverarbeitungssystem |
-
1988
- 1988-05-18 JP JP63121424A patent/JPH01291337A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999009476A1 (de) * | 1997-08-14 | 1999-02-25 | Rolf Wadewitz | Elektronisches datenerfassungsverfahren und datenverarbeitungssystem |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4523639B2 (ja) | ファームウェアによるメモリエラーアドレス管理 | |
| JPH01291337A (ja) | 入出力処理装置 | |
| JP4135413B2 (ja) | メモリチェックシステムおよびメモリチェック方法、信号処理装置および信号処理装置のメモリチェック方法、ならびに、メモリチェックプログラム | |
| JPH01291336A (ja) | データ誤り訂正システム | |
| JPH0135369B2 (ja) | ||
| EP0655686B1 (en) | Retry control method and device for control processor | |
| KR100922409B1 (ko) | 정보 처리 장치 및 메모리 이상 감시 방법 | |
| JP2503980B2 (ja) | メモリ診断回路 | |
| JPH0335327A (ja) | 多数決障害処理装置 | |
| JPH02123841A (ja) | 通信異常カウンタ付き端末装置 | |
| JPS63221444A (ja) | 制御記憶装置 | |
| JPH0854988A (ja) | 磁気ディスク処理装置 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPS593638A (ja) | 情報処理装置 | |
| JPS6228841A (ja) | 入出力処理装置 | |
| JPS6052451B2 (ja) | マイクロ命令実行制御方式 | |
| JPH0218506B2 (ja) | ||
| JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
| JPS61255568A (ja) | マイクロプログラム処理装置 | |
| JPS58181150A (ja) | 情報処理装置 | |
| JPH01305438A (ja) | ホストコンピュータ | |
| JPS5971551A (ja) | 情報処理装置 | |
| JPH09160800A (ja) | エミュレータ | |
| JPS641812B2 (ja) | ||
| JPS62182952A (ja) | 磁気デイスク制御装置 |