JPS5935241A - 割込み制御方式 - Google Patents
割込み制御方式Info
- Publication number
- JPS5935241A JPS5935241A JP14494582A JP14494582A JPS5935241A JP S5935241 A JPS5935241 A JP S5935241A JP 14494582 A JP14494582 A JP 14494582A JP 14494582 A JP14494582 A JP 14494582A JP S5935241 A JPS5935241 A JP S5935241A
- Authority
- JP
- Japan
- Prior art keywords
- interruption
- level
- interrupt
- register
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はマイクロ１プロセツサ等で、異常時にプログ
ラムの状態（割込みおよび割込まれの関係）を知るだめ
の割込みにおける制御方式％式％ 従来この種の割込みＣ待避）方式として図１に示すもの
がある。図においてＩｌ＋は割込みの信号、（２）は割
込み制御を行う割込制御回路、（３）は現在のプログラ
ム嗜アドレス（以下ＦＡと略記する）を示すＰＡレジス
タ、（４）は現在のプログラム１ステイタスＣ以下ＰＳ
と略記する）を示すＰＳレジスタ、（５）は割込みレベ
ル毎の開始ＰＡおよび開始ｐｓｉ記憶している割込みテ
ーブル。
ラムの状態（割込みおよび割込まれの関係）を知るだめ
の割込みにおける制御方式％式％ 従来この種の割込みＣ待避）方式として図１に示すもの
がある。図においてＩｌ＋は割込みの信号、（２）は割
込み制御を行う割込制御回路、（３）は現在のプログラ
ム嗜アドレス（以下ＦＡと略記する）を示すＰＡレジス
タ、（４）は現在のプログラム１ステイタスＣ以下ＰＳ
と略記する）を示すＰＳレジスタ、（５）は割込みレベ
ル毎の開始ＰＡおよび開始ｐｓｉ記憶している割込みテ
ーブル。
（６）は割込みにおける割込まれのＰＡおよびＰＳ全一
時的に待避する待避レジスタ群である。
時的に待避する待避レジスタ群である。
次に動作について説明する。第３図のようにレベル８に
てプログラムが実行中、レベルｌの割込みが発生すると
１割込み制御回路（２１によって実行中のＦＡレジスタ
（３）、およびＰＳレジスタ（４１の内容を、レベルｌ
、が終了後、中断したところ（割込まれたところ）から
継続するためにレベル１該当の割込まれ待避レジスタ（
６）へ待避する。
てプログラムが実行中、レベルｌの割込みが発生すると
１割込み制御回路（２１によって実行中のＦＡレジスタ
（３）、およびＰＳレジスタ（４１の内容を、レベルｌ
、が終了後、中断したところ（割込まれたところ）から
継続するためにレベル１該当の割込まれ待避レジスタ（
６）へ待避する。
次いでレベル１該当の割込みテーブル（５）から開始Ｆ
Ａ、およ、び開始ＰＳを抽出し、レベルｌのプログラム
を実行する。
Ａ、およ、び開始ＰＳを抽出し、レベルｌのプログラム
を実行する。
次に復帰について説明する。通常プログラム命令によっ
て復帰命令が実行されるとＰＳレジスタ（４）から実行
中のレベルを調べ９次ＫＮ行中レベル該当の割込まれ待
避レジスタ群（６）から復帰するＦＡおよびｐｓを抽出
する。抽出後ＰＡはＦＡレジスタ（３）に、ＰＳはＰＳ
レジスタ（４）に格納し、復帰を終了する。
て復帰命令が実行されるとＰＳレジスタ（４）から実行
中のレベルを調べ９次ＫＮ行中レベル該当の割込まれ待
避レジスタ群（６）から復帰するＦＡおよびｐｓを抽出
する。抽出後ＰＡはＦＡレジスタ（３）に、ＰＳはＰＳ
レジスタ（４）に格納し、復帰を終了する。
従来の割込み待避方式は以上のように構成されている。
このような伏態で、異常などによりプロセッサが停止し
た場合エラー診断を行う。プログラムにおいてマルチ１
プロセツシングを行なっている場合１割込みおよび割込
まれの関係が大切である。上記の場合割込み関係を調べ
ようとすると、ｐｓレジスタから実行中のレベルを調べ
。
た場合エラー診断を行う。プログラムにおいてマルチ１
プロセツシングを行なっている場合１割込みおよび割込
まれの関係が大切である。上記の場合割込み関係を調べ
ようとすると、ｐｓレジスタから実行中のレベルを調べ
。
次に実行中レベル該当の割込まれ待避レジスタ群から実
行中のレベルに割込まれた割込まれレベルを知るしかな
く１段階的にしか割込み１割込まれの関係をつかめない
という欠点がある。
行中のレベルに割込まれた割込まれレベルを知るしかな
く１段階的にしか割込み１割込まれの関係をつかめない
という欠点がある。
この発明は上記の割込まれおよび割込みの関係が段階的
にしかつかめないという欠点を除去するためになされた
もので１割込みの毎に１割込みのレベルおよび割込み時
刻を割込み記憶レジスタ群にシフト記憶する。以上のこ
とにより異常時における割込み９割込まれの関係金星く
追求できることを目的としている。
にしかつかめないという欠点を除去するためになされた
もので１割込みの毎に１割込みのレベルおよび割込み時
刻を割込み記憶レジスタ群にシフト記憶する。以上のこ
とにより異常時における割込み９割込まれの関係金星く
追求できることを目的としている。
以下この発明の一実施例を図について説明する。
第２図において第１図と同一符号のものは同−又は相当
品を示す。
品を示す。
（７）ハ現時刻を示すリアルタイムクロック（Ｒ］Ｉｊ
ＡＬＴＩＭＥ ０ＬＯＯＫ） （以下ＲＴＯと記す）、
（８１は割込みレベル、およびＲＴＯからの割込み時刻
をシフト記憶する割込み記憶レジスタ群、である。
ＡＬＴＩＭＥ ０ＬＯＯＫ） （以下ＲＴＯと記す）、
（８１は割込みレベル、およびＲＴＯからの割込み時刻
をシフト記憶する割込み記憶レジスタ群、である。
次に動作について示す。
第３図のようにレベル８にてプログラムが実行中、レベ
ルｌの割込みが発生すると１割込み制御回路（２）によ
って、実行中のＦＡレジスタ１３）。
ルｌの割込みが発生すると１割込み制御回路（２）によ
って、実行中のＦＡレジスタ１３）。
およびＰＳレジスタ（４）の内容を、レベル１が終了後
、中断したところ（割込まれたところ）から継続させる
ためにレベル１該当の割込まれ待避レジスタ群（６）へ
待避する。この時割込み制御回路（２）によって１割込
み記憶レジスタ群（８）ヲシフトする。次に現時刻をＲ
Ｔ Ｏ（７１からよみ１割込みレベルｌとともに割込み
記憶レジスタ群（８）に格納する。
、中断したところ（割込まれたところ）から継続させる
ためにレベル１該当の割込まれ待避レジスタ群（６）へ
待避する。この時割込み制御回路（２）によって１割込
み記憶レジスタ群（８）ヲシフトする。次に現時刻をＲ
Ｔ Ｏ（７１からよみ１割込みレベルｌとともに割込み
記憶レジスタ群（８）に格納する。
次いでレベル１該当の割込みテーブルｆｆ１ｌから開始
ＦＡ、および開始ｐｓを抽出し、レベルｌのプログラム
を実行する。
ＦＡ、および開始ｐｓを抽出し、レベルｌのプログラム
を実行する。
次に復帰について説明する。通常プログラム命令によっ
て復帰ｔｈ会が実行されると、ｐｓレジスタ（４）から
実行中のレベルを調べ１次に実行中レベル該当の割込ま
れ待避レジスタ群（６）から復帰するＦＡおよびＰＳを
抽出する。抽出後ＰＡｉｊＰＡレジスタ（３）に、ＰＳ
はｐｓレジスタ（４）に格納し、復帰を終了する。
て復帰ｔｈ会が実行されると、ｐｓレジスタ（４）から
実行中のレベルを調べ１次に実行中レベル該当の割込ま
れ待避レジスタ群（６）から復帰するＦＡおよびＰＳを
抽出する。抽出後ＰＡｉｊＰＡレジスタ（３）に、ＰＳ
はｐｓレジスタ（４）に格納し、復帰を終了する。
以上のようにこの発明によれば９割込みの際割込みのレ
ベルおよび割込み時刻（ＲＴＣ）を割込み記憶レジスタ
群にシフト記憶することによシ、異常時における割込み
９割込まれの関係を迅速に知ることができ、プログラム
試験などにおいても試験時間を軽減できる効果を有する
。
ベルおよび割込み時刻（ＲＴＣ）を割込み記憶レジスタ
群にシフト記憶することによシ、異常時における割込み
９割込まれの関係を迅速に知ることができ、プログラム
試験などにおいても試験時間を軽減できる効果を有する
。
已（−４１図は従来の割込み待避方式を示すブロック図
である。第２図は今回の割込み待避方式を示すブロック
図である。 第８図は割込みレベルチャートである。 第４図は一実施例における割込レベルチャートである。 第５図は一実施例における割込み記憶レジスタ群の内容
を示す図である。 ｆｉ＋ −−一割込み信号、 ＋２１−−一割込み制御
回ｙ 、 ｔａ＋ −−−フログラム°アドレスＩレジ
スタ。 ｎｌ −−−プログラムｔスデータス嗜プログラム。 ＋５１−−一割込みテーブル、 （ｅｌ −−一待避レ
ジスタ群、 ［７１−−−リアルタイムツクロック、＋
８）−−−割込み記憶Ｖジスタ群。 代理人 葛 野 信 − ｔ （Ｒｒｃ） 第４図 第５図
である。第２図は今回の割込み待避方式を示すブロック
図である。 第８図は割込みレベルチャートである。 第４図は一実施例における割込レベルチャートである。 第５図は一実施例における割込み記憶レジスタ群の内容
を示す図である。 ｆｉ＋ −−一割込み信号、 ＋２１−−一割込み制御
回ｙ 、 ｔａ＋ −−−フログラム°アドレスＩレジ
スタ。 ｎｌ −−−プログラムｔスデータス嗜プログラム。 ＋５１−−一割込みテーブル、 （ｅｌ −−一待避レ
ジスタ群、 ［７１−−−リアルタイムツクロック、＋
８）−−−割込み記憶Ｖジスタ群。 代理人 葛 野 信 − ｔ （Ｒｒｃ） 第４図 第５図
Claims (1)
- 複数割込みレベルをもつ計算機において１割込みにより
プログラム電アドレスおよびプログラム１ステータスを
待避する制御時の割込みのレベルおよび割込みの時刻を
割込み記憶レジスタ群にシフト記憶する回路を設けたこ
とを特徴とする割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14494582A JPS5935241A (ja) | 1982-08-20 | 1982-08-20 | 割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14494582A JPS5935241A (ja) | 1982-08-20 | 1982-08-20 | 割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5935241A true JPS5935241A (ja) | 1984-02-25 |
Family
ID=15373836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14494582A Pending JPS5935241A (ja) | 1982-08-20 | 1982-08-20 | 割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5935241A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329031A (ja) * | 1989-06-27 | 1991-02-07 | Mitsubishi Electric Corp | 情報処理装置 |
-
1982
- 1982-08-20 JP JP14494582A patent/JPS5935241A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0329031A (ja) * | 1989-06-27 | 1991-02-07 | Mitsubishi Electric Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4652997A (en) | Method and apparatus for minimizing overhead when executing nested do loops | |
| US4839895A (en) | Early failure detection system for multiprocessor system | |
| JPS58121457A (ja) | 情報処理装置 | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPS5935241A (ja) | 割込み制御方式 | |
| JP2003507815A (ja) | 保存及び戻りフラグを具備する割込みのサービス | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPH04332055A (ja) | プログラム暴走検知方法 | |
| JPS62262146A (ja) | 処理装置 | |
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JPH04264930A (ja) | マイクロプログラム制御回路 | |
| JPH0731527B2 (ja) | プログラマブルコントロ−ラ | |
| JPH0784786A (ja) | プログラム実行制御方法 | |
| JPH011041A (ja) | 障害早期検出方式 | |
| JPS6175436A (ja) | マイクロプログラム制御装置 | |
| JPH0232645B2 (ja) | ||
| JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPH02240799A (ja) | Ｐｏｓの故障事前予防システム | |
| KR20000039688A (ko) | 교환기의 에러 원인 정보 제공 방법 | |
| JPS6213702B2 (ja) | ||
| JPH01315841A (ja) | 情報処理装置 | |
| JPS6269350A (ja) | マイクロプロセツサ | |
| JP2000152294A (ja) | 交換機のプロセッサおよび交換機制御方法、並びに記録媒体 | |
| JPS60263232A (ja) | マイクロ診断方式 |