JPS5934115Y2 - デレ−ライン - Google Patents

Description

【考案の詳細な説明】 この考案はデレーラインに関し、特に、たとえばインダ
クタとコンデンサとを一体化してＬＣ回路を構成したよ
うなテ゛レーラインに関する。

従来よりテレビジョン受像機などにおいて、映像信号な
どの伝達回路にはインダクタとコンデンサとを組合わせ
た種々のＬＣ複合部品が用いられている。

第１図はこの考案の背景となるインダクタとコンテ゛ン
サとによって構成した位相等化器の一例の電気回路図で
あり、第２図は第１図の位相等化器に用いられるインダ
クタの外観斜視図である。

まず、第１図および第２図を参照して従来のＬＣ複合部
品の一例としての位相等化器について説明する。

この位相等化器は２つのコイル１１．１２と２つのコン
テ゛ンサ１３，１４と１つのトランス２とから戊る５つ
の部品で構成される。

トランス２は第２図に示すように、１対の線２１．２２
をコアー２３に共通的に巻回（バイファイラ巻線）して
いる。

ところが、このようなバイファイラ巻線を有するトラン
ス２は線２１．２２を巻回するための作業性が悪くコス
ト的に高くなってしまうという欠点があった。

また、バイファイラ巻線の巻いた状態が悪いと位相持性
が劣化してしまう。

さらに、従来の位相等化器では２つのコイル１１．１２
と２つのコンデンサ１３．１４とトランス２とを必要と
するため、部品の取付スペースを比較的広く必要とする
とともに、その組立工数も多くなるという問題点があっ
た。

第３図は従来のＬＣ複合部品の他の例としてのテ゛レー
ラインを示す等価回路図であり、第４図は第３図の具体
的な電気回路図である。

従来のデレーライン３は第３図に示すような分布定数回
路によって形成するのが理想的であるが、小型化するた
めに第４図に示すようなタップ付コイル３１〜３５を複
数個直列接続し、かつ各タップにコンデンサ４１〜４５
を並列接続している。

このようなデレーライン３は各タップにコンデンサ４１
〜４５を接続するための作業性が悪くコスト的にも高く
なり、さらに部品としての形状も大きくなってしまい取
付スペースを広く必要とするという問題点があった。

それゆえに、この考案の主たる目的は、比較的簡単な構
造でありかつ小型化し得て位相特性の良好なテ゛レーラ
インを提供することである。

この考案は要約すれば、誘電体基板の一方面にコンテ゛
ンサのための第１．第２および第３の電極を形成し、誘
電体基板の他方面に一方電極と対をなして相互間に容量
を形成する他方電極を形成し、−青電極上にはそれぞれ
相異なる方向に電流が流れるようにコイルを巻回したコ
アーを所定の間隙を有して配置し、コイルの一端をそれ
ぞれ一方電極に電気的に接続して、少なくとも２つのコ
アーを相互に電磁結合させたものである。

この考案の上述の目的およびその他の目的と特徴は以下
に図面を参照して行なう詳細な説明から一層明らかとな
ろう。

第５図はこの考案に用いられるインダクタの一例を示す
図解図である。

この第５図に示す２つのインダクタ５１．５２は、それ
ぞれフェライトコアーとコイルと端子電極とを含む。

フェライトコアーはそれぞれ角形形状のフランジ部５１
１と５１２，５２１と５２２を含み、それぞれコアー巻
線部５１３，５２３によって連結される。

そして、コアー巻線部５１３および５２３にはコイル５
３および５４が巻回される。

これらのコイル５３ 、５４はそれぞれ巻回の方向が相
異なるように巻回される。

また、下側の角形フランジ部５１２，５２２のそれぞれ
の両端部には端子電極５１４と５１４および５２４と５
２４が形成される。

これらの端子電極５１４，５１４および５２４，５２４
にはコイル５３゜５４のそれぞれの始端と終端とが電気
的に接続される。

そして、インダクタ５１と５２とは所定の間隙（ギャッ
プ）ｇを隔てて後述の誘電体基板６上に配置される。

第６図はこの考案の一実施例に含まれる誘電体基板の正
面図である。

図において、誘電体基板６の表側主表面には一方電極と
して第１の電極６１と第２の電極６２と第３の電極６３
とが形成される。

第２の電極６２と第３の電極６３はそれぞれの先端部６
２１，６３１が対向するように配置され、他方端には外
部端子６４．６５が電気的に接続される。

前記先端部６２１，６３１間で前述の第１図に示すコン
テ゛ンサ１３の容量が形成される。

誘電体基板６の裏側主表面には前記第１の電極６１に対
向して他方電極６６が形成される。

この他方電極６６は第１の電極６１とともに第１図に示
すコンデンサ１４としての容量を形成する。

第７図は第６図に示す誘電体基板に第５図のインダクタ
を配置した状態を示す外観斜視図であり、第８図は同じ
く側面図であり、第９図は誘電体基板上に配置される２
つのインダクタの結合係数とギャップとの関係を示す図
であり、第１０図は第７図の等価回路図である。

第７図および第８図において、誘電体基板６の第１の電
極６１および第２．第３の電極６２．６３の先端部６２
１．６３１ （第６図参照）の上に２つのインダクタ５
１．５２が所定のギャップｇを介して配置される。

そして、第１の電極６１には、それぞれの下側フランジ
５１２，５２２の端子電極５１４，５２４が電気的に接
続され、第２の電極６２の先端部６２１には一方側のイ
ンダクタの端子電極５１４が電気的に接続され、第３の
電極６３の先端部６３１には他方のインダクタの端子電
極５２４が電気的に接続される。

上述のごとく、誘電体基板６の上に２つのインダクタ５
１．５２を配置したことによって、たとえば外部端子６
４に電流を流すとインダクタ５１と５２とに流れる電流
が逆方向になり、磁束がたとえばインダクタ５１の角形
フランジ部５１１から間隙ｇを介してインダクタ５２の
角形フランジ部５２１に入りかつインダクタ５２の角形
フランジ部５２２から間隙ｇを介してインダクタ５１の
角形フランジ部５１２に入り電磁結合される。

なお、間隙ｇを適当に選ぶことによって第９図に示すよ
うに結合係数を自由に選ぷ゛ことができる。

また、第１の電極６１と他方電極６６とによって容量Ｃ
２が形成されがつ第２の電極の先端部６２１と第３の電
極６３の先端部６３１との間で第２の容量Ｃ１が形威さ
れ、この考案に係る電子部品の等価回路図は第１０図に
示すごとくになる。

上述のごとく、この実施例によれば、誘電体基板６に所
定のギャップｇを介して２つのインダクタ５１．５２を
配置したことによって、２つのインダクタ５１．５２を
容易に電磁結合させることができ、従来のように複雑な
パイファイラー巻線を用いる必要がなくなる。

第１１図はこの考案の他の実施例を示す図解図であり、
第１２図は第１１図の等価回路図である。

第１１図において、誘電体基板７の表側主表面の両端に
は、入出力電極７１．７２および共通電極７３〜７７が
形威される。

そして、入力電極７１には入力端子８１が接続され、共
通電極７３，７５．７７には中間端子８２，８３．８４
が接続され、出力端子７２には出力端子８５が接続され
る。

また、誘電体基板７の裏側主表面には裏側電極（図示せ
ず）が形成され、この裏側電極にはアース端子８６が接
続される。

そして、誘電体基板７の表側主表面の入力電極７１と共
通電極７３との間にインダクタ９１が配置されかつ電気
的に接続される。

同様にして、共通電極７３と７４．７４と７５．７５と
７６．７６と７７．７７と出力電極７２の間にはそれぞ
れインダクタ９２．９３，９４，９５．９６か′配置さ
れる。

このように、デレーラインを構成することによって、入
出力電極７１と裏側電極との間で容量Ｃ３が形成され、
電極７３．７４．７５．７６．７７および７２と、裏面
電極との間でそれぞれ容量Ｃ４１Ｃ５１Ｃ６，Ｃ７，Ｃ
８およびＣ９が形威される。

また、コイル９１．９２，９３，９４，９５．９６は相
互に電磁結合される。

上述のごとく、誘電体基板７にそれぞれ所定のギャップ
ｇを隔ててインダクタ９１〜９６を配置し、それぞれを
入出力電極７１．７２および共通電極７３〜７７に接続
することによって、第１２図の等価回路に示すようなデ
レーラインを構成することができる。

以上のように、この考案によれば、誘電体基板の一方面
にコンテ゛ンサのための容量を形成する少なくとも１つ
の一方電極を形威し、この−青電極上に少なくとも２つ
のインダクタを所定の間隙を介して配置し、一方電極に
よって２つのインダクタを共通的に接続するようにして
いるため、２つのインダクタを容易に電磁結合すること
ができ、かつ位相特性を良好にすることができる。

したがって、構成が簡単になりかつ組立ても容易でコス
ト的にも安価にすることができる。

また、少なくとも２つのインダクタの間隙を自由に選ぶ
ことができるため、位相特性も容易に変更することがで
きる。

【図面の簡単な説明】

第１図はこの考案の背景となるＬＣを用いた位相等化器
の等価回路図であり、第２図は第１図に用いられるトラ
ンスの図解図である。 第３図はこの考案の背景となるテ゛レーラインの等価回
路図であり、第４図は第３図の具体的な電気回路図であ
る。 第５図はこの考案の一実施例に含まれる少なくとも２つ
のインダクタの図解図である。 第６図はこの考案の一実施例に含まれる誘電体基板を示
す平面図である。 第７図は第６図の誘電体基板に第５図に示すインダクタ
を配置した状態を示す外観斜視図である。 第８図は同じく側面図である。第９図はこの考案の一実
施例に含まれるインダクタの結合係数とギャップとの関
係を示す図である。 第１０図はこの考案の一実施例の等価回路図である。 第１１図はこの考案の他の実施例としての図解図であり
、第１２図は第１１図の等価回路図である。 図において、６，７は透電体基板、６１．７３〜７７は
共通電極、６２．７１は第２の電極、６３．７２は第３
の電極、５１．５２．９１〜９６はインダクタ、５１１
，５１２，５２１．５２２は角形フランジ、５１４，５
２４は端子電極、５３．５４はコイルを示す。

Claims (3)

【実用新案登録請求の範囲】
1. （１）誘電体基板、 前記誘電体基板の一方面に形成されるコンテ゛ンサのた
   めの第１．第２および゛第３の電極からなる少なくとも
   １個の一方電極、 前記誘電体基板の他方面に形成され、前記一方電極と対
   をなして相互間に容量を形成する他方電極、 前記一方電極にそれぞれ一部重なった状態で相互に所定
   の間隙を介して配置され、両端に２つの角形フランジを
   含む少なくとも２つのコアー、および 前記少なくとも２つのコアーに巻回されかつそれぞれ流
   れる電流の方向が相異なる方向であり、それぞれの一端
   が前記一方電極に接続されるコイルを備え、少なくとも
   ２つのコアーが相互に電磁結合されていることを特徴と
   するテ゛レーライン。
2. （２）前記少なくとも２つのコアーのそれぞれの一方側
   の角形フランジの両端には、それぞれ各コイルの両端を
   接続するための接続電極が形成され、前記少なくとも一
   方側の接続電極が前記一方電極に電気的に接続される、
   実用新案登録請求の範囲第１項記載のデレーライン。
3. （３）前記少なくとも２つのコアーは第１および第２の
   コアーを含み、 前記一方電極の第１の電極には前記第１および第２のコ
   アーの一方側接続電極が共通的に電気的に接続され、 前記一方電極の第２の電極には、前記第１のコアーの他
   方側接続電極が電気的に接続されかつ該第２の電極は第
   １の外部端子とされ、 前記一方電極の第３の電極には前記第２のコアーの他方
   側接続電極が電気的に接続されかつ該第３の電極は第２
   の外部端子となるようにした、実用新案登録請求の範囲
   第２項記載のテ゛レーライン。