JPS5933996A - ２線平衡伝送路選択回路 - Google Patents
２線平衡伝送路選択回路Info
- Publication number
- JPS5933996A JPS5933996A JP14342682A JP14342682A JPS5933996A JP S5933996 A JPS5933996 A JP S5933996A JP 14342682 A JP14342682 A JP 14342682A JP 14342682 A JP14342682 A JP 14342682A JP S5933996 A JPS5933996 A JP S5933996A
- Authority
- JP
- Japan
- Prior art keywords
- switches
- switch
- sbb
- sba
- saa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
- H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２線平衡伝送路選択回路に関する。
第１図は、従来の２線平衡伝送路選択回路１０ヲ示す。
Ｈ１＝ Ｈｍは、そ五−ぞれ２ａ平衡伝送路であり、ｍ
個の入線を形成する。■１〜Ｖｎは、それぞれ２線平衡
伝送路であり、ｎ個の出線を形成する。
個の入線を形成する。■１〜Ｖｎは、それぞれ２線平衡
伝送路であり、ｎ個の出線を形成する。
選択回路１０は、ｍ個の入線Ｈ１〜馬とｎ個の入線Ｖ１
〜Ｖｎとの全組み合せであるｍＸｎ個の組合せ選択を行
う。この組合せ選択は、スイッチＸｌｌ〜Ｘｍｎにて行
う。ｍＸ１個のスイッチＸ１１〜Ｘｍｎは、Ｈ１〜Ｈｍ
とＶｌ−ｖｎとの各交点、即ち、クロスポイント毎に設
置する。各スイッチＸｓ ｌ＝ Ｘｍ ｎは、同一構成
より成り、図では、ＣＭＯＳスイッチで構成した。
〜Ｖｎとの全組み合せであるｍＸｎ個の組合せ選択を行
う。この組合せ選択は、スイッチＸｌｌ〜Ｘｍｎにて行
う。ｍＸ１個のスイッチＸ１１〜Ｘｍｎは、Ｈ１〜Ｈｍ
とＶｌ−ｖｎとの各交点、即ち、クロスポイント毎に設
置する。各スイッチＸｓ ｌ＝ Ｘｍ ｎは、同一構成
より成り、図では、ＣＭＯＳスイッチで構成した。
スイッチＸｌｔ −Ｘｍｎについて代表してスイッチＸ
ｌｌで説明を行う。スイッチＸｌｌは、２つのＭＯＳス
イッチＳＡＡ、 ＳＢＢよシ成る。スイッチＳＡＡとＳ
ＢＢのゲートは共通にゲート信号Ｇによって制御を受け
る。スイッチＳＡＡのドレイン及びソースは、入線Ｈ１
ＯＡ線と出線ｖ１のＡ線との間に接続する。スイッチＳ
ＢＢのドレイン及びソースは、入線Ｈ２Ｏ３線と出線Ｖ
１のＢ線との間に接続する。ゲート信号Ｇによって、ス
イッチＳＡＡ、 ＳＢＢはＯＮ、 ＯＦＦ’となり、入
線Ｈ＋と出１１！ｊＩＶ１との間が接続、非接続となる
。
ｌｌで説明を行う。スイッチＸｌｌは、２つのＭＯＳス
イッチＳＡＡ、 ＳＢＢよシ成る。スイッチＳＡＡとＳ
ＢＢのゲートは共通にゲート信号Ｇによって制御を受け
る。スイッチＳＡＡのドレイン及びソースは、入線Ｈ１
ＯＡ線と出線ｖ１のＡ線との間に接続する。スイッチＳ
ＢＢのドレイン及びソースは、入線Ｈ２Ｏ３線と出線Ｖ
１のＢ線との間に接続する。ゲート信号Ｇによって、ス
イッチＳＡＡ、 ＳＢＢはＯＮ、 ＯＦＦ’となり、入
線Ｈ＋と出１１！ｊＩＶ１との間が接続、非接続となる
。
この関係を第２図に示す。
かかる従来例での問題点は、スイッチＸｌｌでのクロス
トークにある。第６図はクロストークの説明のだめの第
２図に示した回路の等価回路を示す。
トークにある。第６図はクロストークの説明のだめの第
２図に示した回路の等価回路を示す。
第６図で、Ｃｏｆｆは、ＣＭＯＳスイッチＸ１１のそれ
ぞれのスイッチＳＡＡ、 ＳＢＨのオフ時の容量、Ｒけ
特性インピーダンス、Ｖｓは入力源（信号電圧）である
。この回路で、漏れ電圧Ｖｘは、 となる。（１）式で、Ｚｏｆｆは、 である。
ぞれのスイッチＳＡＡ、 ＳＢＨのオフ時の容量、Ｒけ
特性インピーダンス、Ｖｓは入力源（信号電圧）である
。この回路で、漏れ電圧Ｖｘは、 となる。（１）式で、Ｚｏｆｆは、 である。
信号源として広帯域信号を乗せている場合には、周波数
ｆが高くなるので、Ｚｏｆｆは小さくなる。従って、（
１）式によυ漏れ電圧ｖｘは、周波数が高くなると増え
る。一方、スイッチマトリックス全体では、そのｍ倍の
漏れ電流が発生することになり、各クロスポイントの漏
れ電圧を小さくすることが必要となる。
ｆが高くなるので、Ｚｏｆｆは小さくなる。従って、（
１）式によυ漏れ電圧ｖｘは、周波数が高くなると増え
る。一方、スイッチマトリックス全体では、そのｍ倍の
漏れ電流が発生することになり、各クロスポイントの漏
れ電圧を小さくすることが必要となる。
本発明の目的は、クロスポイントでの漏れ電圧の減少を
はかつてなる２線平衡伝送路選択回路全提供するもので
ある。
はかつてなる２線平衡伝送路選択回路全提供するもので
ある。
本発明の要旨は、漏れ電圧により発生する電流を打消す
バランス手段を設けた点にある。
バランス手段を設けた点にある。
以下図面によシ詳述する。
第４図は、本発明の選択回路の実施例図である。
本実施例は、スイッチＸｌｌ −Ｘｍｎの内部構成全変
更した点に特徴を持つ。スイッチＸ＋ｌ’ｆｒ：代表し
て述べる。
更した点に特徴を持つ。スイッチＸ＋ｌ’ｆｒ：代表し
て述べる。
スイッチＸ１１は、ＣＭＯＳスイッチより成り、４個の
スイッチＳＡＡ、 ＳＡＢ、 ＳＢＢ、 ＳＢＡを持つ
。スイッチＸ１１についての線路との関係を示した図を
第５図に示す。スイッチＳＡＡとＳＡＢとＳＢＢとＳＢ
Ａと全直列に接続する。更に、スイッチＳＡＡとＳＡＢ
との接続点に入線Ｈ１ＯＡ線を接続し、スイッチＳＢＡ
とＳＢＢとの接続点に入線Ｈ２Ｏ３線を接続する。更に
、スイッチＳＡＡとＳＢＡとの接続点に出線Ｖ、のＡつ
。線全接続し、スイッチＳＡＢ 、！： ＳＢＢとの接
続点に出線ｖ１のＢ線を接続する。
スイッチＳＡＡ、 ＳＡＢ、 ＳＢＢ、 ＳＢＡを持つ
。スイッチＸ１１についての線路との関係を示した図を
第５図に示す。スイッチＳＡＡとＳＡＢとＳＢＢとＳＢ
Ａと全直列に接続する。更に、スイッチＳＡＡとＳＡＢ
との接続点に入線Ｈ１ＯＡ線を接続し、スイッチＳＢＡ
とＳＢＢとの接続点に入線Ｈ２Ｏ３線を接続する。更に
、スイッチＳＡＡとＳＢＡとの接続点に出線Ｖ、のＡつ
。線全接続し、スイッチＳＡＢ 、！： ＳＢＢとの接
続点に出線ｖ１のＢ線を接続する。
スイッチＳＡＡとＳＢＢのゲートにはゲート信号Ｇ金印
加する。一方、スイッチＳＡＢ、 ＳＢＡには、ゲート
信号Ｇは印加せず、ゲート端子は常時、開放状態にして
いる。従って、ＳＡＢ、 ＳＢＡはオフを常時継続する
。
加する。一方、スイッチＳＡＢ、 ＳＢＡには、ゲート
信号Ｇは印加せず、ゲート端子は常時、開放状態にして
いる。従って、ＳＡＢ、 ＳＢＡはオフを常時継続する
。
第６図は、第５図の等価回路を示す。Ｒは特性インビー
タ“ンス、Ｃｏｆｆは、各対応スイッチがオフ時の浮遊
容量を示す。
タ“ンス、Ｃｏｆｆは、各対応スイッチがオフ時の浮遊
容量を示す。
この等価回路によれば、Ｘ１１オフ時であるスイッチＳ
ＡＡ、 ＳＢＢオフ時には、各浮遊容量が等しくなる
。４つの浮遊容量は、ブリッジ回路を形成し、且つ各ブ
リッジ辺のインピーダンスが等しくなることから、ブリ
ッジ回路としてのバランスが得られる。従って、抵抗Ｒ
の両端には、何ら漏れ電圧の発生がなくなる。尚、スイ
ッチＳＡＡ 、 ＳＢＢ 全オンにした時には、スイ
ッチＳＢＡ、 ＳＡＢのオフ容量によるインピーダン
スは、ＳＡＡ、 ＳＢＢのオンによるオン抵抗に比し
て充分大きい。従って、スイッチＸＯ選択時、バランス
用スイッチＳＡＢ 、 ＳＢＡ （７）影響は無視で
きる。
ＡＡ、 ＳＢＢオフ時には、各浮遊容量が等しくなる
。４つの浮遊容量は、ブリッジ回路を形成し、且つ各ブ
リッジ辺のインピーダンスが等しくなることから、ブリ
ッジ回路としてのバランスが得られる。従って、抵抗Ｒ
の両端には、何ら漏れ電圧の発生がなくなる。尚、スイ
ッチＳＡＡ 、 ＳＢＢ 全オンにした時には、スイ
ッチＳＢＡ、 ＳＡＢのオフ容量によるインピーダン
スは、ＳＡＡ、 ＳＢＢのオンによるオン抵抗に比し
て充分大きい。従って、スイッチＸＯ選択時、バランス
用スイッチＳＡＢ 、 ＳＢＡ （７）影響は無視で
きる。
第７図は、他の選択回路２０の構成例を示す。選択回路
２０は、同時制御される第１．第２のセレクタ２１．２
２ ｅ持つ。この実施例は、ＨｌとＨ２とに対してＶｘ
ｅ共通、即ちＡＢｉ共通にしたものでおる。
２０は、同時制御される第１．第２のセレクタ２１．２
２ ｅ持つ。この実施例は、ＨｌとＨ２とに対してＶｘ
ｅ共通、即ちＡＢｉ共通にしたものでおる。
セレクタ２１は、ＨｌとＨ２のＡ、Ｂに対してスイッチ
＋Ａ、 ２Ａ、 ３Ａ、 ４Ａを対応させ、セレクタ２
２はＨｌとＨ２のＡ、 Ｈに対してスイッチ１Ｂ、 ２
Ｂ、 ３Ｂ、 ４Ｂを対応させている。スイッチ１Ａ〜
４Ａの他端はＶｌのＡ線に共通に接続し、スイッチ１Ｂ
〜４Ｂの他端はＶｌのＢ線に共通に接続する。各スイッ
チ１Ａ〜４Ａ。
＋Ａ、 ２Ａ、 ３Ａ、 ４Ａを対応させ、セレクタ２
２はＨｌとＨ２のＡ、 Ｈに対してスイッチ１Ｂ、 ２
Ｂ、 ３Ｂ、 ４Ｂを対応させている。スイッチ１Ａ〜
４Ａの他端はＶｌのＡ線に共通に接続し、スイッチ１Ｂ
〜４Ｂの他端はＶｌのＢ線に共通に接続する。各スイッ
チ１Ａ〜４Ａ。
１Ｂ〜４Ｂ ハＣＭＯＳスイッチであり、セレクタ２１
゜２２はＩＣ化しである。各スイッチ１八〜４Ａ、 ＋
Ｂ〜４ＢのＯＦＦ状態では、キャバンターＣ８ｆｆ’を
持つ。第７図のセレクタ２１ 、２２はすべてのスイッ
チがＯＦＦの状態を開示する。
゜２２はＩＣ化しである。各スイッチ１八〜４Ａ、 ＋
Ｂ〜４ＢのＯＦＦ状態では、キャバンターＣ８ｆｆ’を
持つ。第７図のセレクタ２１ 、２２はすべてのスイッ
チがＯＦＦの状態を開示する。
第８図は等価回路を示す。この等価回路によれば、Ｈ２
とｖｌとハスインｆ ３Ａ、 ｌ、 ４Ａ、 ４Ｂ、！
：Ｋｊ：つて接続し、Ｈｌとｖｌとは／（インｆ ＩＡ
、 ＩＢ、 ２Ａ。
とｖｌとハスインｆ ３Ａ、 ｌ、 ４Ａ、 ４Ｂ、！
：Ｋｊ：つて接続し、Ｈｌとｖｌとは／（インｆ ＩＡ
、 ＩＢ、 ２Ａ。
２Ｂとによって接続している。スイッチ４Ａ、 ４Ｂは
常時ＯＦＦ、スイッチ２Ａ、 ２Ｂは常時ＯＦＦとなっ
ておりバランス手段を提供する。
常時ＯＦＦ、スイッチ２Ａ、 ２Ｂは常時ＯＦＦとなっ
ておりバランス手段を提供する。
Ｈ２とＶｌ との接続時には、スイッチ３Ａ、 ３Ｂ
′ｆｃＯＮとする。ＨｌとＶ、との接続時にはスイッチ
ＩＡ。
′ｆｃＯＮとする。ＨｌとＶ、との接続時にはスイッチ
ＩＡ。
ＩＢ’ｉＯＮする。結果的に第４図の実施例と同じとな
り、バランス効果を発揮する。
り、バランス効果を発揮する。
本発明によれば、バランス手段金膜けたが故に、漏れ電
圧全人ｉＪに低減でき、広帯域信号を通過させる場合に
多大の効果がある。尚、本発明では、使用スイッチ素子
数が増加することになるが、集積技術の向上により問題
になることはない。
圧全人ｉＪに低減でき、広帯域信号を通過させる場合に
多大の効果がある。尚、本発明では、使用スイッチ素子
数が増加することになるが、集積技術の向上により問題
になることはない。
第１図は従来例図、第２図はスイッチＸ１１の構成図、
第６図は等価回路図、第４図は本発明の実施例図、第５
図はスイッチＸｌｌの構成図、第６図は等価回路図、第
７図は他の実施例図、第８図はその等価回路図である。 １０・・・選択回路、Ｈ＋−Ｈｍ・・・２線平衡入線、
■！〜Ｖｎ・・・２線平衡出線、ｘｌ、・・クロスポイ
ントスイッチ、ＳＡＡ、ＳＡＢ、ＳＢＡ、ＳＢＢ・・・
ＣＭＯＳスイッチ。 第１ 図 Ｖ ＋ Ｖｎ第２図 Ｃｏｆｉに旧Ｂ） 第４区 □Ｖｌ 、−” ｖｎ −一二
第５因 第６図 第７因 １
第６図は等価回路図、第４図は本発明の実施例図、第５
図はスイッチＸｌｌの構成図、第６図は等価回路図、第
７図は他の実施例図、第８図はその等価回路図である。 １０・・・選択回路、Ｈ＋−Ｈｍ・・・２線平衡入線、
■！〜Ｖｎ・・・２線平衡出線、ｘｌ、・・クロスポイ
ントスイッチ、ＳＡＡ、ＳＡＢ、ＳＢＡ、ＳＢＢ・・・
ＣＭＯＳスイッチ。 第１ 図 Ｖ ＋ Ｖｎ第２図 Ｃｏｆｉに旧Ｂ） 第４区 □Ｖｌ 、−” ｖｎ −一二
第５因 第６図 第７因 １
Claims (1)
- ｍ本の２線平衡伝送路の入線とｎ本の２線平衡伝送路の
出線とをマトリックス状に形成されたｍ×ｎ個のスイッ
チによυそれぞれ任意に選択し接続せしめる構成を有す
ると共に、上記各スイッチは、４個のブリッジ辺を持つ
ブリッジ形スイッチ構成とし、各辺にはＣＭＯＳスイッ
チを接続し、該ブリッジ形スイッチの２つの対向接続点
の一方には接続対象となる２線平衡入線の２線を接続し
、他方には接続対象となる２線平衡出線の２線を接続し
、且つ上記ブリッジ辺の２つの対向辺の中で一方の対向
する辺にあるスイッチのみを外部からの選択信号によっ
てＯＮ、 ＯＦＦさせ、他方の対向する辺にあるスイッ
チはＯＦＦ ｅ継続させる構成とする２線平衡伝送路選
択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14342682A JPS5933996A (ja) | 1982-08-20 | 1982-08-20 | ２線平衡伝送路選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14342682A JPS5933996A (ja) | 1982-08-20 | 1982-08-20 | ２線平衡伝送路選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933996A true JPS5933996A (ja) | 1984-02-24 |
Family
ID=15338451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14342682A Pending JPS5933996A (ja) | 1982-08-20 | 1982-08-20 | ２線平衡伝送路選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933996A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0384472A (ja) * | 1989-08-28 | 1991-04-10 | Nec Corp | セラミック部品評価装置 |
| JP4847536B2 (ja) * | 2005-10-17 | 2011-12-28 | エファフレックス インゼニリング デー．オー．オー．リュブリャナ | 高速産業用ローラードア |
-
1982
- 1982-08-20 JP JP14342682A patent/JPS5933996A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0384472A (ja) * | 1989-08-28 | 1991-04-10 | Nec Corp | セラミック部品評価装置 |
| JP4847536B2 (ja) * | 2005-10-17 | 2011-12-28 | エファフレックス インゼニリング デー．オー．オー．リュブリャナ | 高速産業用ローラードア |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4849662A (en) | Switched-capacitor filter having digitally-programmable capacitive element | |
| US4415777A (en) | Hybrid circuit including capacitive charge-transfer means | |
| CA1210092A (en) | Switched capacitor circuits | |
| US4313096A (en) | Parasitic-free switched capacitor network | |
| GB2109196A (en) | Wideband switching systems | |
| JPS5933996A (ja) | ２線平衡伝送路選択回路 | |
| JPH04132089A (ja) | 識別コード内蔵ｅｐｒｏｍ | |
| JPS62193395A (ja) | 広帯域信号−空間結合装置 | |
| US4060699A (en) | Line connection reversing circuits | |
| JPS635457A (ja) | プログラマブル・コントロ−ラのｉ／ｏユニツト | |
| JPH0470212A (ja) | 複合論理回路 | |
| JPS5937897B2 (ja) | 選択ゲ−ト回路 | |
| US4337440A (en) | Electronic cascade circuit comprising a circuit having controllable transfer characteristics and a two-port | |
| JPH06138189A (ja) | 半導体装置 | |
| JP2000031799A (ja) | 信号選択回路 | |
| JPS61177810A (ja) | スイツチドキヤパシタフイルタ | |
| JPH09261079A (ja) | データ変換回路 | |
| JPS58121831A (ja) | 集積回路装置 | |
| KR950001494A (ko) | 하프샘과 풀샘의 선택적 실현이 이루어지는 비디오램 | |
| JP2531643B2 (ja) | 半導体集積装置 | |
| JPS5840662Y2 (ja) | アナログ入力マルチプレクサ | |
| JPH04273619A (ja) | 切替装置 | |
| SU1215181A1 (ru) | Антифоновое устройство дл коаксиальных видеолиний | |
| JPH0413852Y2 (ja) | ||
| SU1177948A1 (ru) | Устройство конференц-св зи |