JPS5933700A - Checking system of memory content - Google Patents

Checking system of memory content

Info

Publication number
JPS5933700A
JPS5933700A JP57142917A JP14291782A JPS5933700A JP S5933700 A JPS5933700 A JP S5933700A JP 57142917 A JP57142917 A JP 57142917A JP 14291782 A JP14291782 A JP 14291782A JP S5933700 A JPS5933700 A JP S5933700A
Authority
JP
Japan
Prior art keywords
memory
data
stored
reference data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57142917A
Other languages
Japanese (ja)
Inventor
Sumio Nagashima
永島 純雄
Nobushi Suzuki
鈴木 悦四
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57142917A priority Critical patent/JPS5933700A/en
Publication of JPS5933700A publication Critical patent/JPS5933700A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

PURPOSE:To check easily the storage content of a memory without increasing the memory capacity, by comparing a result of a prescribed operation obtained by reading the storage data on each word region with the reference data to discriminate. CONSTITUTION:A memory 2 to be checked is set in a prescribed state, and at the same time the reference data is set to a register 71 in response to the storage data of the memory 2. Then a CPU1 is started. The storage data of the memory 2 are supplied to the CPU1 and added successively to each other to be stored temporarily. When this addition is over, the address information corresponding to a word region 2N of the memory 2 is delivered. Then the reference data is fetched into the CPU1, compares the result of addition which is stored temporarily with the reference data. The stored data is decided normal if the coincidence is obtained from the comparison and then decided abnormal if no coincidence is obtained. Thus the storage contents of a memory can be easily checked without increasing the memory capacity.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、マイクロコンピュータに使用されるリード・
オンリー・メモリ(ROM )  やランダム・アクセ
ス・メモリ(RAM )  等のメモリの内容全簡易に
正誤141定し得るようにしたメモリ内容チェック方式
に関する。
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a lead/lead used in a microcomputer.
The present invention relates to a memory content checking method that can easily determine whether the contents of a memory such as only memory (ROM) or random access memory (RAM) are correct or incorrect.

〔発明の技術的背景〕[Technical background of the invention]

近時、マイクロコンピュータの使用範囲の広;;・15
、化に伴ない、そのプログラム用メモリには多種多様な
プログラムが格納されるようになっている。ところが、
プログラム用メモリにプログラム街〒1き込む際、メモ
リ自体の不良や店−き込み回路の故障、雑音の混入等の
種々原因により実際にメモリに書き込1れた内容が男き
込むべき内容と異なることがある。このf−め、マイク
ロコンピュータを製品に組の込む場合に(−11、その
前もしくは絹み込んだ後に、メモリの記憶内容をチェッ
クする必要がある。
Recently, the range of use of microcomputers has expanded;;・15
, a wide variety of programs have come to be stored in the program memory. However,
When writing the program code into the program memory, due to various reasons such as a defect in the memory itself, a failure in the writing circuit, or the incorporation of noise, the contents actually written in the memory may not be the contents that should be written. There are different things. First, before or after incorporating a microcomputer into a product, it is necessary to check the contents of the memory.

そこで従来では、メモリに記I11するプログラムの各
ワード毎にパリティピットやECC(誤り検出・訂正機
能)ビットを付加し、これによりチェックを行なうこと
によりメモリの記憶内容の正誤判定不τ行なっていた。
Therefore, in the past, parity pits and ECC (error detection and correction function) bits were added to each word of the program recorded in the memory, and by checking these bits, it was possible to determine whether the contents stored in the memory were correct or incorrect. .

〔背以技術の問題点〕[Problems with background technology]

ところが、このような従来のチェック方式は、各ワード
毎にパリティピット等を1ビット以上ずつ付加するため
に、メモリの記憶′讐−后螢が」11大してメモリの大
容量化が必要となり、これによりメモリが高価となる欠
点がちる。また、一般にメモリの111容は改訂される
ことかぐ・く、如何なる内容のプログラムが格納されて
いるが全認識する必要がある。ところが上記従来のチェ
ック方式でl:t 、格納されているプログラム自体が
正しければブエック結果は必ずiLF常となるため、所
望のプログラムが格納きれているか否かの判定は行なえ
なかった。咬た、異なるメモリを誤って組み込んだ場合
にも、この誤りを)ζヱ出できなかった。
However, in such conventional checking methods, since one or more bits of parity pit etc. are added to each word, it is necessary to increase the capacity of the memory. This has the disadvantage that memory is expensive. Furthermore, since the contents of the memory 111 are generally not subject to revision, it is necessary to recognize all the programs stored therein. However, in the above-mentioned conventional checking method, if the stored program itself is correct, the check result will always be iLF, so it could not be determined whether the desired program has been stored completely. Even if a different memory was installed by mistake, this error could not be detected.

〔発明の目的〕[Purpose of the invention]

本発明は、少なくともメモリ容量の増大を招くことなく
、簡単にh12憶1ノ]容のチェック全行ない得るよう
にしブーメモリ内容ナエック方式全提供することを目的
とづ°る。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for checking the contents of a memory by easily checking the contents of the memory without increasing the memory capacity.

〔発明の枳′(要〕[Keystones of invention]

本発明Q、1、上記目的を達成する7’v、 y>に、
メモリの7優数のワード領域のうちil−斉のワード領
域かもしく i+、このワード領域分の記憶イト4〜4
を有する外部メモリに、」二記メモリの名ワード領域に
層1世されるデータが正常で・Pンる鳴合の所5Nの演
算結果に相当する基準データを予め記憶しておき、上記
メモリから各ワード令LI域の記憶データをそれぞ11
.読出して上記所定の)′1(算による演算結果を求め
、この演′算結果を上記)’、f j%l、データと比
較してその比較結果からL :jC,メモリの各記憶デ
ータの正誤全判定するよθにし1mものである。
This invention Q, 1, achieves the above object 7'v, y>,
Among the 7 dominant word areas of the memory, it may be the word area of il-i+, and the memory points 4 to 4 for this word area.
If the data stored in the name word area of the second memory is normal, standard data corresponding to the calculation result of 5N is stored in advance in an external memory having a The storage data of each word order LI area from 11
.. Read out the predetermined above)'1 (calculate the calculation result, and compare this calculation result with the above)', f j%l, data, and from the comparison result L:jC, of each stored data in the memory. To judge whether it is correct or incorrect, set θ to 1m.

〔発明の実施例〕[Embodiments of the invention]

第1図は、本発明の一実施例におけるメモリ内容チェッ
ク方式を適用したヂエック装置の概略構成図で、この装
4jit(はチェックプログラム介内蔵したマイクロプ
ロセッサ(CPU)  1.11m、例えばFROM 
からなる被チエツクメモリ2と、この被チエツクメモリ
2がらデータバス3へのデータの出カイ・す作を制商1
するダート回路4と、上j+F2 CPU Jからアド
レスバス5へ送出されるアドレス情報をW(読して上記
ケ゛−ト回路4を開閉制御するデコーダ回路6と、チェ
ック回路7とがら構成でゾ1.ている。
FIG. 1 is a schematic configuration diagram of a check device to which a memory content check method is applied in one embodiment of the present invention.
A processor 1 creates a check memory 2 consisting of a check memory 2 and outputs data from the check memory 2 to a data bus 3.
A dirt circuit 4, which reads the address information sent from the upper j+F2 CPU J to the address bus 5, and a decoder circuit 6, which controls opening/closing of the gate circuit 4, and a check circuit 7, are constructed. ing.

チェック回路7は、基ヱ(ヘデータ全記憶するレジスタ
71と、このレジスタ71に基準データを設定するたど
)σ)スイッチ回路72と、上記レゾスタフ1からデー
タバス3への基準データの出力を制御するダート回路7
3と、前記CPU 7からアドレスバス5に送出される
アドレス情報全解読して、上記ダート回路73および前
記被チエツクメモリ2の出方制御用ダート回路4を相反
的に開閉fli制御するデコーダ回路74とから構成さ
れている。なお、図中75は前記各デコーダ回路6,7
4の制御出方をそれぞれ論理積処理するアンド回路であ
る。
The check circuit 7 controls the output of reference data from the base (register 71 for storing all data, setting reference data to this register 71, etc.) switch circuit 72 and the data bus 3. Dirt circuit 7
3, and a decoder circuit 74 which decodes all the address information sent from the CPU 7 to the address bus 5 and controls the opening/closing of the dart circuit 73 and the dart circuit 4 for controlling the output of the checked memory 2 reciprocally. It is composed of. Note that 75 in the figure indicates each of the decoder circuits 6 and 7.
This is an AND circuit that performs logical AND processing on each of the control outputs of 4.

ここで、上記レジスタ71に記憶する基Iff、’+デ
ータは、被チエツクメモリ2の各ワード負1域21、〜
,2(N−1,’)に記憶されるデータが正常である場
合のその加算値に定められ、スイッチ回路72により手
!!”!+にてし・ゾスタ7ノに設定される。
Here, the basic Iff, '+ data stored in the register 71 is for each word negative 1 area 21, . . .
, 2(N-1,') is determined to be the added value when the data stored in N-1,' is normal, and the switch circuit 72 causes the ! ! "!+ will be set in Zosta 7.

一方CPU 1は、例えば第2]う1のフローチャート
に示す如きチェックプログラムを有しており、このプロ
グラムに従って次のチェック動作を行なうものである。
On the other hand, the CPU 1 has a check program as shown in the second flowchart, for example, and performs the next check operation according to this program.

すなわち、そのチェック動作とは、 (1)  被チエツクメモリ2の各ワード令頁域21゜
〜、2(N−1)に1己1.へされているデータをそれ
ぞれ読出して加算演算を行フチう動作、・(11)  
被チエツクメモリ2のワード傾梗、 2Nに対応するア
ドレス情報を送出してデコーダ回路74にゲート(l路
73合開成させ゛、これによりレジスタ71かも基準デ
ータを読2.−込んで前R11加碧。
That is, the check operation is as follows: (1) 1 . The operation of reading the data stored in each file and performing an addition operation, (11)
The address information corresponding to word shift 2N of the memory to be checked 2 is sent to cause the decoder circuit 74 to open the gate (L path 73), thereby causing the register 71 to also read the reference data 2. Aoi.

結果をこの基準データと比較演勢す石動作。Perform a stone operation to compare the results with this reference data.

(iii)  この比較演算の結果、力[1算結果と基
準デ−タとが一致したときは前記被チエツクメモ1ノ2
の記憶データが正常であると崖11定するとともに、一
致しない場合は記憶データに誤t’l 75iイf在す
るものと判定する動作・ (iv)  (iii)で得た各判定結果をそれぞれ図
示しない表示部に表示せしめる動イ乳 である。
(iii) As a result of this comparison operation, if the calculation result and the reference data match, the check memo 1 and 2 are
The operation of determining that the stored data is normal, and determining that there is an error in the stored data if they do not match. These are moving breasts displayed on a display section (not shown).

次に、以上のような構成に基づいて、本実施例のメモリ
内容チェック方式を説明する。先ず被チエツクメモリ2
をソケットに差し込む等して所定の状態にセットし、か
つこの被チエツクメモリ2の記憶データに対応して予め
定めておいた基準データを、スィッチ回路72f操作し
てレジスタ71に設定する。
Next, the memory content checking method of this embodiment will be explained based on the above configuration. First, check memory 2
is set in a predetermined state by inserting it into a socket, and the reference data set in advance corresponding to the data stored in the memory 2 to be checked is set in the register 71 by operating the switch circuit 72f.

そして、この状態でCPU 1 ’lfスタートさせる
Then, in this state, CPU 1'lf is started.

そうすると、CPU1から先ず被チエツクメモ1ノ2の
各ワード領域21.〜,2(N−1)に対応するアドレ
ス情報が順次送出され、lfi己各ワード領域21.〜
,2(N−1)5;アク−ヒスされる。このとき、デコ
ーダ回路74にしワード(iQ域2Nのアドレス情報が
到来したときのみ°’H“レベルの信号を発生する。1
−うにムrf成されているので、r−ト回路4は開成〕
しく態不・、一方ケゝ−ト回路73は閉成状態をそI]
、ぞれ維持する。したがって、CPU1には被チエツク
メモリ2の記憶データがそれぞオ)入力され、こり!、
らのhl】1彦データはCPU fで順次側3つされて
−・特記1意さ1する。
Then, the CPU 1 first checks each word area 21. of the memo 1 and 2 to be checked. The address information corresponding to . ~
, 2(N-1)5; Ac-hissed. At this time, the decoder circuit 74 generates an H level signal only when address information of the iQ area 2N arrives.
- R circuit 4 is open because the rf circuit is configured like this.
On the other hand, the gate circuit 73 is in a closed state]
, respectively. Therefore, the data stored in the memory to be checked 2 is inputted to the CPU 1, and the data is stored in the memory 2 to be checked. ,
The data is sequentially processed by the CPU f into three parts.

この加算111J作が終了すると、CPU 1からは被
チエツクメモリ2のワード領j1ρ、 2Nに対応する
アドレス4青報が出力さ゛れる。そうすると、デコーダ
回路74からn H++tレベルの信号が発生されてダ
ート回路4に代わってケ゛−1・回路73が開成し、こ
の結果レノスタフ1に設定しである基準データがCPU
 Zに取り込まれる。これによりCPU 1では 先に
算出し一特記iEしておいた加算結果が上記基Iν(デ
ータと比較され、両者が一致する場合には被チエツクメ
モリ2の記憶データは正常と判定され、一方不一致のJ
、”th合tよ異常と判定されて、表示部で表示きれる
。かくして、メモリ2の記憶データの正誤判定がなさ第
1.る。
When this addition 111J is completed, the CPU 1 outputs an address 4 report corresponding to the word area j1ρ, 2N of the memory 2 to be checked. Then, a signal of nH++t level is generated from the decoder circuit 74, and the key-1 circuit 73 is opened in place of the dirt circuit 4. As a result, the reference data set in the Renostaph 1 is transferred to the CPU.
Incorporated into Z. As a result, the CPU 1 compares the previously calculated addition result with the above base Iv (data), and if the two match, the data stored in the memory to be checked 2 is determined to be normal; J of
, "th" is determined to be abnormal and is displayed on the display section. Thus, there is no determination of whether the data stored in the memory 2 is correct or incorrect.

このように、本実施例のチーツク方式であれば、被チエ
ツクメモリ2のワード領域2Nkチエツク用とし、て蟻
牲にするだけで、言い換えればこのワード領域2N分だ
け記憶容!Aを予め増やしてJ’i−< ;/η二けで
チェックを行なえるので、メモリ2の容Ii8不犬幅に
増・マ・すことなくチェックを行なうことができる。し
たがって、各メモリの低価格化をはかることができる。
In this way, with the check method of this embodiment, the word area 2Nk of the memory to be checked 2 is used for checking, and the storage capacity is reduced to just 2N words. Since A can be increased in advance and checked by J'i-<;/η by two digits, the check can be performed without increasing the capacity of the memory 2 to the width of Ii8. Therefore, it is possible to reduce the price of each memory.

また、本実施例であれば、被チエツクメモリ2の記憶デ
ータに応じて基準データをその都匿手動設定できるので
、記・11γデ一タ自体の正誤」′]1足げかりでなく
、メモリに格納をれているデータのA″重類誤りやメモ
リの差し違い等を確実に検出することができる。
In addition, in this embodiment, since the reference data can be manually set according to the data stored in the memory to be checked 2, it is possible to manually set the reference data according to the data stored in the memory to be checked. It is possible to reliably detect errors in the A'' class of data stored in the memory, memory errors, etc.

なお、不発明a、上記実施例に限冗寧れるもので(弓:
ない。例えば、」1記実施例では、基1”μデータを外
部メモリ(レジスタ71)に記憶′させた場合について
示し、たが、メモIJ 2 Kデータ(プログラム)を
宵き込む際に、チェック用ワード領吠2Nに基準データ
を吉き込力・、このワード領域2Nから基準データを読
出してチェックを行なうようにしてもよい。このように
すれば、少なくとも記憶データ自体の正誤判定だけd、
何7. c、、)1に行なうことができ、またメモリ容
針の増大も防止できる。さらに前記実施例でに11、チ
ェック専用のCPo 1 k用いてチェック4行なうブ
R合について示したが、実際に製品に絹公込むCPU 
1にチェック用のプログラムを伺JJi L、、このC
PUにメモリを接わ′11シた状態でチェックを行なオ
るようにしてもよい。このようにすオL IHI’、 
、マイクロコンピュータとしての自己’I’ll 7.
J−1/バ可用元となる。また、各記憶データの演)I
、の方式としては、加算以外に排他的論理和処理による
θ;r Fや減+D等の他の演算方式を適用してもよい
。その他、被グーニックメモリのワード領域の数、つ随
りl−己1、音容量や演算するデータの数および基準デ
ータの数、回路構成、メモリの種類等についても、不発
明の・周旨を逸脱しない範囲でfilT /r少二形し
て実施できる。
Note that the invention is not limited to the above embodiments (bow:
do not have. For example, in the first embodiment, a case is shown in which base 1" μ data is stored in an external memory (register 71). However, when memo IJ2K data (program) is loaded overnight, The reference data may be input into the word area 2N and checked by reading the reference data from the word area 2N.In this way, at least only the correctness of the stored data itself can be determined.
What 7. (c, .) 1, and an increase in memory capacity can also be prevented. Furthermore, in the above embodiment, 11, the check-only CPo 1 k was used to perform 4 checks, but the CPU actually applied to the product
1, ask for the program for checking JJi L,, this C
The check may be performed while the memory is connected to the PU. In this way, IHI',
, Self as a microcomputer 7.
J-1/bar becomes available source. Also, the performance of each memory data) I
In addition to addition, other calculation methods such as θ; In addition, the number of word areas of the target memory, the number of data points, the volume of sound, the number of data to be calculated, the number of reference data, the circuit configuration, the type of memory, etc. It can be implemented with a small variation of filT/r within a range not departing from the above.

〔発明の効果〕〔Effect of the invention〕

以上1イ述したように本発明は、メモリの複数のワード
領域のうち任意のワード領域かもしくはこのワード領域
分の記憶容U″をイイする外部メモリに、上記ワード領
域に記憶ネれるデータにノルづいて予め51“められた
JiX鵡デークΔ」1〕・let L、て卦キ、−ヒh
己メモリから各ワード領域の記憶データをそflぞれm
l:LIIして所定の演り′(゛を行ない、その演算結
果を上記基準データと比較し7でその比較結果から上記
メモリの各記憶データの正誤全判定するようにしたもの
である。
As described above in 1., the present invention allows data to be stored in the word area to be stored in any word area of a plurality of word areas of the memory or in an external memory having a storage capacity U'' for this word area. 51 “JiX Parade Deku Δ” 1]・let L, Tekuki, -hih
Remove the memory data of each word area from its own memory.
1: LII, performs a predetermined operation '('), compares the calculation result with the reference data, and in step 7, determines whether each data stored in the memory is correct or incorrect based on the comparison result.

したがって本発明によれば、少なくともメモリ容量の増
大を招くことなく、簡単に記憶内容のチェックを行ない
得るメモリ内容チェック方式全1是伊することができる
Therefore, according to the present invention, it is possible to provide a memory content checking method that can easily check the stored content without at least increasing the memory capacity.

【図面の簡単な説明】[Brief explanation of the drawing]

即、1図は本発明の一実施例におけるメモリ内容チェッ
ク方式を・適用したチェック装置の概略構成図、第2図
は同装置のCPUの動作プログラムを示すフローチャー
トでirる。 1・・・CPU、 2・・・被チエツクメモリ、3・・
・データバス、4・・・ダート回路、5・・・アドレス
バス、6・・・デコーダ回路、7・・・チェ、り回路、
71・・・レジスフ、72・・・スイッチ回路、73・
・・ケ1−ト回路、74・・・デコーダ回路。
That is, FIG. 1 is a schematic configuration diagram of a checking device to which a memory content checking method according to an embodiment of the present invention is applied, and FIG. 2 is a flowchart showing an operating program of the CPU of the same device. 1...CPU, 2...Memory to be checked, 3...
・Data bus, 4... Dirt circuit, 5... Address bus, 6... Decoder circuit, 7... Check circuit,
71...Regisf, 72...Switch circuit, 73.
... Keto circuit, 74... Decoder circuit.

Claims (2)

【特許請求の範囲】[Claims] (1)  複数ワード分の記憶領域を有するメモリの任
意のワード領域かもしくはこのワード領域に相当する記
憶構成を有する外部メモリに、前記メモリの各ワード領
域に記憶されるデータが正常である場合の所定の演算結
果に相当する基準データを記憶し、前記メモリの各ワー
ド領域から記憶データをそれぞれ読出して前記所定の演
算による演算値を求め、この演算値を別途読出した前記
基準データと比較してその比−:;′ン結果から前記メ
モリの記憶データの正誤を判定するように構成したこと
を特徴とするメモリ内り゛Yチェック方式0
(1) If the data stored in each word area of the memory is normal in any word area of a memory that has a storage area for multiple words or in an external memory that has a storage configuration equivalent to this word area, Standard data corresponding to a predetermined calculation result is stored, the stored data is read from each word area of the memory to obtain a calculated value by the predetermined calculation, and this calculated value is compared with the separately read reference data. In-memory check method 0, characterized in that it is configured to determine whether the data stored in the memory is correct or incorrect from the result of the ratio.
(2)外部メモリは、メモリの記憶データに応じて基準
データを手動設定可能に構成したものであるll’l許
、171求の範囲第(1)項記載のメモリ内容チェック
方式。
(2) The external memory is configured such that the reference data can be manually set according to the data stored in the memory.
JP57142917A 1982-08-18 1982-08-18 Checking system of memory content Pending JPS5933700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57142917A JPS5933700A (en) 1982-08-18 1982-08-18 Checking system of memory content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57142917A JPS5933700A (en) 1982-08-18 1982-08-18 Checking system of memory content

Publications (1)

Publication Number Publication Date
JPS5933700A true JPS5933700A (en) 1984-02-23

Family

ID=15326623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57142917A Pending JPS5933700A (en) 1982-08-18 1982-08-18 Checking system of memory content

Country Status (1)

Country Link
JP (1) JPS5933700A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7600161B2 (en) * 2004-08-13 2009-10-06 Gm Global Technology Operations, Inc. Method of verifying integrity of control module arithmetic logic unit (ALU)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7600161B2 (en) * 2004-08-13 2009-10-06 Gm Global Technology Operations, Inc. Method of verifying integrity of control module arithmetic logic unit (ALU)

Similar Documents

Publication Publication Date Title
JPS6061837A (en) Error corrector
US8738989B2 (en) Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page
JPH06131884A (en) Semiconductor memory chip
JP3124278B2 (en) Inspection method of memory cell contents of program memory
US6643769B1 (en) System and method for enabling selective execution of computer code
JPS5933700A (en) Checking system of memory content
US5768494A (en) Method of correcting read error in digital data processing system by implementing a predetermind number of data read retrials
US20030005241A1 (en) Write protect method
JPH07169298A (en) Detection method of defective element in redundant semiconductor memory
JPS5812200A (en) Memory inspecting method
US7389445B2 (en) Circuit for detecting abnormal operation of memory and integrated circuit and method for detecting abnormal operation
JPS61173360A (en) Protective system for data of non-volatile memory
JPS5939777B2 (en) control storage
JPH036760A (en) Ram fault processing system
JP2002150795A (en) Semiconductor integrated circuit
JPH01205357A (en) System for testing memory error detecting circuit
JPH01309421A (en) Error correction system
JPH01173147A (en) Microcomputer containing prom
JPH02178862A (en) Information processor
JPS5823678B2 (en) How to use the warm air conditioner
JPS60549A (en) Memory testing system
JPS585447B2 (en) Shōgai Handan Houshiki
JP3123774B2 (en) Storage device
JPS59216255A (en) Error detecting system of interruption stack area
JPS60258663A (en) Memory error processing circuit