JPS5931151B2 - 磁気バブル記憶装置の試験方法 - Google Patents
磁気バブル記憶装置の試験方法Info
- Publication number
- JPS5931151B2 JPS5931151B2 JP52112374A JP11237477A JPS5931151B2 JP S5931151 B2 JPS5931151 B2 JP S5931151B2 JP 52112374 A JP52112374 A JP 52112374A JP 11237477 A JP11237477 A JP 11237477A JP S5931151 B2 JPS5931151 B2 JP S5931151B2
- Authority
- JP
- Japan
- Prior art keywords
- minor
- storage device
- loop
- magnetic bubble
- bubble storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、メジャー・マイナーループ構成によるフィー
ルド・アクセス形磁気バブル記憶装置における不良品検
出の試験方法に関するものであり、特に、不良マイナー
ループを電気的に無視しても誤動作が生ずるエラーモー
ドに対する試験方法に関するものである。
ルド・アクセス形磁気バブル記憶装置における不良品検
出の試験方法に関するものであり、特に、不良マイナー
ループを電気的に無視しても誤動作が生ずるエラーモー
ドに対する試験方法に関するものである。
従来より磁気バブル記憶装置においてマイナーループの
不良が原因となるエラーモードとしては（１）バブルの
欠け（入力情報゛１”が゛ｏ”になる）（２）バブルの
ビットずれ（バブルが１ビットずれるため″１”が゛ｏ
”に、゛ｏ”が゛１’’になる）（３）バブルのループ
ずれ（バブルが隣りのループに移るため、一方のループ
内の゛１”が゛ｏ’’になり、もう一方のループ内の゛
ｏ”が゛１”になる）が知られており、これらのエラー
モードに対してはバイアス磁界に直流、サイン波、パル
ス、三角波等を用い、レベルを変動させることにより、
又は振幅を変動させることにより、バイアス磁界マージ
ンの上限又は下限を測定して不良マイナーループを検出
する試験法（特開昭５１−１３７３３７号、特開昭５１
−１３９７３７号、特開昭５１一１４０５２９号）やマ
イナーループに試験パターンを入力し、出力側にボード
（入力情報゛１’’が゛ｏ’’になるエラー）が出れば
不良ループとして検出する試験法（特開昭５２−６０３
５号）などが提案されている。
不良が原因となるエラーモードとしては（１）バブルの
欠け（入力情報゛１”が゛ｏ”になる）（２）バブルの
ビットずれ（バブルが１ビットずれるため″１”が゛ｏ
”に、゛ｏ”が゛１’’になる）（３）バブルのループ
ずれ（バブルが隣りのループに移るため、一方のループ
内の゛１”が゛ｏ’’になり、もう一方のループ内の゛
ｏ”が゛１”になる）が知られており、これらのエラー
モードに対してはバイアス磁界に直流、サイン波、パル
ス、三角波等を用い、レベルを変動させることにより、
又は振幅を変動させることにより、バイアス磁界マージ
ンの上限又は下限を測定して不良マイナーループを検出
する試験法（特開昭５１−１３７３３７号、特開昭５１
−１３９７３７号、特開昭５１一１４０５２９号）やマ
イナーループに試験パターンを入力し、出力側にボード
（入力情報゛１’’が゛ｏ’’になるエラー）が出れば
不良ループとして検出する試験法（特開昭５２−６０３
５号）などが提案されている。
そして、これらの試験で検出された不良ループは当該不
良マイナーループを何等かの電気的手段で無視すること
により、完全に除去することができる特性を有している
ので、不良マイナーループを電気的手段により無視し、
それ以外の欠陥のないマイナーループだけを活用するよ
うにしていた。しかしながら、本発明者はメジャー・マ
イナーループ構成による磁気バブル記憶装置におけるマ
イナーループのエラーモードを詳細に観察することによ
つて上記３つのエラーモード以外に下記のエラーモード
が存在することを発見した。
良マイナーループを何等かの電気的手段で無視すること
により、完全に除去することができる特性を有している
ので、不良マイナーループを電気的手段により無視し、
それ以外の欠陥のないマイナーループだけを活用するよ
うにしていた。しかしながら、本発明者はメジャー・マ
イナーループ構成による磁気バブル記憶装置におけるマ
イナーループのエラーモードを詳細に観察することによ
つて上記３つのエラーモード以外に下記のエラーモード
が存在することを発見した。
（４）バブルの分裂（一つのバブルが分裂して二つ以上
のバブルになる）（５）バブルの不正発生（全くバブル
の無い所から不正バブルが湧出る）そして、この２つの
エラ〒モードは、当該不良マイナーループを電気的手段
によつて無視しても誤動作が生じてしまう（平均的には
１０時間に１回程度の割合で）特性を有することが明ら
かとなつた。
のバブルになる）（５）バブルの不正発生（全くバブル
の無い所から不正バブルが湧出る）そして、この２つの
エラ〒モードは、当該不良マイナーループを電気的手段
によつて無視しても誤動作が生じてしまう（平均的には
１０時間に１回程度の割合で）特性を有することが明ら
かとなつた。
これより、この２つのエラーモードの不良ループに対し
ては従来から知られていたエラーモードの不良ループに
対する対策とは違つた対策を取らなければならない。検
出手段も前記従来より知られていたエラーモードの検出
手段とは異なつた、短時間の内に不良ループを確実に見
出すことのできる新しい検出手段を見出すことが必要に
なつた。本発明は以上の状況に基づき、上記（４）又は
（５）のエラーモードによるマイナーループ内の磁気バ
ブルの誤動作の発生頻度を高めるようにしたもので、以
下その内容を詳細に説明する。
ては従来から知られていたエラーモードの不良ループに
対する対策とは違つた対策を取らなければならない。検
出手段も前記従来より知られていたエラーモードの検出
手段とは異なつた、短時間の内に不良ループを確実に見
出すことのできる新しい検出手段を見出すことが必要に
なつた。本発明は以上の状況に基づき、上記（４）又は
（５）のエラーモードによるマイナーループ内の磁気バ
ブルの誤動作の発生頻度を高めるようにしたもので、以
下その内容を詳細に説明する。
図は試験に使用したメジヤ一・マイナーループ構成の磁
気バブル記憶装置の概略図を示したもので、１はメジヤ
ーループ、２０〜２１３０はマイナーループ群、３は読
出し／書込み回路であり、マイナーループ２３４で（４
）又は（５）のモードのエラーが発生した場合で説明す
る。
気バブル記憶装置の概略図を示したもので、１はメジヤ
ーループ、２０〜２１３０はマイナーループ群、３は読
出し／書込み回路であり、マイナーループ２３４で（４
）又は（５）のモードのエラーが発生した場合で説明す
る。
該記憶装置の記憶容量は６４Ｋｂｉｔ１周波数１００Ｋ
Ｈｚ１磁界４５０ｅの回転磁界で駆動した時のバイアス
磁界マージンは±５．８０ｅ１バイアス磁界設定値はバ
イアス磁界マージン中央値で９７．８０ｅである。さて
、該記憶装置を不正発正による誤動作の発生しやすい条
件、すなわちバイアス磁界を通常の設定値より３．８０
ｅ低い９４０ｅに設定して、２３４のマイナーループに
゛Ｏ゛を、他のマイナーループに″０゜゛，８１゛を含
む任意の情報パタンを書込み、誤動作発生頻度を測定し
．たところ、平均１０時間に一回の割合で誤動作が発生
した。
Ｈｚ１磁界４５０ｅの回転磁界で駆動した時のバイアス
磁界マージンは±５．８０ｅ１バイアス磁界設定値はバ
イアス磁界マージン中央値で９７．８０ｅである。さて
、該記憶装置を不正発正による誤動作の発生しやすい条
件、すなわちバイアス磁界を通常の設定値より３．８０
ｅ低い９４０ｅに設定して、２３４のマイナーループに
゛Ｏ゛を、他のマイナーループに″０゜゛，８１゛を含
む任意の情報パタンを書込み、誤動作発生頻度を測定し
．たところ、平均１０時間に一回の割合で誤動作が発生
した。
また、２３４のマイナーループを電気的に無視し、他の
マイナーループに″０゛，”１゛を含む任意の情報パタ
ンを書込み、誤動作発生頻度を測定したところ同様の結
果を得た。これに対し、本発明の実験例は次の通りであ
る。
マイナーループに″０゛，”１゛を含む任意の情報パタ
ンを書込み、誤動作発生頻度を測定したところ同様の結
果を得た。これに対し、本発明の実験例は次の通りであ
る。
実験例 １バイアス磁界を９４０ｅ１回転磁界を４５０
ｅに保ち、２３４のマイナーループに″０１，″１ｎを
含む任意のパタンを書込み、他のマイナーループに１０
１を書込み、マイナーループ２３４以外のマイナールー
プの゛０゛情報を観測したところ、平均５０秒で″０１
が″１１に変る誤動作を感知することができた。
ｅに保ち、２３４のマイナーループに″０１，″１ｎを
含む任意のパタンを書込み、他のマイナーループに１０
１を書込み、マイナーループ２３４以外のマイナールー
プの゛０゛情報を観測したところ、平均５０秒で″０１
が″１１に変る誤動作を感知することができた。
実験例 ２
回転磁界を設定値から２０ｅ小さい４３０ｅに設定して
同様の測定をおこなつたところ、試験条件は更に加速さ
れ、平均６秒で６０゛が″１１に変る誤動作を感知する
ことができた。
同様の測定をおこなつたところ、試験条件は更に加速さ
れ、平均６秒で６０゛が″１１に変る誤動作を感知する
ことができた。
以上説明したように本発明によれば、従来から知られて
いた不良マイナーループを電気的手段で無視することに
よつて、誤動作が生じなくなるエラーモードとは異なる
エラーモードである磁気バブルの不正発生又は分裂のエ
ラーモードを短時間のうちに正確に感知することができ
、磁気バブル記憶装置の誤動作防止のための試験方法と
して優れた効果が期待される。
いた不良マイナーループを電気的手段で無視することに
よつて、誤動作が生じなくなるエラーモードとは異なる
エラーモードである磁気バブルの不正発生又は分裂のエ
ラーモードを短時間のうちに正確に感知することができ
、磁気バブル記憶装置の誤動作防止のための試験方法と
して優れた効果が期待される。
図はメジヤ一・マイナーループ構成の磁気バブル記憶装
置の概略図である。 １・・・・・・メジヤーループ、２０〜２，，０・・・
・・・マイナーループ群、２３４・・・・・・不良マイ
ナーループ、３・・・・・・読出し／書込み回路。
置の概略図である。 １・・・・・・メジヤーループ、２０〜２，，０・・・
・・・マイナーループ群、２３４・・・・・・不良マイ
ナーループ、３・・・・・・読出し／書込み回路。
Claims (1)
- １ メジャー・マイナーループ構成によるフィールドア
クセス形磁気バブル記憶装置の試験において、マイナー
ループ群の内、任意のマイナーループに“１”と“０”
で構成される情報を入力し、当該マイナーループの両隣
のマイナーループに“０”情報を入力し、当該両隣のマ
イナーループのいずれか一方又は両方のマイナーループ
の出力が“１”に変つた時、当該磁気バブル記憶装置を
不良とすることを特徴とする磁気バブル記憶装置の試験
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52112374A JPS5931151B2 (ja) | 1977-09-19 | 1977-09-19 | 磁気バブル記憶装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52112374A JPS5931151B2 (ja) | 1977-09-19 | 1977-09-19 | 磁気バブル記憶装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5445543A JPS5445543A (en) | 1979-04-10 |
| JPS5931151B2 true JPS5931151B2 (ja) | 1984-07-31 |
Family
ID=14585078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52112374A Expired JPS5931151B2 (ja) | 1977-09-19 | 1977-09-19 | 磁気バブル記憶装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931151B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180880A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 磁気バブルメモリ素子の試験方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51137337A (en) * | 1975-05-23 | 1976-11-27 | Hitachi Ltd | Testing system for a magnetic bubble chip |
| JPS51139737A (en) * | 1975-05-29 | 1976-12-02 | Fujitsu Ltd | Measuring method for magnetic bubble devices |
| JPS51140529A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Test method of magnetic bubble memory element and it's test equipment |
| JPS526035A (en) * | 1975-06-30 | 1977-01-18 | Ibm | Method of testing magnetic bubble domain chip |
-
1977
- 1977-09-19 JP JP52112374A patent/JPS5931151B2/ja not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51137337A (en) * | 1975-05-23 | 1976-11-27 | Hitachi Ltd | Testing system for a magnetic bubble chip |
| JPS51139737A (en) * | 1975-05-29 | 1976-12-02 | Fujitsu Ltd | Measuring method for magnetic bubble devices |
| JPS51140529A (en) * | 1975-05-30 | 1976-12-03 | Hitachi Ltd | Test method of magnetic bubble memory element and it's test equipment |
| JPS526035A (en) * | 1975-06-30 | 1977-01-18 | Ibm | Method of testing magnetic bubble domain chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5445543A (en) | 1979-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100234504B1 (ko) | 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치 | |
| KR19990069337A (ko) | 복합 반도체 메모리장치의자기 테스트 회로 및 이를 이용한 자기 테스트 방법 | |
| US20070216397A1 (en) | Method of testing power-on reset circuit and receiving circuit resetting capability | |
| US20160055921A1 (en) | Direct memory based ring oscillator (dmro) for on-chip evaluation of sram cell delay and stability | |
| JPS5931151B2 (ja) | 磁気バブル記憶装置の試験方法 | |
| US7183762B2 (en) | Apparatus and method for evaluating magnetic heads, and disk for use in evaluating magnetic heads | |
| JPH09121100A (ja) | 回路基板上の部品の配向を判定するためのテストシステム | |
| US6041426A (en) | Built in self test BIST for RAMS using a Johnson counter as a source of data | |
| KR100996091B1 (ko) | 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치 | |
| FR2131577A5 (ja) | ||
| US3528017A (en) | Plural-input,dropout-insensitive skewmeasuring circuit for magnetic recording tape | |
| JPS61161470A (ja) | 半導体集積回路装置 | |
| JPS5883370A (ja) | 磁気デイスク用サ−ボパタ−ン書込み間隔検査方法 | |
| Mo et al. | A self-diagnostic BIST memory design scheme | |
| FUJIMOTO | Advanced electrical test techniques for LSI microcircuits[Final Technical Report, Jun. 1980- Jun. 1981] | |
| JPH0391111A (ja) | 薄膜ヘッドの書込み後のノイズ検査方式および検査装置 | |
| JPS58102315A (ja) | 書込み補正回路の故障診断方式 | |
| JPS61123066A (ja) | 磁気テ−プ装置の試験方法 | |
| JPS54161238A (en) | Testing method for magnetic bubble memory | |
| LEGG | Random access memory, volume 2[Final Report] | |
| JPS61215973A (ja) | 回路試験機 | |
| Atlas et al. | Dynamic buffering expands digital test capability | |
| JPH08221924A (ja) | Ｍｒヘッドを使用したディスクの読出しパルス検査方法 | |
| JPH02213775A (ja) | 半導体試験装置 | |
| JPS5875077A (ja) | 磁気バブルメモリの検査方法 |