JPS5929802B2 - 物理的量を測定するために、デジタル変換器からの出力信号を修正する方法および装置 - Google Patents

Description

【発明の詳細な説明】 本発明は物理的量を測定するための変換器からのパルス
状の出力信号を修正するための方法およびその方法を実
施するための装置に関する。

高精度の測定器においては、その出力信号と測定量の間
の測定特性（即ち測定量に対する信号曲線）が正確な比
例特性であることが必要である。然しながら、実際には
、摩擦その他の物理的条件、或いは測定器に固有の特性
等のために、その出力信号が測定量に正比例することは
殆んどない。換言するに、測定器の特性が線型であると
してもその特性を表わす線またはその延長線は、特性を
描くための座標軸の原点を通らずに原点から外れた位置
で座標軸と交差することが多い。これは、特に変換器の
出力信号がパルス列状の信号であつて、しかもそれらの
パルスを計数して、即ち、それ自身は正比例的特性を有
するカウンタ等の加算手段を用いて計数、記録する場合
には極めて不都合である。

本発明の目的は、パルス列が変換器の全動作範囲に亙つ
てその測定量に正確に正比例するように、変換器から送
られるパルス列を修正する方法及び装置を提供すること
にある。

以下、添付図面を参照しつつ本発明の詳細を説明する。

第１図は、変換器の出力パルス周波数が測定量の真の値
に対してグラフ上直線的な関数として示されるような測
定特性の典型的な一例を、公知の修正方法との関連にお
いて示すグラフ、第２図は、第１図と同様の測定特性の
変換器出力信号を本発明において如何にして修正するか
を示すグラフ、第３図は、本発明に従つて、変換器パル
スに修正パルスを重畳する状態を示すパルスダイアグラ
ム、第４図は、本発明方法を実施するための修正回路の
一実施例の概要を示すプロツク図、第５図及び第６図は
、第４図の回路により変換器パルスと修正パルスの重畳
を行う際のそれぞれ異つた２種類の作動方式を示すパル
スダイアグラム、第７図は、第４図に示す修正回路をよ
り詳細に示すプロツク図、第８図は、変換器の出力パル
ス波形及び修正パルスの波形を示すパルスダイアグラム
、第９図は、変換器パルスと修正パルスとの別の状況下
における重畳を示すパルスダイアグラム、第１０図は、
第７図に示されている回路の一部分に相当する分離及び
加算回路のより詳細なプロツク図である。

而して、先に述べた従来技術の問題点は、本発明が適用
さるべき種類の変換器、即ち、変換器がパルス状の出力
を発生し、そのパルスの周波数が測定量に対して直線的
な比例関係を有する変換器の特性を示す第１図において
端的に示されている。

即ち、ここでは、変換器もしくは表示器が回転子または
サーキユレーテイング（オービテイング）ボールを有し
、その回転によつて生ずる周波数ｆヘルツの信号が公知
の適当な手段で測定されるような、流量ＧＩＴｌ３／Ｓ
を測定するための流量計が選ばれている。その特性は、
第１図において例えば実線Ａとして示されているような
直線であり、その線は最低の流量Ｇｒｒｌｌｎに相当す
る最低の周波数Ｆｍｉｎから出発している。その場合の
最低流量Ｇｍｌｎは、変換器を始動させるに必要とされ
る最低の流量か若しくは実用上測定され得る最低の流量
を表わしている。換言するに、Ｇｍｉｎは変換器の正常
動作範囲の下限を決定する。もしもこの直線が延長（線
Ａの点線部）されるとすると、各種の抵抗係数、基本的
には水圧損の結果として、それは縦座標軸の原点からど
ちらかにずれた位置、即ち線Ａの場合原点よりも下の点
Ｐを通ることになる。或いはまた、直線特性が、第１図
中２点鎖線Ｎにて示されている如く、縦座標軸を原点よ
りも上の点Ｐ′において切る場合もある。

そのような特性を有する変換器は幾つか存在し、例えば
流量計に関していえば、可動部のない所謂渦流量計と称
する流体力学振動型の流量計がこれに該当し、その特性
は原点よりも上の位置で縦座標軸と交差する。然しなが
ら、本発明に関する限り、以下の詳細な説明から容易に
理解される如く、上記交差点が原点より上にあるか下に
あるかは重要なことではない。而して、周波数ｆの読取
りに関しては、従来より積分器或いは直接的な表示器、
即ち、送られてくるパルスを累積的に加算する形式のカ
ウンタが使用されている。

線Ａは直線であるので、送られノてくる周波数ｆは確か
に流量ｇに略比例してはいるが、その線は原点を切らな
いので、この周波数ｆは流量ｇに対して正確に比例して
いる訳ではない。

それに対して、カウンタ即ち加算器は、受信された信号
の計数を零から始めるのであるから、その計数値は正比
例的に記録されてゆく。この比例性の相違を補償するた
めに、加算器には通常第１図中点線Ｂで示されているよ
うな特性、即ち、傾斜角αを有する直線特性が付与され
ている。換言するに、カウンタには比例定数Ｋ＝Ｔａｎ
αが与えられていて、この直線は変換器の所望の動作範
囲の略中央、即ち横座標でいえばＧｍｅｄの位置におい
て変換器特性Ａを横切るように設定されている。従つて
、この場合には原理的に不可避の測定誤差が生じ、しか
もこの誤差は動作範囲の両端に向うにつれて増大するこ
とになる。勿論、その誤差に対しては一定の許容範囲が
定められなければならないから、実際に利用し得る動作
範囲は第１図中の横座標軸上にａ１として示されている
如く、Ｇｍｅｄを中心とした非常に狭い領域に限定され
てしまうことになる。これは当然のことながら実用上甚
だ不都合なことである。これに対して、本発明は変換器
の正常動作範囲の全領域に亙つて完全な修正を行うこと
、即ち、修正後の周波数を測定量に対して単に略比例さ
せるということのみならず、これを正確に比例させるよ
うにすることを意図している。

つまり、修正された特性の延長線が原点を通過するよう
にすることにある。而して、その修正は原理的には単純
なやり方に基づいて、即ち、変換器から得られる周波数
に、調節可能な一定の修正周波数を加減重畳させること
によつて行われるものであり、その結果、上記特性直線
は領えば上方に平行移動させられて、その延長部分が原
点を通るように修正されるものである。この状態は第２
図に例示されており、変換器からの修正されない周波数
は線Ｆｇ（第１図の線Ａに対応）として示され、また修
正後の周波数は線ＦｇｋＯｒｒとして示されている。変
換器周波数Ｆｇに加えられる一定の修正周波数はＦｋと
して示されており、これは次式、即ちＦｇｋＯｒｒ＝Ｆ
ｇ＋Ｆｋを満足するよう定められた値である。直線Ｆｇ
は、その正常動作範囲内において、下限値Ｆｍｉｎから
上限値Ｆｍａｘにまで延びており、この範囲内で測定さ
れる流量の範囲は第２図においてａとして示されている
。従つて、これを上方へ平行移動して得られる修正後の
変換器周波数ＦｇｋＯｒｒは、動作範囲ａの全領域に亙
つて流量ａに正確に比例している。上述の説明から解る
ように、修正されない特性が、縦座標軸を原点の下また
は上（第１図においては、線ＡまたはＮでそれぞれ示さ
れている。

）のいずれで切るかは、本発明においては本質的には何
ら差違のないことが明らかであろう。即ち、原点の上を
切る場合には、変換器からの周波数に所望の修正周波数
を加える代りに、逆に差し引けばよいことになるからで
ある。従つて、本明細書中において用いられる８重畳１
という用語は、通常の数学的な意味、即ち、考慮中の複
数の量をそれらに固有の信号の形態で加算したり減算し
たりするという意味で使用されている。変換器特性の所
望の平行移動を達成するため、本発明においてとられる
手段は、先ずパルス発生器に所望の周波数Ｆｋの修正パ
ルスを発生させ、これを変換器出力と重畳することであ
る。

然しながら、変換器特性の所望の平行移動を可能ならし
めるための周波数重畳を誤差なく正確に行うためには、
上記重畳をなすにあたつて幾かの厳密な条件が課せられ
なければならない。その条件は主に次の３つである。即
ち、まず第１に、もしも変換器パルスが生じないならば
、修正パルスが送出されてはならないことであり、この
条件は、変換器パルスが送られた後においてのみ修正パ
ルスを送り出すように調整することで解決される。第２
の条件は、変換器パルスと修正パルスとが接近、一致し
て重なり合つてはならないことである。何故なら、その
ような一致したパルスは加算器においては１個のパルス
としてしか記録され得ないが、重畳された正確なパルス
数を得るためにはそれらを２個のパルスとして明瞭に区
別して加減計数す ｊる必要があるからである。そのた
めには、完全に或いは部分的に重なり合つている変換器
パルスと修正パルスを、加算器が２個のパルスとして弁
別し得るように、互いに分離しなければならない。第３
の条件は、変換器若しくは表示器が停止した ４後にお
いて修正パルスが送り続けられることがないようにしな
ければならないことである。或いはまた、もし、その変
換器がＦｍｉｎ以下、即ち正常の動作範囲の下限値以下
の周波数で作動を継続するようなことがある場合には、
各変換器パルスに後続する修正パルスを或る上限値以下
に制限しなければならないことである。以上の条件につ
いて、第３図を用いてより詳細に説明する。

第３図において、変換器パルスは１ａ―修正パルスは６
ｂ−そしてそれらが加算的に重畳されたパルスは６ｃ１
として、それぞれが時間軸に沿つて描かれている。また
、この図は、変換器周波数がその正常動作範囲の下限値
に近づいた時機における状態を示しており、ｇ１が後か
ら２番目のパルス、Ｇ２が周波数Ｆｍｉｎによつて送ら
れる最後のパルスであるような状況を示している。正常
動作範囲外で生ずる可能性のあるパルスはＧ３により示
されている。修正パルスＫｌ，ｋ２等は予じめ設定され
た一定の規則的な時間間隔をもつて送られる。上述の第
３の条件によれば、その修正パルス列は最後の変換器パ
ルスＧ２の発生後には遮断されなければならないが、そ
の際の遮断はＧ２と同時に行われるものでなく、規定数
の修正パルスｎ個が、ｇ１及びＧ２間の時間間隔と等し
い期間送られた後に初めて実施されるものである。もし
、変換器周波数の下限値をＦｍｌｎとすると、各変換器
パルス間における時間間隔の上限値はＴｍａｘ＝．７７
であり、これが上記動作範囲の境界点における各パルス
間の時間間隔である。従つて、ここで修正パルスの周波
数をＦｋとすると、この時間中における修正パルスの数
ｎは、Ｎｆｋ＝Ｔｍａｘ−Ｆｋ＝−―一となる。

第３図中、垂Ｆｍｉｎ直の点数Ｓで示されている如く、
修正パルスの送りは、最後の変換器パルスＧ２の発生後
、上記ｎ個の修正パルスが送られた後において遮断され
る。

そこで、変換器が停止する直前の修正されたパルス列の
状態は第３図６ｃ１に示す如きものとなる。而して、上
記の説明においては、一般にＦｍｉｎをもつて変換器の
動作範囲の最小値として説明してきた。然しながら、実
際には、既に触れた如く、上記変換器パルスはＦｍｉｎ
よりも低い周波数において、即ち、その正常動作範囲外
の非直線領域においても送られてくる場合がある。特に
、いま例として挙げられている流量計においては、その
媒体が高い粘性を持つことがあるので、その流れが少な
くなつたときでも、変換器或いは表示器は、第２図にお
いて示されている如く、値ｆ′Ｍｉｎで最終的に停止さ
せられるまでは、直線特性から外れたパルスを発生し続
けることがある。然しながら、そのような場合でも、本
発明によるときは、常にＦｍｉｎが特性の直線区間の終
端であるものとして認知され且つそのように取り扱われ
る。また更に、若しも周波数を逓倍して計数するような
場合においても、原理的には何らの変更を加える必要が
ない。即ち、若しも変換器の出力信号が周波数逓倍、例
えばＵ倍されるとしても、これにより修正周波Ｆｋ数Ｆ
ｋも同様にＵ倍され、従つて比率一．−Ｆｍｉｎｎは変
動しないからである。

第４図には、本発明による方法が効果的に実施され得る
電子回路の一般的なプロツク図が示されている。

前述の変換器は参照数字１をもつて示され、測定量（例
えば流量計においては測定すべき流量）に略比例した周
波数を有するパルス列を発生する。変換器１の出力は修
正ユニツト２への入力並びにゲート回路３への制御入力
とに分けられて接続され、また、ゲート回路３の出力は
修正ユニツト２の第２の入力として接続されている。修
正パルスを発生するためのパルス発生器４はゲート回路
３の第２の制御入力として接続されている。説明を解り
易くするため、４つの構成要素がそれぞれ独立のユニツ
トとして示されているが、実際の場合には適宜の方法で
一緒に構成される場合もあり、例えばそれら４つの要素
を単一の集積回路によつて構成することも可能である。
この回路は、変換器１からの変換器パルスとパルス発生
器４からの修正パルスとが修正ユニツト２内で重畳され
て、カウンタすなわち加算器（図では省略）に伝送され
るようになつている。

然しながら、前述の如く、両パルスの単純な重畳によつ
ては正確な修正は行ない得ないから、ゲート回路３と組
合された修正ユニツト２は、前記の条件を満足する重畳
を行い得るように構成されている。即ち、まず、”分離
条件゛に関して言えば、同時に発生する変換器１及びパ
ルス発生器４からの２つのパルスが修正ユニツトから重
なつた単一のパルスとして出力されてはならず、２つの
パルスとして分離される必要があるが、この条件は、致
パルスを一時記録した上で一定の信号として出力するメ
モリエレメントを修正ユニツト２の内部に設けることに
よつて実現される。即ち、もしも、１つのパルスに対す
る出力が処理されている期間中に別な新しいパルスが修
正ユニツトに供給された場合には、その新しいパルスは
メモリに別途記録される。そして、この新しいパルスの
送信は、先行のパルスが終止して所定の時間が経過した
後に始めて送出されるようになつており、これにより、
２つの連続したパルスの間に充分な時間間隔が与えられ
るので、使用されるカウンタにおいて２つのパルスを明
瞭に弁別してカウントし得るようになるものである。残
りの２つの条件は、ゲート回路３によつて達成される。

２つの条件とは即ち、両パルス列の重畳にあたつて、ま
ず一方では、その修正パルスが゛それ自身゛では伝送さ
れないように、初めに発生する変換器パルスに応答して
それに引続く形でのみ伝送されるようにすることであり
、また他方では、正常測定範囲の下限に近づくにつれ変
換器パルスの各パルス間の゛空白部（時間間隔）”が大
きくなるので、その場合には重畳すべき修正パルス数を
或る一定量に制限することである。

まず前者の、変換器パルスの発生後にのみ修正パルスを
送るという条件は、修正パルスを阻止したり通過させた
りするゲートであつて、変換器パルスによつてトリガさ
れた時にのみ開くゲートを利用することによつて容易に
実現される。一方、後者の条件を満たすためには、上記
ゲートは、若しも変換器パルスが途絶えた場合、つまり
第３図に示すパルスＧ２の後にパルスＧ３が到来しない
場合には、修正パルス列を遮断するように構成されなけ
ればならず、また、若しもＧ３の如きパルスが後から１
個若しくはそれ以上到来した場合においても、そのよう
な各パルスについて、予め決定された一定の最大数の修
正パルスしか通過させないようにする必要がある。その
ように作動するゲートとしては、原理的に２種類の構成
が可能である。即ち、時間の計測に基づいて機能させる
か、若しくはパルスの計数に基づいて機能させるかのい
ずれかである。時間制御による場合のゲート即ぢタイミ
ング゛ゲート３は、各変換器パルスがゲートをトリガし
てから最大時間Ｔｍａｘ（即ち前記の如くＦｍｉｎの逆
数？に等しい時間）だけそれを開放状態Ｆｍｉｎ に保つよう作用する。

従つて、変換器周波数がＦｍｉｎより大であれば（変換
器が正常動作範囲内にあれば）、このタイミングゲート
は連続的に開放されることになる。この状況は第５図に
おいて例示されており、ここで変換器出力信号ばａ”に
より示され、“ｉ”はゲート機能を示し、ゲートが開か
れている時間はＴｍａｘで示されている。

修正パルスは６ｂ１により示され、６ｃ１は修正ユニツ
トからの重畳（加算）された出力信号を示している。図
示されている如く、パルスｇ１によりゲートが開かれ、
これより幾分遅れて送られてきた修正パルスｋ１を通過
させる。次の変換器パルスＧ２′は、この場合、パルス
ｇ１より充分に遅れて来るものと想定されているので、
その間にゲートは一旦閉成され、然る後パルスＧ２′に
よつて再び開かれることによつて次の修正パルスＫ２が
通される。それに引続いて来る修正パルスＫ３は、ゲー
トが再び閉成した後到来し、しかも変換器パルスＧ３は
未だ到達しておらず除外されるものと想定されているの
で、この修正パルスＫ３はゲートを通過し得ない。一方
、第６図には、ゲートがパルス数を計数することにより
作動する例が示されており、この場Ｆｋ合のゲートは修
正パルスを多くともｎ＝ Ｆｍｉｎ により求められた一定の数ｎ個までしか通過させないよ
うになつている。

この例においては、ｎ＝３と想定してある。前と同様に
、変換器パルスは６ａ１で、修正パルスは″ｂ１で、ま
た重畳されたパルスは″ｃ１でそれぞれ示されている。
ゲートは変換器パルスＧ２によつてトリガされて開き、
それによつて３個の修正パルスを通過させるが、それか
ら後はそれ以上の変換器パルスが到来しないので、その
後の修正パルスは線Ｓにて示される如く阻止される。仮
りに、パルスＧ３が遅れて到来した場合には、それはそ
れ自体でゲートをトリガしてその後に到来した修正パル
ス３個を通過させる。この状況は線Ｓより右側に点線で
例示されている。而して、以上の説明においては、説明
を解り易くするため、第３図及び第６図の両方ともその
修正パルスの周波数は明瞭化のために変換器周波数より
も数倍大きくして示されているが、実際には、両周波数
は略同程度の大きさ即ちＮＺｌである場合が多く、とき
にはＦｋがＦｇよりも小さい場合すらある。上記の如き
パルス計数により作動するゲートを用いる場合には、ゲ
ートを通過させるべき所定のＦｋパルス数は、前記のｎ
＝−―−として決定されゝ Ｆｍｉｎるもの
であるが、これは大体の近似値として、即ち上記の商の
端数を切上げまたは切下げて、これに最も近い正の整数
に括つた近似値として理解されなければならない。

但し、その場合において、ゲートを通過するパルス数の
平均値が所望の値ｎに等しくなるようにゲートの回路設
計を行うことは、それ程困難なことではない。それには
、例えば、ゲートに働きかけて、ときにはｎよりも大き
く、またときにはｎよりも小さいパルス数を通過させる
メモリをゲートに追加し、それによつて、各変換器パル
スに対し与られる修正パルスの平均値をｎに向つて収斂
させるようにすればよい。簡単な数値的実例を用いて上
記の原理を説明する。商÷即ち修正パルスの所望の数Ｎ
２ｆ即ち２−に等価である２．６と仮定する。

このとき例えば、ゲートが、５回の変換器パルスのうち
、３回だけはそれぞれ３個の修正パルスを通過させ、残
る２回はそれぞれ２個の修正パルスのみを通過させるよ
うにすれば、変換器パルスの長いシリーズとしてみた場
合の修正パルスの平均値は明らかに２．６となり、所期
の目的が達成されるものである。第４図に示す回路のよ
り具体的な実施例を第７ないし第１０図を参照しつつ説
明する。

第７図は第４図での構成要素１，２，３及び４をそれぞ
れ一点鎖線で囲つてその構成を更に具体的に示している
。変換器１０はパルス信号１２を発生する。その信号の
大きさ等は変換器中の感知素子または変換素子の特性に
よつて決定されている。信号１２は増幅器兼パルス整形
器１４により矩形波パルス信号に変換される。パルス発
生器２４は変換器パルスに重畳される修正パルス、即ち
前述のように変換器特性についての所望の変位を生ぜし
めるように予じめ調整された周波数を有する修正パルス
２２を発生する。第８図は上記各構成要素からのそれぞ
れのパルスの形状を示し、一番上の図は変換器１０から
の出力信号１２を、中段の図はこれをパルス整形器１４
によつて変換した矩形波信号１６を、また最下段の図は
パルス発生器２４から発生される矩形の修正パルス信号
２２を示している。パルスは第８図に示す如く、。Ｈ１
（高）及び“Ｌ”（低）の両レベル間を交互に電位的に
ジアップして変化し、その信号が６Ｈ１レベルにある時
間が、各パルスの持続時間即ちパルス時間に相当する。
第７図において、前述のゲート回路３は時限ユニツト１
８とＡＮＤゲート２８とを含んでおり、この組合せによ
つて、変換器パルスに基づいて修正パルスの通過を制御
するという前記の条件が達成されるようになつている。

即ち、修正パルスは、まず変換器パルスが発生したこと
を条件としてのみ通過せしめられ、且つ変換器パルスが
停止するか若しくはその周波数がＦｍｉｎ以下に低下し
た場合（それは変換器がその正常な動作範囲即ち特性が
直線であるような範囲から外れたことを意味している。
）には、修正パルスが遮断若しくは制限されるようにな
つている。増幅器兼パルス整形器１４から送られる変換
器パルス１６は、第１０図においてその詳細が示されて
いるような分離及び加算重畳ユニツト２０を含む前述の
修正ユニツト２に供給される。各変換器パルスは時限ユ
ニツト１８をトリガし、前に規定した上限時間Ｔｍａｘ
に相当する一定の期間中持続するパルス信号を発生させ
る。もしも、変換器パルスの各パルス間の時間間隔がＴ
ｍａｘよりも短かいならば、時限ユニツト１８からは、
常に連続的に“Ｈ１レベルが保たれた信号が発生される
。その状態は、第７図に示す回路の各部分における異な
る信号を図式的に示した第９図において例示されており
、その時間目盛は明確化のために幾分拡大されて示され
ている。まず、変換器パルスが発生していない状態（図
中左端）において、時限ユニツト１８の出力信号２６は
１Ｌ゛レベル（零レベル）にある。変換器パルス１６′
が発生すると、それは時限ユニツトをトリガしてその信
号レベルを６Ｈ゛に上昇させる。この゛Ｈ゛レベルにあ
る信号２６′は、引続いて送られてくる変換器パルス１
６′５によりトリガされでＨ゛レベルに維持される。も
しもパルス１６″が発生しなかつたとすると、信号２６
は図において点線で示されている如くＴｍａｘ経過後再
び零レベルにまで落ちることになる。信号２６はＡＮＤ
ゲート２８に伝えられるが、ＡＮＤゲート２８には修正
パルス２２も同時に伝えられるようになつている。この
ＡＮＤゲートをパルスが通過するためには、この種のゲ
ートの作動条件に従つて、ゲートへの両入力が高いレベ
ルにならなけれがならない。従つて、ゲート２８の出力
においては、パルス発生器２４から供給されるパルス２
２のうち信号レベル２６′が６Ｈゝにある期間中に到来
するもののみが通過して、パルス３０として出力される
。第９図にはこれらの重畳の結果が最下段に示されてい
る。パルス２２′が到来したとき信号２６は未だ゛Ｌ゛
の状態にあるので、修正パルス２２′はＡＮＤゲート２
８を通過できない。これに対して、次の修正パルス２２
″は信号２６がその゛Ｈ１レベル２６′に転じているの
でＡＮＤゲート２８を通過でき、パルス３０′として出
力されるがこのパルス３０′は更に分離及び加算ユニツ
ト２０を通過せしめられる。このユニツト２０は変換器
パルス１６と修正パルス３０とが時間的に充分に分離さ
れている場合には、それらを自由に通過させる。然しな
がら、もしもそれらのパルスが互いに一致若しくは近接
し過ぎているならば、後で説明する如く、ユニツト２０
がそれらを互いに分離させる。このようにして得られた
最終的な出力信号３２が第９図中最下段に示されている
。このパルス列３２は、変換器パルス１６′に対応する
第１のパルス３２′と、修正パルス３０′に対応する第
２のパルス３２′５と、変換器パルス１６″に対応する
第３のパルス３２″５と、以下それに続く同様のパルス
とから成つている。分離及び加算ユニツト２０は、第１
０図に示す如く、３つの微分エレメント４０，４２及び
４４と、０Ｒゲート４６と、２つのパルス発生器４８及
び５０と、反転エレメント５２と、メモリエレメント５
４と、２つのＡＮＤゲート５６及び５８とから構成され
ている。

ユニツト２０には変換器パルス１６と修正パルス３０と
がそれぞれ供給され、それらを分離、加算して最終的な
重畳パルス３２を出力するようになつている。このユニ
ツトは到来するパルスの前縁即ち低い方から高い方への
電位ジアップに対して動作するように作られている。到
来するパルス１６及び３０はそれぞれエレメント４０及
び４２により微分され、到来したパルスの前縁と時間的
に一致した非常に短いパルス（本明細書中において「尖
頭パルス」と称する。）に変換される。尖頭パルスに変
換する理由は、互いに隣接する変換器パルスと修正パル
スが０Ｒゲート４６において重畳されたときに各パルス
同士が互いに重なり合わないようにするためであり、こ
れから後の分離作業が正確に行われることを保障するた
めである。而してこれらの尖頭パルスは０Ｒゲート４６
を通り、パルス発生器４８及び５０の両方を始動きせて
その各々にパルスを発生させるが、発生器５０が発生す
るパルスのパルス時間τ２は発生器４８のパルス時間τ
１よりも幾分長くされている。これらのパルス発生器が
トリガされると、それらの出力信号ばＨ１の状態となり
、もしもこの期間中に、即ちパルス発生器４８によるパ
ルスの伝送が行われている最中にゲート４６から新たな
パルスが入つて来た場合には、この新規の早すぎて到着
したパルスはＡＮＤゲート５６を通じてメモリエレメン
ト５４側に送られる。即ち、，発生器５０からの出力も
当然この時点では高レベルになつているから、ＡＮＤゲ
ート５６はその両入力が高くなり、上記の新規なパルス
はこのＡＮＤゲート５６を通過するものである。記録入
力端５４Ｓを通じてパルスを受信したメモリエレメント
５４はその出力によりＡＮＤゲート５８を制御するよう
になつており、この時点でメモリエレメント５４からＡ
ＮＤゲート５８に与えられる入力は″Ｈ″に転じる。一
方、パルス時間τ２が経過し、パルス発生器５０からの
信号が高レベルから低レベルに転すると、このジアップ
は反転エレメント５２の出力レベルを″Ｌ゛から゛Ｈ゛
に切換え、その結果、ＡＮＤゲート５８の両入力が６Ｈ
１となるので、ＡＮＤゲート５８を通じてパルスが送ら
れる。このパルスは微分エレメント４４を介してゲート
４６に送られるが、その際、微分エレメント４０及び４
２からのパルスと同じ形状の極めて短いパルス即ち尖頭
パルスに変換される。この尖頭パルスはメモリエレメン
ト５４のりセツト入力端５４ｃを通じてメモリエレメン
ト５４をりセツトすると同時に、０Ｒゲート４６を通り
今度はパルス発生器４８を自由に通過することができる
。その場合、このパルスはメモリ５４により遅延されて
いるために、隣接した先行パルスから効果的に分離され
て出力される。この実施例において、パルス時間τ２を
τ１よりも幾らか長くすべきであると言う理由は、パル
ス発生器４８及び５０に到着するパルスが無効にならな
いことを保証するためであることが理解されよう。即ち
、仮りに、後続の新規なパルスが到来したときに、もし
パルス発生器５０が非動作状態にそしてパルス発生器４
８が動作状態（即ち：τ２≦τ１）にあるとすると、パ
ルス発生器５０は出力３２に影響することなくトリガさ
れることになるが、上記の新規なパルスが到着した時点
ではパルス発生器５０は非動作状態にありその出力は１
Ｌ゛レベルにあるから、このパルスはＡＮＤゲート５６
を通過できず、従つてメモリ５４に蓄積されることもな
く、単にパルス発生器５０をトリガするのみで終るから
である。これに対してτ２をτ，より幾分長くしておけ
ば、前に述べた如く、先行パルスが到着してからτ２時
間を経ないうちに新たに到来したパルスはメモリエレメ
ント５４に記録され、しかもτ２時間が経過して反転エ
レメント５２の出力が“Ｈ”になつた時点でＡＮＤゲー
ト５８を通じて帰還されるから、その時点では既にパル
ス発生器４８の動作時間τ１が終了してから幾分時間が
経過しており、従つてこの新規なパルスは先行パルスと
明瞭に分離されて発信器４８から新たに出力されるもの
である。叙上の回路において、時限ユニツト１８は、既
に明らかな如く、変換器パルスに応答して作動し、しか
も予じめ定められた時間Ｔｍａｘに応じて分離及び加算
ユニツト２０への修正パルスの供給量を決定するように
なつている。

既に指摘した如く、それは各変換器パルスの後に重畳さ
れる修正パルスの上限数を決定することを可能にしてお
り、従つて時限ユニツト１８は上記上限数を調節可能な
ように設計される。而して、これまでの説明においては
、変換器周波数と修正周波数とを重畳するに際して、両
周波数を加算する場合を想定して説明を行なつてきた。

然しながら、前に指摘した如く、修正周波数を変換器周
波数から差し引くべき場合もある。減算の場合は加算の
場合よりも技術的には単純であつて、第７図に示す回路
を設計変更して、減算を実行する回路にすることは容易
である。例えば、従来のプリセツトカウンタを“変換器
パルスの減算器１の一種として取入れることが可能であ
り、その場合には、プリセツトカウンタを修正パルスが
来る度に特定の数ｎ（例えば、１，２或いは３）にセツ
トし、変換器からのパルスを通過させる際にそのパルス
数から上記の特定の数ｎを逆カウントさせることによつ
て所望の減算を行わせることが可能である。差し引くべ
き修正パルスが、変換器パルスと近接している場合の両
パルスの分離を行うためには、第１０図に示す回路にお
いて、異つたパルス時間のパルスを発する２つのパルス
発生器のうちのパルス発生器４８を取除いて、他はこれ
原理的に同様の回路を分離ユニツトとして用いることが
でき、メモリ５４を介して微分エレメント４４へ送られ
た信号を上記プリセツトカウンタの修正パルス入力端子
に再度入力させれば、正確な減算がなされ得るものであ
る。即ち、第１０図に示された分離及び加算ユニツトに
おいては、パルス発生器４８が、０Ｒゲート４６の出力
端に接続されていて、これが０Ｒゲート４６において単
純に重畳された変換器パルスと修正パルスとから成るパ
ルス列のうちから、互いに近接して発生したパルスの一
方を微分回路４４の出力パルスにより代替して成るパル
スのすべてに対応するパルスを発生する加算ユニツトと
しての役割を果しており、且つその出力パルス３２がこ
の装置全体の最終的な出力となるものであるから、出力
パルス発生器としての役割をも果しているものであるが
、減算を行う場合には、この回路のうち上記パルス発生
器４８以外の部分を分離ユニツトとしてそのまま用い、
その分離されたパルスを、変換器パルス及び修正パルス
と共に例えばプリセツトカウンタ等の減算ユニツトに導
入して減算形式の重畳を行わせるものである。その場合
にはこの減算ユニツトの出力パルスが最終的な出力とな
るものであり、この減算ユニツトが出力パルス発生器と
しての役割をも果すものである。叙上の如く構成された
本発明の大きな利点は、変換器の動作範囲の全領域を正
確に修正し得るということのみならず、測定値に影響を
与える外部条件の変動を補償するために、修正パルス発
生回路を調節して修正パルスの周波数を変更することが
容易に可能である（例えば、第７図中２４で示されてい
る修正パルス発生器に適宜の周波数調整手段を設ける。

）という点である。即ち、例えば、流量計においては、
温度が変動すれば流れる媒体の粘性が変るので、それに
基づいて測定誤差が生じるが、本発明によれば、この測
定誤差は修正パルスの周波数を温度に応じてコントロー
ルすることによつて修正される。更にまた、同一規格の
変換器の製造過程において生じた各変換器に固有の特性
上のバラツキも容易に補償、修正し得るものである。

【図面の簡単な説明】

第１図は、変換器の出力パルス周波数が測定量の真の値
に対してグラフ上直線的な関数として示されるような測
定特性の典型的な一例を、公知の修正方法との関連にお
いて示すグラフ；第２図は、第１図と同様の測定特性の
変換器出力信号を本発明において如何にして修正するか
を示すグラフ；第３図は、本発明に従つて、変換器パル
スに修正パルスを重畳する状態を示すパルスダイアグラ
ム；第４図は、本発明方法を実施するための修正回路の
一実施例の概要を示すプロツク図；第５図及び第６図は
、第４図の回路により変換器パルスと修正パルスの重畳
を行う際のそれぞれ異つた２種類の作動方式を示すパル
スダイアグラム；第７図は、第４図に示す修正回路をよ
り詳細に示すプロツク図；第８図は、変換器の出力パル
ス波形及び修正パルスの波形を示すパルスダイアグラム
：第９図は、変換器パルスと修正パルスとの別の状況下
における重畳を示すパルスダイアグラム；第１０図は、
第７図に示されている回路の一部分に相当する分離及び
加算回路のより詳細なプロツク図である。 １・・・・・・変換器、２・・・・・・修正ユニツト、
３・・・・・・ゲート回路、４・・・・・・修正パルス
発生器、１０・・・・・・変換器、１２・・・・・・変
換器１０の発生するパルス信号、１４・・・・・・増幅
器兼パルス整形器、１６・・・・・・変換器パルス、１
８・・・・・・時限ユニツト、２０・・・・・・分離及
び加算ユニツト、２２・・・・・・修正パルス、２４・
・・・・・修正パルス発生器、２８・・・・・・ＡＮＤ
ゲート、３０・・・・・・ＡＮＤゲート２８を通過した
修正パルス、３２・・・・・・重畳後の修正された出力
パルス、４０，４２，４４・・・・・・微分エレメント
、４６・・・・・・０Ｒゲート、４８・・・・・・パル
ス発生器（出力パルス発生器）５０・・・・・・パルス
発生器、５２・・・・・・反転エレメント、５４・・・
・・・メモリエレメント、５６，５８・・・・・・ＡＮ
Ｄゲート。

Claims (1)

1. 【特許請求の範囲】 １ 物理的量を測定するための変換器からの出力信号を
   修正する方法であつて、測定されるべき物理的量に応じ
   て上記変換器から出力されるパルスの周波数がｆｇであ
   り、上記変換器パルス周波数ｆｇが上記変換器の正常動
   作範囲においては上記物理的量の変化に対し直線特性を
   有し、且つ上記直線をグラフ上で上記正常動作範囲外に
   まで延長したときにはその延長線が変換器パルス周波数
   座標軸と原点から外れた位置において交わるような特性
   を有する上記変換器からの出力信号を修正する方法にお
   いて、（ａ）上記変換器パルス周波数ｆｇに一定周波数
   ｆｋを加減することにより得られる修正済パルス周波数
   ｆｇｋｏｒｒの上記グラフ上における直線延長部が上記
   変換器パルス周波数座標軸と原点において交わるよう選
   択決定された上記一定周波数ｆｋの修正パルスを創成す
   るステップと、（ｂ）上記修正パルスが、上記変換器パ
   ルスの各パルスの発生後に、上記各パルスごとに平均し
   てｎ＝ｆｋ／ｆｍｉｎ個（但し、ｆｍｉｎは上記変換器
   パルスの上記正常動作範囲の周波数の下限値）を超えて
   送出されないよう限定するステップと、（ｃ）上記変換
   器パルス及び上記の送り出された修正パルスをそれぞれ
   尖頭パルスに変換するステップと、（ｄ）上記尖頭パル
   スに変換された変換器パルスと、上記尖頭パルスに変換
   された修正パルスを単純に重畳するステップと、（ｅ）
   上記重畳された尖頭パルス列中、先行パルスに極めて近
   接した後続パルスを検出、記録し、所望時間経過後にこ
   れを取出し尖頭パルスに変換し、送り出すステップと、
   （ｆ）上記変換器パルスの数と修正パルスの数の和又は
   差を計数すると共に、これら両パルスが近接して発生し
   たために生じる誤差を前項記載のステップにより発生さ
   せたパルス数を加減して補正するステップと、から成る
   ことを特徴とする上記の方法。 ２ 物理的量を測定するための変換器からの出力信号を
   修正する装置であつて、測定されるべき物理的量に応じ
   て上記変換器から出力されるパルスの周波数がｆｇであ
   り、上記変換器パルス周波数ｆｇが上記変換器の正常動
   作範囲においては上記物理的量の変化に対し直線特性を
   有し、且つ上記直線をグラフ上で上記正常動作範囲外に
   まで延長したときにはその延長線が変換器パルス周波数
   座標軸と原点から外れた位置において交わるような特性
   を有する上記変換器からの出力信号を修正する装置にお
   いて、（ａ）上記変換器パルス周波数ｆｇに一定周波数
   ｆｋを加減することにより得られる修正済パルス周波数
   ｆｇｋｏｒｒの上記グラフ上における直線延長部が上記
   変換器パルス周波数座標軸と原点において交わるよう選
   択決定される上記一定周波数ｆｋの修正パルスを発生す
   るための周波数調節設定可能な修正パルス発生器と、（
   ｂ）上記変換器パルスの各パルスに応答して開き上記修
   正パルスを通過させると共に、上記修正パルスを平均し
   てｎ＝ｆｋ／ｆｍｉｎ個（但し、ｆｍｉｎは上記変換器
   パルスの上記正常動作範囲の周波数の下限値）通過させ
   るに等しい時間が経過した後閉じる時限機能若しくは計
   数機能を具備したゲート回路と、（ｃ）上記変換器パル
   スをその前縁に対応した尖頭パルスに変換する微分エレ
   メント、及び、上記ゲート回路を通過した上記修正パル
   スをその前縁に対応した尖頭パルスに変換する微分エレ
   メントと、（ｄ）上記尖頭パルスに変換された変換器パ
   ルスと上記尖頭パルスに変換された修正パルスとを入力
   とするＯＲゲートと、（ｅ）上記ＯＲゲートから出力さ
   れる尖頭パルスに応答して作動し所定のパルス持続時間
   を有するパルスを発生すると共に、その作動期間中に到
   来した新たな尖頭パルスに対しては応答し得ないパルス
   発生器と、上記パルス発生器の出力パルスと上記ＯＲゲ
   ートから出力された尖頭パルスとを両入力とするＡＮＤ
   ゲートと、上記ＡＮＤゲートを通過する上記新たな尖頭
   パルスを記録するメモリエレメントと、上記メモリエレ
   メントに記録された信号を、上記パルス発生器の出力パ
   ルスが終了した時点で取出し、これを尖頭パルスに変換
   して送り出すと共に、当該信号をもつて上記メモリエレ
   メントをリセットする回路と、から成る分離ユニットと
   、 （ｆ）上記尖頭パルスに変換された変換器パルスと、上
   記尖頭パルスに変換された修正パルスと、上記分離ユニ
   ットからの出力パルスとを重畳して一連のパルス列とし
   、そのパルス列中の各パルスを所望の波形に整形して出
   力せしめる出力パルス発生器と、から構成されることを
   特徴とする上記の装置。