JPS5929015B2 - 複号速度制御装置 - Google Patents

複号速度制御装置

Info

Publication number
JPS5929015B2
JPS5929015B2 JP50018500A JP1850075A JPS5929015B2 JP S5929015 B2 JPS5929015 B2 JP S5929015B2 JP 50018500 A JP50018500 A JP 50018500A JP 1850075 A JP1850075 A JP 1850075A JP S5929015 B2 JPS5929015 B2 JP S5929015B2
Authority
JP
Japan
Prior art keywords
buffer memory
receiving side
amount
code
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50018500A
Other languages
English (en)
Other versions
JPS5193112A (ja
Inventor
辰雄 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP50018500A priority Critical patent/JPS5929015B2/ja
Priority to US05/657,799 priority patent/US4027100A/en
Publication of JPS5193112A publication Critical patent/JPS5193112A/ja
Publication of JPS5929015B2 publication Critical patent/JPS5929015B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Storing Facsimile Image Data (AREA)
  • Communication Control (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明はバッファメモリを使用する符号化伝送装置にお
ける受信側の復号速度制御装置に関する。
テレビ信号の高能率伝送を目的とした不等長符号化差分
符号化方式、フレーム間符号化方式等においては、符号
発生量が信号の性質に応じて不規則に変化するのでバッ
ファメモリに符号を一時蓄えた後一定速度で伝送される
。受信側では受信符号を一時バッファメモリに蓄えた後
テレビ信号の走査速度は従つてバッファメモリから符号
を読み出し復号する。このような伝送装置においては一
般に伝送路のクロック周波数とテレビ信号の走査速度ま
たは符号化の標本化周波数が独立であることが多い。復
号の速度、すなわち復号器の標本化周波数が送信側と一
致していない場合には受信側のバッファメモリがオーバ
フローまたはアンタブローを起し完全な復号ができない
。従つて、何らかの方法で送信側の符号化速度を受信側
で抽出するための情報を送らなければならない。符号化
速度情報を伝送することは適当な同期符号を周期的に挿
入することで実現可能であるが、一方、速度が一致した
としても、受信側の復号開始時刻に不確定さがあるため
受信側バッファメモリがオーバフローまたはアンタブロ
ーを起さないことを保証するためには、受信側バッファ
メモリ容量は送信側のメモリ容量に大きい余裕を加えた
値にしなければならないという問題がある。
本発明の目的は受信側において復号速度を制御する情報
が抽出でき、かつ、復号開始時刻の不確定を少なくし、
常に適正な蓄積量で動作可能なようにしてバッファメモ
リ容量の余裕をほとんど無しにできる復号速度制御装置
を提供することにある。本発明は、送信符号に同期符号
とその同期符号の時刻における送信側バッファメモリの
蓄積量を表わす符号を挿入して伝送し、受信側において
同期符号が検出された時の受信側バッファメモリの蓄積
量と送られてきた送信側バッファメモリ蓄積量の情報か
ら得られる適正蓄積量とを比較することにより復号速度
を制御するものである。
本発明によれば受信側バッファメモリの適正な蓄積量を
知ることができ、復号速度の制御が可能となる。
また、受信側の蓄積量が適正値から大幅にずれることな
く制御可能となり受信バッファメモリ容量を送信側とほ
ぼ同じにすることができる。以下、本発明の動作を実施
例を用いて具体的に説明する。図は実施例のブロック図
である。端子１に供給されたテレビ信号から同期分離回
路１０によつて同期信号が抽出される。符号器１２は同
期分離回路１０から供給される同期信号に同期した標本
化周波数でテレビ信号を符号器１２で符号化する。符号
器１２はフレーム間符号化方式、不等長符号化方式等任
意のものでよい。同期附加回路１３は同期分離回路１０
から線路１６を通して同期信号、例えばフイールド同期
信号が供給されると、同期符号とバツフアメモリ１４か
ら線１５により供給されているその時刻におけるバツフ
アメモリ蓄積量を表わす符号とを符号器１２からの情報
に挿入しバツフアメモリ１４に書きこむ。バツフアメモ
リに蓄えられた情報は一定速度で読み出され端子２より
伝送路に送出される。端子３に受信された情報はバツフ
アメモリ２４に書きこまれる。
バツフアメモリ２４の蓄積量がある一定量に達すると読
み出しを開始し、読み出された符号は復号器２２に供給
され復号され、端子４に復号テレビ信号が得られる。同
期符号検出回路２３は同期符号を検出すると同期符号に
附随する送信側バツフアメモリ蓄積量を表わす符号を取
り出す。比較回路２５は線２６より供給されているこの
時の受信側バツフアメモリ２４の蓄積量と検出回路２３
から供給される送信側蓄積量とから得られる受信側バツ
フアメモリの適正値からの差を表わす制御信号を作り速
度制御回路２７に供給する。速度制御回接２７の主な機
能は動作初期時や符号誤りの発生時等に生じる蓄積量の
適正値からの大きな違いを修正するための復号同期信号
の位相制御と、符号化と復号化速度の微少な差（通常１
０−５〜１０−６程度）を修正するための復号器クロツ
クの周波数制御である。
前者は受信バツフアメモリの適正値からのずれの短時間
の観測値より受信側蓄積量の大きなずれを検出し、ずれ
がある値以上に受信側蓄積量が適正値より少ない場合は
読み出しを停止して受信側蓄積量が適正値まで増加する
のを待つて復号を再開するように復号側の同期位相を合
わせる。受信側蓄積量がある値以上に適正値から大きい
場合は読み出し速度を早めて受信側蓄積量が適正量に下
がつたとき同期位相を修正する。復号速度制御のための
周波数調整は蓄積量のずれを長時間積分し、積分値から
受信側バツフアメモリ蓄積量が平均的に増加しているか
減少しているかを判別し、復号器の動作速度を与えるク
ロツク周波数を下げるか上げるよう制御する。速度制御
回路２７から復号器２２に供給されるクロツタ周波数お
よび同期信号を電圧制御発振器と計数回路で得るように
構成すれば、上記の同期位相制御は計数回路のりセツト
により行なうことができ、周波数調整は電圧制御発振器
へ供給する制御電圧により行なうことができる。本発明
によれば、受信側におけるバツフアメモリ蓄積量の適正
値が常に把握でき、復号の同期信号位相および復号化速
度の両者を制御することが可能になる。
上記説明においては、テレビ信号の符号化を例として述
べたが、信号は必ずしもテレビに限定されるものでなく
、任意の信号に適用可能である。
【図面の簡単な説明】
図は本発明の実施例のプロツク図である。

Claims (1)

    【特許請求の範囲】
  1. １ 発生速度が不規則な符号をバッファメモリにより伝
    送速度を平滑化して送信し、受信側においては一時バッ
    ファメモリに一定量の符号を蓄えた後必要な速度で読み
    出して復号する符号伝送装置において、送信側において
    、受信側で識別可能な同期符号と送信側バッファメモリ
    の蓄積量を表わす符号とを送信符号に挿入する手段を備
    え、受信側において、前記同期符号を検出して送信側バ
    ッファメモリの蓄積量の情報を得るとともに受信側バッ
    ファメモリ蓄積量と比較し、受信側バッファメモリの蓄
    積量の適正値との差の大きさに応じて受信側のバッファ
    メモリ読み出し速度を制御するようにしたことを特徴と
    する復号速度制御装置。
JP50018500A 1975-02-13 1975-02-13 複号速度制御装置 Expired JPS5929015B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP50018500A JPS5929015B2 (ja) 1975-02-13 1975-02-13 複号速度制御装置
US05/657,799 US4027100A (en) 1975-02-13 1976-02-13 Code transmission system having buffers of approximately equal capacities on both transmitting and receiving sides

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50018500A JPS5929015B2 (ja) 1975-02-13 1975-02-13 複号速度制御装置

Publications (2)

Publication Number Publication Date
JPS5193112A JPS5193112A (ja) 1976-08-16
JPS5929015B2 true JPS5929015B2 (ja) 1984-07-17

Family

ID=11973333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50018500A Expired JPS5929015B2 (ja) 1975-02-13 1975-02-13 複号速度制御装置

Country Status (2)

Country Link
US (1) US4027100A (ja)
JP (1) JPS5929015B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54124618A (en) * 1978-03-20 1979-09-27 Matsushita Graphic Communic Facsimile communication system
JPS6024613B2 (ja) * 1980-03-10 1985-06-13 日本電気株式会社 デ−タ伝送装置
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
JPS5859641A (ja) * 1981-10-05 1983-04-08 Nec Corp デイジタル伝送装置
US4965825A (en) 1981-11-03 1990-10-23 The Personalized Mass Media Corporation Signal processing apparatus and methods
USRE47642E1 (en) 1981-11-03 2019-10-08 Personalized Media Communications LLC Signal processing apparatus and methods
US7831204B1 (en) 1981-11-03 2010-11-09 Personalized Media Communications, Llc Signal processing apparatus and methods
US4453259A (en) * 1982-04-20 1984-06-05 Trw Inc. Digital synchronization technique
PT77084B (en) * 1982-07-23 1986-01-27 British Telecomm Improvements relating to data transmission
FR2553954B1 (fr) * 1983-10-21 1990-04-20 Telecommunications Sa Systeme de reception d'informations asynchrones transmises en mode synchrone
JPS6159940A (ja) * 1984-08-30 1986-03-27 Fujitsu Ltd ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式
JP2520404B2 (ja) * 1986-11-10 1996-07-31 日本電気株式会社 圧縮復号化装置
JPS63190437A (ja) * 1987-02-03 1988-08-08 Nec Corp 圧縮符号化復号化装置
US4989221A (en) * 1987-03-30 1991-01-29 Codex Corporation Sample rate converter
FR2648972B1 (fr) * 1989-06-27 1994-08-26 Thomson Csf Dispositif de synchronisation pour un decodeur de donnees codees par un code a longueur variable
FR2683966B1 (fr) * 1991-11-20 1998-06-05 Jacques Guichard Procede de synchronisation du circuit de balayage d'un appareil de visualisation d'images.
GB2265733A (en) * 1992-03-26 1993-10-06 Ibm Buffering and computer display of video signals.
US5701393A (en) * 1992-05-05 1997-12-23 The Board Of Trustees Of The Leland Stanford Junior University System and method for real time sinusoidal signal generation using waveguide resonance oscillators
FR2749470B1 (fr) * 1996-05-29 1998-08-14 Sgs Thomson Microelectronics Regulation de flux de signaux de television numeriques

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3946161A (en) * 1970-10-26 1976-03-23 Communications Satellite Corporation Distributed bit stuff decision transmission
GB1447241A (en) * 1973-03-26 1976-08-25 Secr Defence Data signal switching apparatus

Also Published As

Publication number Publication date
JPS5193112A (ja) 1976-08-16
US4027100A (en) 1977-05-31

Similar Documents

Publication Publication Date Title
JPS5929015B2 (ja) 複号速度制御装置
US5982830A (en) Hysteretic synchronization system for MPEG audio frame decoder
KR960006311A (ko) 가변장디코딩장치의 동기 복원방법 및 장치
JPH0343813B2 (ja)
JP2007124197A (ja) 受信機、通信方法、送受信システム
US7522223B2 (en) Audio signal delay apparatus and method
JP3351855B2 (ja) 符号化伝送装置
US5847779A (en) Synchronizing a packetized digital datastream to an output processor in a television signal processing system
JP4708293B2 (ja) 通信装置、通信方法、通信プログラム、および通信プログラムを記録した記録媒体
US4253187A (en) Method and apparatus for sequencing two digital signals
JPS58139568A (ja) バツフアメモリ制御方法
JPH0253989B2 (ja)
US5677740A (en) Video receiver for storing compressed and encoded audio-visual data
JP3301695B2 (ja) 符号化信号復号装置
JP3530548B2 (ja) 画像復号化装置及びその方法
JP2634920B2 (ja) 画像信号の復号化装置
JP2705442B2 (ja) 同期方式
JPS6023551B2 (ja) デジタル信号通信方式
JP3923553B2 (ja) 映像音声処理装置の同期装置
JP4227870B2 (ja) 機能モジュールカード及びホスト機器
KR0181080B1 (ko) 엠펙 시스템의 이에스씨알 부호화장치
EP0803162A1 (en) Synchronizing a packetized digital datastream to an output processor in a television signal processing system
JPS57203373A (en) Facsimile communication system
JPH07115647A (ja) 画像符号化装置
JPH0134425B2 (ja)