JPS5926425Y2 - light pen control circuit - Google Patents

light pen control circuit

Info

Publication number
JPS5926425Y2
JPS5926425Y2 JP1978180759U JP18075978U JPS5926425Y2 JP S5926425 Y2 JPS5926425 Y2 JP S5926425Y2 JP 1978180759 U JP1978180759 U JP 1978180759U JP 18075978 U JP18075978 U JP 18075978U JP S5926425 Y2 JPS5926425 Y2 JP S5926425Y2
Authority
JP
Japan
Prior art keywords
light pen
writing
address
horizontal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1978180759U
Other languages
Japanese (ja)
Other versions
JPS5596431U (en
Inventor
圭司 土田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP1978180759U priority Critical patent/JPS5926425Y2/en
Publication of JPS5596431U publication Critical patent/JPS5596431U/ja
Application granted granted Critical
Publication of JPS5926425Y2 publication Critical patent/JPS5926425Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Description

【考案の詳細な説明】 本考案は表示装置の表示フォーマットのよこ書きまたは
たて書きに応じてライトペンで検出された番地を補正し
て出力するライトペン制御回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a light pen control circuit that corrects and outputs an address detected by a light pen according to horizontal or vertical writing of the display format of a display device.

従来の日本文字表示装置の表示フォーマットは第1図に
示すように、表示画面10において文字領域11がたと
えば32 X 32ビツトの大きさで1行32個でX方
向によこ書きされ、16ビツトの行間余白部12を介し
てY方向にたて21行が表示される。
As shown in FIG. 1, the display format of a conventional Japanese character display device is such that the character area 11 on the display screen 10 has a size of, for example, 32 x 32 bits, and 32 characters per line are written horizontally in the X direction. 21 vertical lines are displayed in the Y direction via the line spacing section 12.

この各文字領域の表示画面上のアドレスは図示のように
、よこ方向XAD二〇〜31番地、たて方向YAD=
O〜20番地により示され、パターンメモリのアドレス
カウンタの計数値はそれぞれO〜31,0〜20が割り
当てられる。
The addresses on the display screen of each character area are horizontal direction XAD addresses 20 to 31, vertical direction YAD=
They are indicated by addresses O-20, and the count values of the address counters of the pattern memory are assigned O-31 and 0-20, respectively.

このような表示画面に対しライトペンを用いる場合、所
望の文字に対し被検出像13が当てられ対応するデ゛−
夕が読み出される。
When using a light pen on such a display screen, the detected image 13 is applied to the desired character and the corresponding digit is displayed.
Evening is read out.

しかし、陰極線管(CRT)を用いる場合は通常この蛍
光面の発光遅れ等のため、たとえば図の「字」を選択し
たにもかかわらずそれより3番地遅れた位置で発光した
のと等価の検出信号が得られる。
However, when using a cathode ray tube (CRT), there is usually a delay in the light emission of this phosphor screen, so the detection is equivalent to, for example, if a character in the diagram is selected but the light is emitted at a position three addresses later than that. I get a signal.

この状態は第3図aに示される。一方、最近日本文字表
示装置に対し、たて書きの表示フォーマットが要求され
る場合がある。
This situation is shown in Figure 3a. On the other hand, recently, Japanese character display devices are sometimes required to have a vertical display format.

この表示フォーマットは第2図に示すように、文字領域
11がY方向に連続して32個並べられX方向には右か
ら左に行間余白部12を介して21行が表示される。
In this display format, as shown in FIG. 2, 32 character areas 11 are consecutively arranged in the Y direction, and 21 lines are displayed from right to left with interline margins 12 interposed in the X direction.

すなわち、この場合の表示画面上のアドレスはたて方向
Y’AD= O〜31番地、よこ方向X’AD= 0〜
20番地となる。
In other words, the addresses on the display screen in this case are vertical direction Y'AD=0~31, horizontal direction X'AD=0~
It will be number 20.

一方、よこ書き、たて書きにかかわらずその表示速度は
一定であり、したがって、被検出像13を検出する際の
遅れ時間は同じになる。
On the other hand, the display speed is constant regardless of whether it is written horizontally or vertically, and therefore the delay time when detecting the detected image 13 is the same.

また、よこ書き、たて書きにかかわらず1文字を構成す
るビット数は32 X 32ビツトである。
The number of bits that constitute one character is 32 x 32 bits regardless of whether it is written horizontally or vertically.

他方、よこ書きの場合には文字はX方向に連続しており
、行間の余白部12はY方向になり、たて書きの場合に
は文字はY方向に連続しており、行間の余白部12はX
方向となる。
On the other hand, in the case of horizontal writing, the characters are continuous in the X direction, and the margins 12 between the lines are in the Y direction, and in the case of vertical writing, the characters are continuous in the Y direction, and the margins 12 between the lines are in the Y direction. 12 is X
direction.

したがって、よこ書きの場合とたて書きの場合ではその
行間の余白部12の存在する位置が異なるので、一方の
フォーマットたとえばよこ書きのアドレスをたて書きの
アドレスとして使用することはできない。
Therefore, since the position of the margin 12 between the lines is different between horizontal writing and vertical writing, it is not possible to use one format, for example, an address for horizontal writing as an address for vertical writing.

本考案の目的は表示装置の表示フォーマットのよこ書き
またはたて書きに応じてライトペンで検出された番地を
補正して出力するライトペン制御回路を提供することで
ある。
An object of the present invention is to provide a light pen control circuit that corrects and outputs an address detected by a light pen according to horizontal or vertical writing of the display format of a display device.

前記目的を遠戚するため、本考案のライトペン制御回路
は地示装置の表示フォーマットをよこ書きとたて書きに
切替える手段と、表示画面上の所望の表示データを検出
するライトペンと、該ライトペンにより検出された番地
をたて書きかよこ書きかに応じて、一文字のビット数、
行間余白部のビット数およびライトペン検出信号の遅れ
により決定される補正値により補正されたアドレスを出
力する回路を具えたことを特徴とするものである。
In order to achieve the above object, the light pen control circuit of the present invention includes means for switching the display format of the indicating device between horizontal writing and vertical writing, a light pen for detecting desired display data on the display screen, and a light pen for detecting desired display data on the display screen. Depending on whether the address detected by the light pen is written vertically or horizontally, the number of bits in one character,
The present invention is characterized in that it includes a circuit that outputs an address corrected by a correction value determined by the number of bits in the space between lines and the delay of the light pen detection signal.

以下本考案を実施例につき詳述する。The present invention will be described in detail below with reference to examples.

前述のように、よこ書きとたて書きとは第1図と第2図
を比較して分るように、その行間の余白部12の存在す
る方向が異なる。
As mentioned above, horizontal writing and vertical writing differ in the direction in which the margins 12 between the lines exist, as can be seen by comparing FIGS. 1 and 2.

すなわち、よこ書きの場合はY方向に行間の余白部12
が存在し、たて書きの場合はX方向に行間の余白部12
が存在する。
In other words, in the case of horizontal writing, there is a margin 12 between lines in the Y direction.
exists, and in the case of vertical writing, there is a margin 12 between lines in the X direction.
exists.

したがってライトペンの被検出像13が与えられた時に
、よこ書きの場合には第3図aに示すように、たとえば
メモリアドレス“2”に対応する「字」に被検出像13
を表示した時遅れにより「ン」の位置を検出したものと
すると、メモリアドレスとして「ン」に対応する“5°
“から−3した“2”が補正されたアドレスである。
Therefore, when the detected image 13 of the light pen is given, in the case of horizontal writing, as shown in FIG.
Assuming that the position of "N" is detected due to the time delay when "N" is displayed, the memory address "5°" corresponding to "N" is detected.
The corrected address is "2" which is subtracted from "2" by 3.

これに対し、たて書きの場合には同図すに示すように、
たとえばメモリアドレス゛3”に対応する「表示画面」
に被検出像13を表示した時遅れ時間はよこ書きと同じ
なので「漢字プリンタ」の位置を検出することとなる。
On the other hand, in the case of vertical writing, as shown in the same figure,
For example, the “display screen” corresponding to memory address “3”
Since the time delay when the detected image 13 is displayed is the same as horizontal writing, the position of the "kanji printer" is detected.

そこで゛、メモリアドレスとして「漢字プリンタ」に対
応する“1“に+2した3”が補正されたメモリアドレ
スとなる。
Therefore, the corrected memory address is "1" plus 2, or 3, which corresponds to "Kanji Printer".

したがって、よこ書きとたて書きとを共に可能にするた
め、この両者を切替える手段を設け、よこ書きの場合に
は被検出像の検出番地からたとえば所定数を加減算し、
たて書きの場合にはよこ書きの場合とは異なる所定数を
加減算する回路を設けて補正をすれば正しいメモリアド
レスが得られる。
Therefore, in order to enable both horizontal writing and vertical writing, a means for switching between the two is provided, and in the case of horizontal writing, for example, a predetermined number is added or subtracted from the detection address of the detected image.
In the case of vertical writing, correct memory addresses can be obtained by providing a circuit that adds and subtracts a predetermined number different from that in the case of horizontal writing.

第4図は上述の原理に基づく本考案の実施例の構成を示
す説明図である。
FIG. 4 is an explanatory diagram showing the configuration of an embodiment of the present invention based on the above-mentioned principle.

同図において、表示画面上の文字領域に対する走査信号
の水平、垂直座標をよこ書きの時XAD。
In the figure, the horizontal and vertical coordinates of the scanning signal for the character area on the display screen are XAD when written horizontally.

YADとし、それぞれレジスタ24.25に入力するこ
ととし、たて書きの時X′AD、Y′ADをそれぞれレ
ジスタ25.24に入力させるように切替える。
It is assumed that X'AD and Y'AD are respectively input to registers 24 and 25, and when vertical writing is performed, the switch is made such that X'AD and Y'AD are respectively input to registers 25 and 24.

このレジスタ24.25に並列にライトペン検出信号を
インバータ21により反転して与えることにより、サン
プリングを行なうものである。
Sampling is performed by inverting and applying the light pen detection signal to the registers 24 and 25 in parallel by the inverter 21.

しかしこのまま座標テ゛−夕として出力したのでは前述
のライトペン検出信号の遅れにより誤ったテ゛−夕とな
るからこれを補正してやらなければならない。
However, if the coordinate data is output as it is, the data will be incorrect due to the delay in the light pen detection signal mentioned above, and this must be corrected.

そこでよこ書きの時はレジスタ24に対し、たとえば−
3発生回路22により3番地減算信号を与えて補正を行
なう。
Therefore, when writing horizontally, for example -
A 3rd address subtraction signal is applied by the 3rd generation circuit 22 to perform correction.

たて書きの時はレジスタ25に対し、たとえば+22発
生路23により2番地加算信号を与えて補正を行なう。
When writing vertically, a 2nd address addition signal is applied to the register 25 from, for example, the +22 generation path 23 to perform correction.

このようにして補正されたサンプリング信号をパターン
メモリに送り一致を検出することにより、正しい被栓テ
゛−夕を得ることができるものである。
By sending the thus corrected sampling signal to the pattern memory and detecting a match, it is possible to obtain a correct plugging pattern.

このように、よこ書きとたて書きにおいては、水平、垂
直の走査信号を入れるレジスタ24.25を切替えると
ともに、その水平側のレジスタに対し番地補正を行なう
ようにしたものである。
In this manner, in horizontal writing and vertical writing, the registers 24 and 25 for inputting horizontal and vertical scanning signals are switched, and address correction is performed for the register on the horizontal side.

この補正値の士符号は右書き、左書きにより発生し、そ
の数値は走査方向に行間余白部があるか否かにより差を
生じる。
The sign of this correction value is generated by right-to-left writing and left-to-right writing, and the value differs depending on whether there is a blank space between lines in the scanning direction.

このように、実施例ではよこ書きの場合−3、たて書き
の場合+2を仮定したが、この値は1文字のビット数、
行間余白部のビット数およびライトペン検出信号の遅れ
により種々の値に設定される。
In this way, in the example, we assumed -3 for horizontal writing and +2 for vertical writing, but this value is the number of bits of one character,
It is set to various values depending on the number of bits in the space between lines and the delay of the light pen detection signal.

以上説明したように、本考案によれば、よこ書きとたて
書きを切替え、ライトペンにより検出された番地よりた
て書きかよこ書きかに対応する番地だけ加減算してメモ
リアドレスとして出力するものであり、これにたりよこ
書きとたて書きを共用してライトペンを同様に適用する
ことがで゛きるものであり、同様の考え方で本考案は各
種のフォーマットの切替使用に適用することが可能とな
る。
As explained above, according to the present invention, horizontal writing and vertical writing are switched, and only the address corresponding to vertical writing or horizontal writing is added or subtracted from the address detected by the light pen, and the result is output as a memory address. Therefore, it is possible to apply a light pen to this in the same way by sharing horizontal writing and vertical writing, and based on the same idea, the present invention can be applied to switching between various formats. It becomes possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図はよこ書き、たて書きの一般説明図、第
3図a、 1)は本考案の原理説明図、第4図は本考
案の実施例の要部の構成を示す説明図であり、図中、1
0は表示画面、11は文字領域、12は行間余白部、1
3は被検出像、21はインバータ、22は一3発生回路
、23は+22発生路、24.25はレジスタを示す。
Figures 1 and 2 are general illustrations of horizontal and vertical writing, Figure 3a and 1) are illustrations of the principle of the invention, and Figure 4 shows the configuration of the main parts of the embodiment of the invention. It is an explanatory diagram, and in the diagram, 1
0 is the display screen, 11 is the character area, 12 is the line spacing, 1
3 is an image to be detected, 21 is an inverter, 22 is a -3 generation circuit, 23 is a +22 generation path, and 24.25 is a register.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 表示装置の表示フォーマットをよこ書きとたて書きに切
替える手段と、表示画面上の所望の表示データを検出す
るライトペンと、該ライトペンにより検出された番地を
たて書きかよこ書きかに応じて、一文字のビット数、行
間余白部のビット数およびライトペン検出信号の遅れに
より決定される補正値により補正されたアドレスを出力
する回路を具えたことを特徴とするライトペン制御回路
A means for switching the display format of a display device between horizontal writing and vertical writing, a light pen for detecting desired display data on a display screen, and an address detected by the light pen depending on whether it is written vertically or horizontally. A light pen control circuit comprising: a circuit for outputting an address corrected by a correction value determined by the number of bits of one character, the number of bits of a line spacing, and a delay of a light pen detection signal.
JP1978180759U 1978-12-27 1978-12-27 light pen control circuit Expired JPS5926425Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1978180759U JPS5926425Y2 (en) 1978-12-27 1978-12-27 light pen control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1978180759U JPS5926425Y2 (en) 1978-12-27 1978-12-27 light pen control circuit

Publications (2)

Publication Number Publication Date
JPS5596431U JPS5596431U (en) 1980-07-04
JPS5926425Y2 true JPS5926425Y2 (en) 1984-08-01

Family

ID=29192442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1978180759U Expired JPS5926425Y2 (en) 1978-12-27 1978-12-27 light pen control circuit

Country Status (1)

Country Link
JP (1) JPS5926425Y2 (en)

Also Published As

Publication number Publication date
JPS5596431U (en) 1980-07-04

Similar Documents

Publication Publication Date Title
US3337860A (en) Display tracking system
JPS6155676B2 (en)
JPS5926425Y2 (en) light pen control circuit
JPS6155677B2 (en)
JPS6029405B2 (en) CRT character display device
JP2001069434A (en) Distortion corrector for liquid crystal projector
JPH042958B2 (en)
JPH01281546A (en) Error detector for bit map memory
JPS61223788A (en) Clipping control system
JPS6126976Y2 (en)
JPS6134155B2 (en)
JPS61190624A (en) Hard-copy system of graphic display picture
JPS632117B2 (en)
JP2995902B2 (en) Video display control circuit
JPS63318592A (en) Display device
JPH0335675B2 (en)
JPH06174827A (en) Scanning conversion radar display device
JPH0231392B2 (en) CRTHYOJIKEINIOKERUKAASORUHYOJIHOSHIKI
JPS59143193A (en) Display unit
JPH0631933B2 (en) Display device
JPS6265080A (en) Graph display system
JPS6172293A (en) Color graphic display unit
JPS6048757B2 (en) Color surface graphic display processing device
JPH01142821A (en) Display device
JPS5827190A (en) Blink controller