JPS5925527B2 - 入力信号の自動切換伝送装置 - Google Patents

Description

【発明の詳細な説明】 本発明は入力信号の自動切換伝送装置に係り、複数の入
力端子に入来する入力信号を、使用者の手を借りること
なくその入力信号を用いて自動的に選択切換えして一の
入力信号を伝送しうる装置を提供することを目的とする
。

以下、本発明の一実施例について図面と共に説明する。

第１図は本発明になる入力信号の自動切換伝送装置のー
ー実施例のブロック系統図を示す。

同図中、１、２及び３は夫々入力端子で、自動切換えさ
れる入力信号５１、５２及び５３が夫々入来する。ただ
し、上記の人力信号５１、５２、５３が入力端子 。１
、２、３に入来する入力開始時刻は互いに一致すること
はないが、ある時点では同時に入来している状態はある
ような関係が、入力信号５１、５２、５３の間にあるも
のとする。

上記入力信号５、、５２、５３は常開のスイッチ回路４
、５、６に供給される一方、一部が分岐されて２値化回
路７、８、９に供給される。上記の２値化回路□、８、
９は入力信号５１、５２、５３をｏか１の２値信号に変
換するための回路で、高利得増幅器Ａｌ、Ａ２、Ａｓ、
帯域フィルタＦ１、Ｆ２、Ｆ３、制御回ｙ５Ｃｌ、Ｃ２
、Ｃｓが縦続接続されてなる。

高利得増幅器Ａｌ、Ａ２、Ａｓは微小なレベルの雑音信
号でも動作するように、入力信号５、、５２、５３の高
利得増幅を行なつて次段の帯域フィルタＦ１、Ｆ２、Ｆ
３に出力する。帯域フイルタＦｌ，Ｆ２，Ｆ３は入力信
号Ｓｌ，Ｓ２，Ｓ３中の入力雑音信号と高利得増幅器Ａ
ｌ，Ａ２，Ａ３の内部雑音とを識別させるものである。
すなわち、帯域フイルタＦ，，Ｆ２，Ｆ３は例えば入力
信号Ｓｌ，Ｓ２，Ｓ３がレコードの再生信号やテープの
再生信号の場合には、既記録信号再生時は勿論のこと、
曲と曲との間の信号無記録部分を針や磁気ヘツドが再生
しているときでも、このとき発生する特定周波数の入力
雑音信号を識別してこれを制御回路Ｃｌ，Ｃ２，Ｃ３に
供給するための通過帯域幅（例えば１ｋＨｚ〜５ｋＨｚ
）を有するよう構成されており、従つて既記録信号の有
無に拘らず針がレコードをトレースしている期間中や、
磁気ヘツドがテープ上を摺接走査している期間中では常
に安定に制御回路Ｃｌ，Ｃ２，Ｃ３へ信号を出力するも
のである。制御回路Ｃｌ，Ｃ２，Ｃ３は零か１の２値信
号Ｅｌ，Ｅ２，Ｅ３を記憶回路１０へ出力する。

この記憶回路１０は３つの出力端子を有し、入力端子１
〜３の少なくともいずれか１つの入力端子に入力信号が
あるときは、常にいずれか１つの出力端子のみより所定
レベルの制御信号を出力し、他の２つの出力端子よりの
制御信号を零として送出しない構成とされている。いま
入力端子１にのみ入力信号Ｓ，が与えられ、人力端子２
及び３には入力信号が与えられていないものとすると、
この場合には記憶回路１１の出力信号として制御信号Ｃ
Ｓｌのみが出力されてスイツチ回路４に供給されるが、
スイツチ回路５，６に供給される制御信号ＣＳ２，ＣＳ
３は送出されない。

これにより、スイツチ回路４のみが閉成され（オンとさ
れ）、入力端子１に与えられた入力信号Ｓ１がスイツチ
回路４を通過して出力端子１１に出力される。次に、入
力端子１に入力信号Ｓ１が与えられていてスイツチ回路
４が閉成されている上記の状態において、入力端子２に
入力信号Ｓ２が与えられたものとすると、入力信号Ｓ２
は２値化回路８により２値信号Ｅ２とされて記憶回路１
０に供給される。

この記憶回路１０は後述する如く、入力２値信号が各別
に印加されるフリツプフロツプが設けられており、後に
入力される２値信号（ここではＥ２）を優先して制御信
号ＣＳｌを強制的に零とすると同時に、制御信号ＣＳｌ
をスイツチ回路５へ出力する。これにより、今まで閉成
されていたスイツチ回路４が開成され入力信号Ｓ１の伝
送が遮断される一方、これと同時にスイツチ回路５が閉
成され入力端子２よりの入力信号Ｓ２のみがスイツチ回
路５を経て出力端子１１より出力される。上記の状態に
おいて、引続いて入力端子３に入力信号Ｓ３が与えられ
た場合は、上記と同様動作によりスイツチ回路６のみが
閉成され、出力端子１１に入力信号Ｓ３が出力される。
このようにして、入力端子１，２，３のうちの１つの入
力端子に入力信号が入来すると、スイツチ回路４，５，
６のうちその入力信号伝送系路の途中に設けられたスイ
ツチ回路が自動的に閉成されてその入力信号が出力端子
１１に出力され、また入力信号が複数入来すると、一番
遅れて入来した入力信号が優先されて出力端子１１に出
力される。

次に上記実施例における記憶回路１０の動作について第
２図及び第３図Ａ−Ｈと共に更に詳細に説明する。

第２図は第１図の要部の一実施例の回路系統図で、第１
図と同一構成部分には同一符号を付してある。

いま、第３図Ａに示す如く入力信号Ｓ，が時刻ｔ１から
時刻Ｔ３の間２値化回路７に供給されるものとすると、
得られた２値信号Ｅ，は第３図Ｃに示す如くになり、こ
の２値信号Ｅ１は記憶回路１０内のコンデンサ１２及び
抵抗１３よりなる第１の微分回路により微分されると同
時に、２入力アンドゲート１４の一方の入力端子に印加
され、時刻ｔ１から時刻Ｔ３の間これを開く。上記第１
の微分回路により微分されて取り出される信号ｅ１は、
第３図Ｄに示す如く、時刻ｔ１で立−Ｅる微分パルスで
あり、フリツプフロツプ１５のセツト入力に印加される
。

このフリツプフロツプ１５は、後述するフリツプフロツ
プ１６及び１７と同様に入力パルスの立上つで動作する
Ｒ−Ｓフリツプフロツプとしたため、上記微分パルスｅ
１のセツト入カへの印加により、その出力端子Ｑの出力
電圧は時刻ｔ１以降、正となる。この正の出力電圧は上
記２入カアンドゲー口４の他方の入力端子に印加され、
その出力端子より第３図Ｅに示す如く時刻ｔ１で正とな
る制御信号−ＣＳｌとして出力される。一方、上記微分
パルスｅ１は、２入カオアゲ一ト１８及び１９に夫々印
加される。

従つて、オアゲート１８の出力信号は、正の電圧として
フリツプフロツプ１６のりセツト入力に印加され、また
オアゲート１９の出力信号も正の電圧としてフリツプフ
ロツプ１７のりセツト入力に印加される。上記フリツプ
フロツプ１６，１７の出力端子Ｑは２人力アンドゲート
２０，２１の一方の入力端子に接続されているが、制御
信号ＣＳｌが出力されている問は上記の如くフリツプフ
ロツプ１６，１７の出力端子Ｑの電位は零ボルトである
ため、アンドゲート２０，２１より制御信号は出力され
ない。次に入力信号Ｓ１が供給され持続している途中の
時刻Ｔ２において、第３図Ｂに示す如き入力信号Ｓ２の
２値化回路８への供給が開始され、これが時刻Ｔ４まで
持続したとする。上記２値化回路８は時刻Ｔ２より第３
図Ｆに示す如き正の２値信号Ｅ２を出力し、コンデンサ
２２及び抵抗２３よりなる第２の微分回路及び２入力ア
ンドゲート２０の一方の入力端子に夫々供給する。これ
により、第２の微分回路より第３図Ｇに示す如き時刻Ｔ
２で立上る微分パルスＥ２が出力され、フリツプフロツ
プ１６のセツト入力に供給されてこれをセツト状態とす
る。従つて、フリツプフロツプ１６の出力端子Ｑよりの
出力信号は、時刻Ｔ２以降正となり、上記２値化信号Ｅ
２により「開」状態とされているアンドゲート２０を経
て第３図Ｈに示す如き制御信号ＣＳ２として出力される
。またこれと同時に、上記微分パルスＥ２はオアゲート
２４を介してフリツプフロツプ１５のりセツト入力に印
加される一方、オアゲート１９を介してフリツプフロツ
プ１７のりセツト入力に印加される。

これにより、今までりセツト状態にあつたフリツプフロ
ツプ１７は引き続きりセツト状態を保持し続ける一方、
セツト状態にあつたフリツプフロツプ１５を時刻Ｔ２で
りセツト状態とし、その出力端子Ｑの電位を零ボルトと
してアンドゲート１４の出力制御信号ＣＳｌ−も第３図
Ｅに示す如く時刻Ｔ２で零ボルｒとする。従つて、時刻
Ｔ２より入力信号Ｓ２の入来が開始されることにより、
制御信号ＣＳ，の出力が開始され、これと同時に制御信
号ＣＳｌの送出が停止される。上記制御信号ＣＳｌは時
刻Ｔ４までの間に入力信号Ｓ３が入来しない場合には、
第３図Ｈに示す如く入力信号Ｓ２が供給されている時刻
Ｔ２から時刻Ｔ４までの期間中、持続して出力される。
なお、上記時刻Ｔ２から時刻Ｔ４までの期間中に、入力
信号Ｓ３が入来した場合は、２値化回路９の出力２値化
信号Ｅ３、及びこの２値信号Ｅ３を微分するコンデンサ
２５及び抵抗２６よりなる第３の微分回路の出力微分パ
ルスＥ３が夫々発生され、これにより上記と同様の動作
によりアンドゲート２１より制御信号ＣＳ３が出力され
ると同時に制御信号ＣＳ２の出力が停止される。

また時刻Ｔ４以後に入力信号Ｓ３が入来した場合も、ア
ンドゲート２１よりその入来時刻より制御信号ＣＳ３が
出力されることは勿論である。なお、スイツチ回路４，
５及び６は上記の制御信号ＣＳｌ，ＣＳ２及びＣＳ３に
よつて電気的に開閉成制御されるものであれば何でもよ
く、アナログスイツチ、フオトカプラ、フオトセル、バ
イポーラ・トランジスタ、電界効果トランジスタ、ダイ
オードなどの半導体素子や、電磁リレーなどで実現でき
る。

また、入力端子は上記の実施例では説明の便宜上３つと
したが、２つ又は４つ以上の任意の複数個としてもよく
、この場合も入力端子数に応じて２値化回路、記憶回路
内の微分回路、アンドゲート、オアゲート、フリツプフ
ロツプ、そしてスイツチ回路を設ければよいことは明ら
かである。

上述の如く、本発明になる入力信号の自動切換伝送装置
は、複数の入力端子よりの複数の入力端子よりの互いに
入力開始時刻が異なる複数の入力信号が各別に供給され
る複数のスイツチ回路と、上記複数の入力信号が各別に
供給され、供給のされた信号をその信号のレベルに応じ
た２値信号に変換して出力する複数の２値化回路と、こ
れら複数の２値化回路の夫々に対応して複数個設けられ
ており、上記複数の２値化回路のうち対応する一の２値
化回路の出力信号が供給された時は第１の２値信号を出
力保持し、上記複数の２値化回路のうち上記対応する一
の２値化回路を除いた残りの２値化回路のいずれかより
出力信号が供給された時には第２の２値信号を出力保持
する信号発生回路と、該複数の２値化回路及び該複数の
信号発生回路に夫々対応して複数個設けられており、対
応する一の該２値化回路の出力信号と一の該信号発生回
路の出力信号とが夫々供給され、該信号発生回路より該
第１の２値信号が供給されている期間は該２値化回路の
出力信号をゲート出力して該複数のスイツチ回路のうち
対応する一のスイツチ回路を、対応する一の該スイツチ
回路に供給される入力信号を通過させるようスイツチン
グ制御すると共に、該信号発生回路より該第２の２値信
号が供給されている期間は対応する一の該スイツチ回路
に供給される該入力信号の通過を遮断させるようスイツ
チング制御するゲート回路とよりなり、上記複数の入力
端子のうちのいずれか一の入力端子に入力信号が入来す
るときはこの一の入力信号が供給されるスイツチ回路を
通過制御してその入力信号を伝送し、上記複数の入力端
子のうち二以上の入力信号が供給されるときは一番遅れ
て入来する入力信号が供給されるスイツチ回路を通過制
御してこの一番遅れて入来する入力信号のみを優先的に
伝送するようにしたため、複数の入力信号のうちいずれ
か一の入力信号を選択的に切換えて伝送する装置の操作
性を大幅に改善することができ、従つて、プリメインア
ンプの入力部に設けられているフアンクシヨゾスイツチ
に応用してオーデイオ信号を切換える場合やビデオ信号
の切換え、更には通信機器や計測機器等の各種の電子機
器における入力信号の選択及び切換えを自動的に行なう
ことができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明装置の一実帷例を示すプロツク系統図、
第２図は第１図の要部の一実施例を示す回路系統図、第
３図Ａ−Ｈは夫々第２図の動作説明用信号波形図である
。 １，２，３・・・・・・入力端子、４，５，６・・・・
・・スイツチ回路、７，８，９・・・・・・２値化回路
、１０・・・・・・記憶回路、１１・・・・・・出力端
子。

Claims (1)

【特許請求の範囲】
1. １ 複数の入力端子よりの互いに入力開始時刻が異なる
   複数の入力信号が各別に供給される複数のスイッチ回路
   と、上記複数の入力信号が各別に供給され、供給のされ
   た信号をその信号のレベルに応じた２値信号に変換して
   出力する複数の２値化回路と、これら複数の２値化回路
   の夫々に対応して複数個設けられており、該複数の２値
   化回路のうち対応する一の２値化回路の出力信号が供給
   された時は第１の２値信号を出力保持し、該複数の２値
   化回路のうち上記対応する一の２値化回路を除いた残り
   の２値化回路のいずれかより出力信号が供給された時に
   は第２の２値信号を出力保持する信号発生回路と、該複
   数の２値化回路及び該複数の信号発生回路に夫々対応し
   て複数個設けられており、対応する一の該２値化回路の
   出力信号と一の該信号発生回路の出力信号とが夫々供給
   され、該信号発生回路より該第１の２値信号が供給され
   ている期間は該２値化回路の出力信号をゲート出力して
   該複数のスイッチ回路のうち対応する一のスイッチ回路
   を、対応する一の該スイッチ回路に供給される入力信号
   を通過させるようスイッチング制御すると共に、該信号
   発生回路より該第２の２値信号が供給されている期間は
   対応する一の該スイッチ回路に供給される該入力信号の
   通過を遮断させるようスイッチング制御するゲート回路
   とよりなり、上記複数の入力端子のうち二以上の入力信
   号が供給されるときは一番遅れて入来する入力信号が供
   給されるスイッチ回路を通過制御して該一番遅れて入来
   する入力信号を優先的に伝送するよう構成したことを特
   徴とする入力信号の自動切換伝送装置。