JPS5925449A - 受信局のクロツク切替方式 - Google Patents
受信局のクロツク切替方式Info
- Publication number
- JPS5925449A JPS5925449A JP57134590A JP13459082A JPS5925449A JP S5925449 A JPS5925449 A JP S5925449A JP 57134590 A JP57134590 A JP 57134590A JP 13459082 A JP13459082 A JP 13459082A JP S5925449 A JPS5925449 A JP S5925449A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- switching
- receiving station
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は簡易な構成で同期制御のできる受信局のクロッ
ク信号源の切替方式に関する。
ク信号源の切替方式に関する。
（２）従来技術と問題点
１に話回線な伝送路とする音声伝送システムでは、送信
局から成るクロック信号に従って送出された信号は受信
端末局や中継局等の受信局において受信再生される。音
声信号を再生する場合酸る一定時間に受信局に入力され
たデータと同量のデータが中断なく再生させることが必
要であり、データ端末装置等におけるようにクロック信
号に正確に同期して出力される必要はない。そのため受
信局では独自の周波数のクロックを使用するから再生信
号にデータの重複や脱落を生じることがある。それを防
止するため受信局において出力バンファレジスタを使用
し、読出すためのり１１７２周波数を高低２１１ｉ！ｉ
ｔの信号源から取出すことが提案された。第１図に示す
ブロック構成図において、送信局（１）に入力されたデ
ータ（２１）は入力回路（３）において発振器αυによ
り周波数ＦＯのクロック信号でサンプリングされて入力
され、送信回路（４）から発振器（［邊により周波数Ｆ
１で送信される。受信局（２）では、伝送路（２−から
のデータは発振器時により周波数Ｆ２のクロック信号で
すンプリングされて受信回路（５）に入力され、次いで
出力バンファ・レジスタ（６）（以下単にレジスタと称
す）に蓄積される。ＦｌとＦ２は略等しいがＦＯと同じ
とする必要はない。レジスタは例えば数バイト程度のＦ
ＩＦＯ（ファーストイン・ファーストアウト）型レジス
タであって、レジスタ（６）内のデータ数は列えばピン
ト単位またはバイト単位で判定回路（８）に入力される
。判定回路（８）ではこのデータ数を所定のしきい値Ｔ
Ｈ及びＴＬ （ＴＨ＞ ＴＬ ）と比較しデータ数に応
じてクロック周波数ＦＨまたはＦＬで再生させる。ＦＯ
との関係はＦｉｌ ） ＦＯ） ＦＬと選定する。即ち
データ数がＴＩより犬であればクロック選択信号線則を
介してクロック切替回路（９）に周波数ＦＨのクロック
信号源Ｑ荀を選択させ、データ数がＴＬより小であれば
クロック選択信号線６１）を介してクロック切替回路（
９）に周波数ＦＬのり日ンク信号源ａωを選択させる。
局から成るクロック信号に従って送出された信号は受信
端末局や中継局等の受信局において受信再生される。音
声信号を再生する場合酸る一定時間に受信局に入力され
たデータと同量のデータが中断なく再生させることが必
要であり、データ端末装置等におけるようにクロック信
号に正確に同期して出力される必要はない。そのため受
信局では独自の周波数のクロックを使用するから再生信
号にデータの重複や脱落を生じることがある。それを防
止するため受信局において出力バンファレジスタを使用
し、読出すためのり１１７２周波数を高低２１１ｉ！ｉ
ｔの信号源から取出すことが提案された。第１図に示す
ブロック構成図において、送信局（１）に入力されたデ
ータ（２１）は入力回路（３）において発振器αυによ
り周波数ＦＯのクロック信号でサンプリングされて入力
され、送信回路（４）から発振器（［邊により周波数Ｆ
１で送信される。受信局（２）では、伝送路（２−から
のデータは発振器時により周波数Ｆ２のクロック信号で
すンプリングされて受信回路（５）に入力され、次いで
出力バンファ・レジスタ（６）（以下単にレジスタと称
す）に蓄積される。ＦｌとＦ２は略等しいがＦＯと同じ
とする必要はない。レジスタは例えば数バイト程度のＦ
ＩＦＯ（ファーストイン・ファーストアウト）型レジス
タであって、レジスタ（６）内のデータ数は列えばピン
ト単位またはバイト単位で判定回路（８）に入力される
。判定回路（８）ではこのデータ数を所定のしきい値Ｔ
Ｈ及びＴＬ （ＴＨ＞ ＴＬ ）と比較しデータ数に応
じてクロック周波数ＦＨまたはＦＬで再生させる。ＦＯ
との関係はＦｉｌ ） ＦＯ） ＦＬと選定する。即ち
データ数がＴＩより犬であればクロック選択信号線則を
介してクロック切替回路（９）に周波数ＦＨのクロック
信号源Ｑ荀を選択させ、データ数がＴＬより小であれば
クロック選択信号線６１）を介してクロック切替回路（
９）に周波数ＦＬのり日ンク信号源ａωを選択させる。
データ数がＴＨとＴＬの間にあれば、クロック周波数を
切替えない。選択されたクロック信号周波数に従ってレ
ジスタ（６）中のデータは出力回路（７）から再生デー
タ（ハ）どして出力される。
切替えない。選択されたクロック信号周波数に従ってレ
ジスタ（６）中のデータは出力回路（７）から再生デー
タ（ハ）どして出力される。
第２図Ａは第１図に示すレジスタ（６）内のデータ数ｄ
と時間ｔとの関係を示すグラフであり１第２図Ｂは出力
回路（力におけるクロック周波数と時間りどの関係を示
すグラフである。時刻ｔｏからｔｌまではレジスタ（６
）内のデータ数ｄはしきい値ＴＬより小であるから、再
生クロック周波数は低周波数ＦＬが選択され、レジスタ
内のデータは増え続ける。時刻Ｌ１からｔ２の間ではデ
ータ数はＴＨと１５０間にあるので、クロック周波数は
切り換らずＦＬである。時刻ｔ２になるとデータ数がＴ
１１を超えるので、再生クロック周波数はＦＬからＦＩ
Ｉ［切り換る。
と時間ｔとの関係を示すグラフであり１第２図Ｂは出力
回路（力におけるクロック周波数と時間りどの関係を示
すグラフである。時刻ｔｏからｔｌまではレジスタ（６
）内のデータ数ｄはしきい値ＴＬより小であるから、再
生クロック周波数は低周波数ＦＬが選択され、レジスタ
内のデータは増え続ける。時刻Ｌ１からｔ２の間ではデ
ータ数はＴＨと１５０間にあるので、クロック周波数は
切り換らずＦＬである。時刻ｔ２になるとデータ数がＴ
１１を超えるので、再生クロック周波数はＦＬからＦＩ
Ｉ［切り換る。
再生クロック周波数が高くなると、レジスタ（６）中の
データ数は減少し始め、時刻Ｌ６でＴＬより小となる。
データ数は減少し始め、時刻Ｌ６でＴＬより小となる。
従って時刻ｔ３で再生クロック周波数は再びＦＨからＦ
Ｌに切換る。この結果、レジスタ（６）中のデータ数は
増加し始める。以下、時刻ｔ４ 、 ｔ５においても同
様にして再生り目ンク周波数が切り換る。このようにし
て、再生出力周波数はＦＬとＦＨの間で切り換り、平均
的に送信局の入力クロンク周波数ＦＯＶｃ等しくなる。
Ｌに切換る。この結果、レジスタ（６）中のデータ数は
増加し始める。以下、時刻ｔ４ 、 ｔ５においても同
様にして再生り目ンク周波数が切り換る。このようにし
て、再生出力周波数はＦＬとＦＨの間で切り換り、平均
的に送信局の入力クロンク周波数ＦＯＶｃ等しくなる。
なおＦＨ、ＦＬのクロック周波数を得るとき、ＦＯＸＮ
の周波数源発振器ＦＳについて（Ｎ＝＞分局と（Ｎ＋＋
）分周することがある。この方法でぼ受信局から制御す
べき通信チャネルが少ない場合はハードウェアが少な（
問題はないが、多チャネルになると、各チャネル毎に分
周回路を具備する必要がありハードウェアが増加する。
の周波数源発振器ＦＳについて（Ｎ＝＞分局と（Ｎ＋＋
）分周することがある。この方法でぼ受信局から制御す
べき通信チャネルが少ない場合はハードウェアが少な（
問題はないが、多チャネルになると、各チャネル毎に分
周回路を具備する必要がありハードウェアが増加する。
（３）発明の目的
本発明の目的は前述の欠点を改善し簡易な構成で受信局
のクロック信号源について有効な切替方式を提供するこ
とにある。
のクロック信号源について有効な切替方式を提供するこ
とにある。
（４）発明の構成
前述の目的を達成するための本発明の構成は、レジスタ
に入力された受信信号を送信クロック信号源と近似した
周波数の２つのクロック信号を用いて再生するとき、受
信局のレジスタに蓄積された受信信号の信号数を２つの
所定値と比較し、前記読出しクロック信号源出力数を対
応切替え使用するクロック切替回路において、切替要求
信号条件と各クロック信号源出力が互いに同相である条
件との論理演算を行なって所定値に切替えることである
。
に入力された受信信号を送信クロック信号源と近似した
周波数の２つのクロック信号を用いて再生するとき、受
信局のレジスタに蓄積された受信信号の信号数を２つの
所定値と比較し、前記読出しクロック信号源出力数を対
応切替え使用するクロック切替回路において、切替要求
信号条件と各クロック信号源出力が互いに同相である条
件との論理演算を行なって所定値に切替えることである
。
（５）発明の実施例
第３図は本発明の一実施例として第１図の判定回路（８
）内に設ける選択切替回路を示し、１点鎖線より左側は
共通部ＣＭを、右側はチャネル毎に増設できるものＯＨ
を示す。分周器ＤＶＩはＦＯ／（Ｎ−１）の周波数ＦＨ
を、ＤＶ２はＦＯ／（Ｎ＋Ｉ）の周波数ＦＬを得るもの
、 ＭＯＤはカウンタであって（Ｎ−１） 、 （Ｎ＋
１ ）の最小公倍数値を出力するもの、ＣＭＰは比較器
で前記カウンタＭＯＤの出力１直ｎ ＩＪ’ｓ ｑと−
ｑとの間にあるとき出力信号＆を発生させる。
）内に設ける選択切替回路を示し、１点鎖線より左側は
共通部ＣＭを、右側はチャネル毎に増設できるものＯＨ
を示す。分周器ＤＶＩはＦＯ／（Ｎ−１）の周波数ＦＨ
を、ＤＶ２はＦＯ／（Ｎ＋Ｉ）の周波数ＦＬを得るもの
、 ＭＯＤはカウンタであって（Ｎ−１） 、 （Ｎ＋
１ ）の最小公倍数値を出力するもの、ＣＭＰは比較器
で前記カウンタＭＯＤの出力１直ｎ ＩＪ’ｓ ｑと−
ｑとの間にあるとき出力信号＆を発生させる。
たＮＬｑはクロック信号の許容誤差によって適宜選定す
るものである。ＦＦはＪＫ型フリンプフロツグ、ＬＯは
論理積演算回路、ＯＲＱは周波数ＦＨとＦＬの信号を切
替えるための要求信号１（第１図における判定回路にお
いて得られるもの）、Ｆｏｕｔは周波数ＦＨとＦＬに切
替えられて出力する信号を示す。第４図は第６図の動作
波形図を示し、第４図Ａは周ＩＭ、数ＦＨとＦＬの関係
を示し、ｎとｑの関連は図示するようになる。第４図Ｂ
は第４図Ａに示すｎとｑの各関係値のときの波形を示し
、（ｄ）の場合ｎ＞ｑであるから許容誤差以上となって
このときＦＨとＦＬの切替動作をさせない。ｎ＞ｑ以外
であって、要求信号ＧＨＱと比較器ＣＭＰの出力Ｅとの
論理積演算を回路ムＧで行ない、クリップフロップＦＦ
がセットされたとき出力Ｆｏｕ ｔは例えばＦＨとなり
、次の要求信号ａｎｑによりクリップフロップＦＦをリ
セツトするとＦＬの周波数出力となる。
るものである。ＦＦはＪＫ型フリンプフロツグ、ＬＯは
論理積演算回路、ＯＲＱは周波数ＦＨとＦＬの信号を切
替えるための要求信号１（第１図における判定回路にお
いて得られるもの）、Ｆｏｕｔは周波数ＦＨとＦＬに切
替えられて出力する信号を示す。第４図は第６図の動作
波形図を示し、第４図Ａは周ＩＭ、数ＦＨとＦＬの関係
を示し、ｎとｑの関連は図示するようになる。第４図Ｂ
は第４図Ａに示すｎとｑの各関係値のときの波形を示し
、（ｄ）の場合ｎ＞ｑであるから許容誤差以上となって
このときＦＨとＦＬの切替動作をさせない。ｎ＞ｑ以外
であって、要求信号ＧＨＱと比較器ＣＭＰの出力Ｅとの
論理積演算を回路ムＧで行ない、クリップフロップＦＦ
がセットされたとき出力Ｆｏｕ ｔは例えばＦＨとなり
、次の要求信号ａｎｑによりクリップフロップＦＦをリ
セツトするとＦＬの周波数出力となる。
（６） 発明の効果
ＦＨとＦＬが完全に位相反転している状態において切替
えを行なうと一方の状、暢が長くなり（第４図Ｂ （ａ
Ｊ参照）、パンファレジスタの読出しに不都合があった
が、本発明によるとデユーチインアクタが５０％に近い
値となるときだけＦ）ｌとＦＬとを切替えることができ
る。
えを行なうと一方の状、暢が長くなり（第４図Ｂ （ａ
Ｊ参照）、パンファレジスタの読出しに不都合があった
が、本発明によるとデユーチインアクタが５０％に近い
値となるときだけＦ）ｌとＦＬとを切替えることができ
る。
そのためパンファレジスタの抗出しがｆｔｔらかにでき
る。また多チヤネル使用の装置ｔｒ においては分周器
関連の構成を極めて簡易にすることができる。
る。また多チヤネル使用の装置ｔｒ においては分周器
関連の構成を極めて簡易にすることができる。
第１図は従来の受信局のクロック切替を説明するブロッ
ク構成図、第２図は第１図の動作説明図、第６図は本発
明の一実施例を示す構成図、第４レイ１は第３図の動作
説明図である。 （１）・・・送信局、（２）・・・受信局、（３）・−
・入力回路、（４）・・・送信回路、（５）・・・受信
回路、（６）・・・レジスタ、（力・・・出力面路、（
８）・・・判定回路、（９）・・・クロック切替回路、
００〜０ω・・・発振器 Ｄ’／ Ｉ 、 Ｄ’／２・・・分周器、ＭＯＤ・・・
カウンタ、ＣＭＰ・・・比較器、ＯＲＱ・・・クロック
切替要求信号第１図 第２区ＩＢ
ク構成図、第２図は第１図の動作説明図、第６図は本発
明の一実施例を示す構成図、第４レイ１は第３図の動作
説明図である。 （１）・・・送信局、（２）・・・受信局、（３）・−
・入力回路、（４）・・・送信回路、（５）・・・受信
回路、（６）・・・レジスタ、（力・・・出力面路、（
８）・・・判定回路、（９）・・・クロック切替回路、
００〜０ω・・・発振器 Ｄ’／ Ｉ 、 Ｄ’／２・・・分周器、ＭＯＤ・・・
カウンタ、ＣＭＰ・・・比較器、ＯＲＱ・・・クロック
切替要求信号第１図 第２区ＩＢ
Claims (1)
- レジスタに入力された受信信号を送信クロック信号源と
近似した周波数の２つのクロック信号を用いて再生する
とき、受信局のレジスタに蓄積された受信信号の信号数
を２つの所定値と比較し、前記読出しクロック信号源周
波数を対応切替え使用するクロック切替方式において、
切替要求信号条件と各クロック信号源出力が互いに同相
である条件との論理演算を行なって所定値に切替えるこ
とを特徴とする受信局のクロック切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134590A JPS5925449A (ja) | 1982-07-31 | 1982-07-31 | 受信局のクロツク切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57134590A JPS5925449A (ja) | 1982-07-31 | 1982-07-31 | 受信局のクロツク切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5925449A true JPS5925449A (ja) | 1984-02-09 |
Family
ID=15131934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57134590A Pending JPS5925449A (ja) | 1982-07-31 | 1982-07-31 | 受信局のクロツク切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07167786A (ja) * | 1993-06-29 | 1995-07-04 | Boehringer Mannheim Gmbh | テストキャリア分析システムにおけるアナログ光学測定信号の検出および評価方法 |
-
1982
- 1982-07-31 JP JP57134590A patent/JPS5925449A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07167786A (ja) * | 1993-06-29 | 1995-07-04 | Boehringer Mannheim Gmbh | テストキャリア分析システムにおけるアナログ光学測定信号の検出および評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1304845C (en) | Parallel-to-serial converter | |
| EP1183781B1 (en) | Data clock recovery circuit | |
| JPH03145818A (ja) | ディジタル位相整合装置 | |
| US3908115A (en) | Adaptively tuned data receiver | |
| JPS6338584Y2 (ja) | ||
| JPH0124385B2 (ja) | ||
| EP0153107A2 (en) | Clock recovery apparatus and method for a ring-type data communications network | |
| JPS5923945A (ja) | 無線回線信号の検出方式 | |
| JPH03207139A (ja) | セル信号処理回路及びそれを用いた光交換機 | |
| GB2321351A (en) | Data transfer across clock domains | |
| GB2198012A (en) | Clock signal multiplexers | |
| US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
| JPS5925449A (ja) | 受信局のクロツク切替方式 | |
| JPS59171233A (ja) | 自動クロツク位相設定回路 | |
| JPH0888624A (ja) | シリアルデジタル信号の標本化方法 | |
| JP3284702B2 (ja) | 多段中継方式 | |
| SU906031A1 (ru) | Устройство коррекции временных искажений | |
| JPH071869Y2 (ja) | デジタル通信装置のクロツク信号切替回路付受信クロツク信号再生回路 | |
| RU2054809C1 (ru) | Устройство синхронизации цифровых потоков | |
| JPH0897658A (ja) | マルチレート信号フィルタ切替回路 | |
| JPH05102952A (ja) | デイジタル伝送装置のクロツク切替回路 | |
| JP2769530B2 (ja) | ビット位相同期回路 | |
| JPH0331025B2 (ja) | ||
| SU853802A2 (ru) | Адаптивное устройство синхрони-зАции гЕНЕРАТОРОВ СЕТи СВ зи | |
| GB2030426A (en) | Circuit arrangements for generating sampling pulses for use in receiving stations of data transmission systems |