JPS5925275A - 高移動度電界効果トランジスタ - Google Patents
高移動度電界効果トランジスタInfo
- Publication number
- JPS5925275A JPS5925275A JP13499882A JP13499882A JPS5925275A JP S5925275 A JPS5925275 A JP S5925275A JP 13499882 A JP13499882 A JP 13499882A JP 13499882 A JP13499882 A JP 13499882A JP S5925275 A JPS5925275 A JP S5925275A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- electrode
- layer
- gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 240000001548 Camellia japonica Species 0.000 claims 1
- 235000018597 common camellia Nutrition 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は高移動度のきわめて薄い二次元電子ガス層の絹
、流を/ヨットギ・バリアゲート箪恢下の半導体層内に
延びる空乏層により制徊1する超高速の7ヨツトキ・バ
リアケート′1L界効果トラノジスタに関するものであ
る。
、流を/ヨットギ・バリアゲート箪恢下の半導体層内に
延びる空乏層により制徊1する超高速の7ヨツトキ・バ
リアケート′1L界効果トラノジスタに関するものであ
る。
従来のこの種の高移動度札、界効果トランジスタ′の代
表的な構造の例を第1図に示す。例えば、■は低不純物
濃IWの半絶縁性GaAs (高比抵抗半導体基板)、
2は高不純物濃度てGaAsより禁fltll (ii
’幅の大きいAto、3Gao、7 AsのQ[」き半
導体層、3はンヨットキ・パリアゲ−1−電極でAA等
からなり、4,5はソース電極とドレイン電極であり、
Au−Ge等からなる。6は半導体層2の不純物エネル
ギレベルが半導体基板1の伝導帯レベルよシ高い位置に
あるため、■と2の界I相通くの2側の不純物からの’
「h 、7. ip: 111111 VC移動して二
次)C′電子カス層を形成している状態を示しでいる。
表的な構造の例を第1図に示す。例えば、■は低不純物
濃IWの半絶縁性GaAs (高比抵抗半導体基板)、
2は高不純物濃度てGaAsより禁fltll (ii
’幅の大きいAto、3Gao、7 AsのQ[」き半
導体層、3はンヨットキ・パリアゲ−1−電極でAA等
からなり、4,5はソース電極とドレイン電極であり、
Au−Ge等からなる。6は半導体層2の不純物エネル
ギレベルが半導体基板1の伝導帯レベルよシ高い位置に
あるため、■と2の界I相通くの2側の不純物からの’
「h 、7. ip: 111111 VC移動して二
次)C′電子カス層を形成している状態を示しでいる。
ゲート・ノース間に加えられた′重圧により、電極3か
ら延びている空乏層7の深さを1lll 1iill
l、て、二次元′電子ガスの濃J及を制御して、ドレイ
ン電極5とノース′iL極4の間に流れる電流を制御す
る。この二次元電子カス6は、二次元状態でしかも不純
物濃度の低いGaAs層内を走行するので高移動度が期
待され、現在1てに常l晶で5000〜7000crr
f/’V’S 、 77 Kで100.0110〜12
0.0OOJ/V・Sの極めて高い移動度の実測例が報
告きれている。従って、このような高移動度TIjj界
効果トランジスタ(FET)は現在開発が進んているG
aAsのFETより、超高速動作ができ将来重要な素子
となる可能性を持っている。イリし、この従来の構造で
は、二次元電子カス濃度を増すため半導体2の不純物濃
度を高くする必要がある。その場合、半導体2上の7ヨ
ツトギ・バリ了ゲート電極3の耐圧が低くなり、空乏層
7の深さを十分制御できないこと、その制御のためには
半畳体層2の厚さ制7alが極めて難しくなること、伯
号据幅が小さく制限されることなど多くの欠点をイ」し
ていた。
ら延びている空乏層7の深さを1lll 1iill
l、て、二次元′電子ガスの濃J及を制御して、ドレイ
ン電極5とノース′iL極4の間に流れる電流を制御す
る。この二次元電子カス6は、二次元状態でしかも不純
物濃度の低いGaAs層内を走行するので高移動度が期
待され、現在1てに常l晶で5000〜7000crr
f/’V’S 、 77 Kで100.0110〜12
0.0OOJ/V・Sの極めて高い移動度の実測例が報
告きれている。従って、このような高移動度TIjj界
効果トランジスタ(FET)は現在開発が進んているG
aAsのFETより、超高速動作ができ将来重要な素子
となる可能性を持っている。イリし、この従来の構造で
は、二次元電子カス濃度を増すため半導体2の不純物濃
度を高くする必要がある。その場合、半導体2上の7ヨ
ツトギ・バリ了ゲート電極3の耐圧が低くなり、空乏層
7の深さを十分制御できないこと、その制御のためには
半畳体層2の厚さ制7alが極めて難しくなること、伯
号据幅が小さく制限されることなど多くの欠点をイ」し
ていた。
本発明は、これらの欠点を除去するため、二次元電子カ
スを供給する。坊纜度半専体層の厚さを必要最小限に薄
くシ、その上に低濃度の半導体層と7ヨツトキ・ハIJ
アゲート電極を順次形成したもので、ゲート′電極下が
低濃度であるため、高耐圧動作、ゲート人力容量が小さ
くなり超高速動作ができるなどの特徴を有する^移動度
電界効果トランジスタを提供するものである。
スを供給する。坊纜度半専体層の厚さを必要最小限に薄
くシ、その上に低濃度の半導体層と7ヨツトキ・ハIJ
アゲート電極を順次形成したもので、ゲート′電極下が
低濃度であるため、高耐圧動作、ゲート人力容量が小さ
くなり超高速動作ができるなどの特徴を有する^移動度
電界効果トランジスタを提供するものである。
以下図面により本発明の詳細な説明する。
第2図は本発明の一実施例である。1,2.8は格子定
数整合のとれた半導体が望1しく、以下の例では、■は
半絶縁性GaAs基板であり、比抵抗は約107Ω’
I?II+と高く、2 Vl、 Alo、3 Gao7
ASて約1018d3の高濃度でj7さ200λの薄層
てあり、8は約I X 1017t−rn−3の比較的
低濃度のAto、3Gao、7 As層で約100OA
の厚さである。4と5はそれぞれノース・オーミ、り電
極とドレイン・オーミック電極てあり、Au/Ge/N
iのアロイ電極からなり、3はAt等の/ヨ、トキ・バ
リアゲート電極である。
数整合のとれた半導体が望1しく、以下の例では、■は
半絶縁性GaAs基板であり、比抵抗は約107Ω’
I?II+と高く、2 Vl、 Alo、3 Gao7
ASて約1018d3の高濃度でj7さ200λの薄層
てあり、8は約I X 1017t−rn−3の比較的
低濃度のAto、3Gao、7 As層で約100OA
の厚さである。4と5はそれぞれノース・オーミ、り電
極とドレイン・オーミック電極てあり、Au/Ge/N
iのアロイ電極からなり、3はAt等の/ヨ、トキ・バ
リアゲート電極である。
本実施例では/ヨットキ・ハリアゲート′電極3のゲー
ト長は1μm、ソース・ゲート間1μm、ゲート・ドレ
イノ間1μm、ゲート幅lOOμmである。ゲート・ノ
ース間のバイアス′亀圧■Gsか岑のとき、/ヨットキ
ゲート電極3下の約0.8Vの封入箱、圧て空乏層7は
半導体層8,2の界1ω近く捷て延ひており、Vcs−
0,3Vで半導体層2,1の界面の1け11内に存在す
る二次元″Nj子カス6を空乏層7の帆ひで除去し、電
流を力、トオフできる。従って、VGs””O〜−〇、
3Vの範囲でドレイン・ノース間の二次元電子ガス6に
もとづ(tg、 rArを制御している。
ト長は1μm、ソース・ゲート間1μm、ゲート・ドレ
イノ間1μm、ゲート幅lOOμmである。ゲート・ノ
ース間のバイアス′亀圧■Gsか岑のとき、/ヨットキ
ゲート電極3下の約0.8Vの封入箱、圧て空乏層7は
半導体層8,2の界1ω近く捷て延ひており、Vcs−
0,3Vで半導体層2,1の界面の1け11内に存在す
る二次元″Nj子カス6を空乏層7の帆ひで除去し、電
流を力、トオフできる。従って、VGs””O〜−〇、
3Vの範囲でドレイン・ノース間の二次元電子ガス6に
もとづ(tg、 rArを制御している。
本素子を回路中で使用する場合の而[比は、ノヨットギ
バリア電極3に接する半導体8の濃度で決寸り、約15
Vとなる。また、Vcs=OV のときの相互コ7ダク
タンスgm=15mS、入力ゲート ノース間容量(:
Gs=0.1pFとなり、カットオフ周波数f7〜24
G Hzが得られた。
バリア電極3に接する半導体8の濃度で決寸り、約15
Vとなる。また、Vcs=OV のときの相互コ7ダク
タンスgm=15mS、入力ゲート ノース間容量(:
Gs=0.1pFとなり、カットオフ周波数f7〜24
G Hzが得られた。
第1図の従来の構造では、半導体層2として1018
c1i3の高濃贋で約600久の厚さのAlo、3 G
a 0−7Asを用いた場合、vas−−0,3Vで力
、トオフとなり、上述の本発明の素子と類似の信号レベ
ルで動作する。但し、ゲートの耐圧は3〜5Vと低く、
1だ人力ゲート容量Ccs=0.25pF となりfT
〜10GHz 8度である。
c1i3の高濃贋で約600久の厚さのAlo、3 G
a 0−7Asを用いた場合、vas−−0,3Vで力
、トオフとなり、上述の本発明の素子と類似の信号レベ
ルで動作する。但し、ゲートの耐圧は3〜5Vと低く、
1だ人力ゲート容量Ccs=0.25pF となりfT
〜10GHz 8度である。
従って、本発明の高移動度FETは、従来のものと比較
して、ゲート耐圧で約3倍以上、力、トオフ周波数(利
得−帯域幅積)で約25倍も改善される。
して、ゲート耐圧で約3倍以上、力、トオフ周波数(利
得−帯域幅積)で約25倍も改善される。
第2図の実施例において、半導体層8をl X 10”
d3の比較的低濃度のGaAs層とした場合、2と1の
界面の8の側にも2次元電子カス層6aが形成さtll
、ノース電極下とドレイン電極下の抵抗が低くなり、ゲ
ート・ソース間抵抗Rs +ゲート・ドレイン間抵抗R
dが従来のものと比較してさらに小さくなり、gm +
JTの約10%の改善が得られた。
d3の比較的低濃度のGaAs層とした場合、2と1の
界面の8の側にも2次元電子カス層6aが形成さtll
、ノース電極下とドレイン電極下の抵抗が低くなり、ゲ
ート・ソース間抵抗Rs +ゲート・ドレイン間抵抗R
dが従来のものと比較してさらに小さくなり、gm +
JTの約10%の改善が得られた。
第3図の実施例は、上述のRs 、 Rdを小さくする
ため、半導体層8上に高濃度のGaAs層を形成し、そ
の上に4,5のAu/Ge/Ni等のオーミック′電極
を伺加したものであり、第2図の場合よりもgm・fT
か約10係改善された。
ため、半導体層8上に高濃度のGaAs層を形成し、そ
の上に4,5のAu/Ge/Ni等のオーミック′電極
を伺加したものであり、第2図の場合よりもgm・fT
か約10係改善された。
第2図、第3図の実施例の要旨に従った多層半導体から
なる高移動j庭FETのすべて本発明に含まれるもので
あり、1+すえば、第2図において半導体層2の1に接
する側の約100λを不純物を1・−ブしない層にした
もの、才た1、2.8の順にInP。
なる高移動j庭FETのすべて本発明に含まれるもので
あり、1+すえば、第2図において半導体層2の1に接
する側の約100λを不純物を1・−ブしない層にした
もの、才た1、2.8の順にInP。
高層If41 Ato、4s InO,52AS+低濃
度ALo、4sIno、52Asとし/こ場合、この構
成において基板1のInPの代りにInP上の不純物を
ドープしないGa0.471 no、53 As層を用
いた場合等いずれも本発明の要旨にそった多層構造であ
り、従来のものにない」−述のような効果が存在するも
のである。
度ALo、4sIno、52Asとし/こ場合、この構
成において基板1のInPの代りにInP上の不純物を
ドープしないGa0.471 no、53 As層を用
いた場合等いずれも本発明の要旨にそった多層構造であ
り、従来のものにない」−述のような効果が存在するも
のである。
以上説明したように、本発明の高移動度電界効果トラン
ジスタは、ゲート入力’!4 Elが小さく、ノースと
ドレインの畜生抵抗が小さいことから、ノノットオフ周
波奴fTが1μmゲート長で20 GHz以」−のもの
が得らハ2、さらにサブμmゲート長にすれは、fTが
30GHz以上にもなり、10ビフ秒(10”5ec)
/素子以下の超藁速デバイスとして超1−速論理IC。
ジスタは、ゲート入力’!4 Elが小さく、ノースと
ドレインの畜生抵抗が小さいことから、ノノットオフ周
波奴fTが1μmゲート長で20 GHz以」−のもの
が得らハ2、さらにサブμmゲート長にすれは、fTが
30GHz以上にもなり、10ビフ秒(10”5ec)
/素子以下の超藁速デバイスとして超1−速論理IC。
超高速メモ!JIC,超高速スイ、チ等の幅広い用途が
期待される。壕だ、fTが旨いことから41匹低’A詮
の増幅素子として用いることができ、20GHzで外音
指数2d13す、]・も期待てき、衛星通信等の前iM
J¥1幅器への応用に適している。捷た、2次元′電
子カスの移動度は低温にする程極めて高くなり、4にで
動作する利得や信号レベル等極めて低いジョセフノン接
合素子の外部へ信号を取り出す際のバ。
期待される。壕だ、fTが旨いことから41匹低’A詮
の増幅素子として用いることができ、20GHzで外音
指数2d13す、]・も期待てき、衛星通信等の前iM
J¥1幅器への応用に適している。捷た、2次元′電
子カスの移動度は低温にする程極めて高くなり、4にで
動作する利得や信号レベル等極めて低いジョセフノン接
合素子の外部へ信号を取り出す際のバ。
ノア回路等への応用も重要である。
第1図は従来の高移動度電子ガス層を有する/ヨットキ
・バリアゲート電界効果トランジスタの構造を示す縦断
面図、第2図は本発明の高移動度電界効果トランジスタ
の一実施例を示す縦断面図、第3図は本発明の一応用実
施例を示す縦断面図である。 ■・・高比抵抗半導体基板、 2・・・1より禁制帯
エネルギ幅の大きい高不純物濃度の半導体層、3・・・
/ヨットキ・バリアゲート電極、 4・・・ソース・
オーミック電極、 5・ ドレイン・オーミック電極
、6 + 6 a・・・高移動度2次元電子カス、
7・・空乏層、 8・・2より低い不純物濃度の半導
体層、 9・・高不純物濃度の半導体層。 第 1 η 2 閃 一 第 3 飛−。
・バリアゲート電界効果トランジスタの構造を示す縦断
面図、第2図は本発明の高移動度電界効果トランジスタ
の一実施例を示す縦断面図、第3図は本発明の一応用実
施例を示す縦断面図である。 ■・・高比抵抗半導体基板、 2・・・1より禁制帯
エネルギ幅の大きい高不純物濃度の半導体層、3・・・
/ヨットキ・バリアゲート電極、 4・・・ソース・
オーミック電極、 5・ ドレイン・オーミック電極
、6 + 6 a・・・高移動度2次元電子カス、
7・・空乏層、 8・・2より低い不純物濃度の半導
体層、 9・・高不純物濃度の半導体層。 第 1 η 2 閃 一 第 3 飛−。
Claims (2)
- (1)高比抵抗の半纒体基板上に該半導体基板より禁制
イ1;・エネルギー幅の大きな半導体層、該半導体層よ
り低い不純物濃度を有する半4ト体j曽を順次重ねた多
層構造の半導体層重に、知い/ヨノトギ・バリアゲート
用金属′電極、該金1.q4電極の両側へ短い距111
1だけ離れてオーミック’tlJ 椿を有することを特
徴とする高移動度電界効果トラノジスタ。 - (2) t’iil記オーミ、り電極は高不純物濃度の
l(すい半4体層を介して前記低い不純物濃度を竹する
半碑体ハ゛ツ上に形J戎されたことを特徴とする勾8′
1請求の範囲第1項記載の高移動度′電界効果トランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13499882A JPS5925275A (ja) | 1982-08-02 | 1982-08-02 | 高移動度電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13499882A JPS5925275A (ja) | 1982-08-02 | 1982-08-02 | 高移動度電界効果トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5925275A true JPS5925275A (ja) | 1984-02-09 |
Family
ID=15141543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13499882A Pending JPS5925275A (ja) | 1982-08-02 | 1982-08-02 | 高移動度電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5925275A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821093A (en) * | 1986-08-18 | 1989-04-11 | The United States Of America As Represented By The Secretary Of The Army | Dual channel high electron mobility field effect transistor |
US4882608A (en) * | 1987-02-09 | 1989-11-21 | International Business Machines Corporation | Multilayer semiconductor device having multiple paths of current flow |
JPH0212928A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 電界効果トランジスタ |
-
1982
- 1982-08-02 JP JP13499882A patent/JPS5925275A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821093A (en) * | 1986-08-18 | 1989-04-11 | The United States Of America As Represented By The Secretary Of The Army | Dual channel high electron mobility field effect transistor |
US4882608A (en) * | 1987-02-09 | 1989-11-21 | International Business Machines Corporation | Multilayer semiconductor device having multiple paths of current flow |
JPH0212928A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 電界効果トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lee et al. | Functional characteristics in asymmetric source/drain InAlAsSb∕ InGaAs∕ InP δ-doped high electron mobility transistor | |
Sah | Characteristics of the metal-oxide-semiconductor transistors | |
JP3499884B2 (ja) | 高電力、高周波金属−半導体電界効果トランジスタ | |
EP1901342A1 (en) | Field effect transistor | |
DE112013005587T5 (de) | Nicht planare lll-N-Transistoren mit kompositionell gradierten Halbleiterkanälen | |
WO2006051534A1 (en) | Transistor structure and method of manufacturing thereof | |
Erine et al. | Multi-channel AlGaN/GaN in-plane-gate field-effect transistors | |
US20130181210A1 (en) | High-performance heterostructure fet devices and methods | |
JPH024140B2 (ja) | ||
Siergiej et al. | High power 4H-SiC static induction transistors | |
JPS5925275A (ja) | 高移動度電界効果トランジスタ | |
Murugapandiyan et al. | 30 nm T-gate enhancement-mode InAlN/AlN/GaN HEMT on SiC substrates for future high power RF applications | |
JPS6356710B2 (ja) | ||
JPS58147158A (ja) | 化合物半導体電界効果トランジスタ | |
KR20220043891A (ko) | 저항성 경로를 갖는 전압 제어형 스위칭 장치 | |
Östling et al. | Ferroelectric thin films on silicon carbide for next-generation nonvolatile memory and sensor devices | |
JPH023540B2 (ja) | ||
US11489061B2 (en) | Integrated programmable gate radio frequency (RF) switch | |
JPH08255898A (ja) | 半導体装置 | |
Chen et al. | Device technology for monolithic integration of InP-based resonant tunneling diodes and HEMTs | |
Im et al. | First demonstration of heterojunction-free GaN nanochannel FinFETs | |
JPS60259021A (ja) | 論理回路装置 | |
JP2553673B2 (ja) | 電界効果トランジスタ | |
JPS6228586B2 (ja) | ||
JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ |