JPS5924567B2 - 時限装置 - Google Patents

Description

【発明の詳細な説明】 本発明はオーブントースタ等の電熱機器等を始めとする
機器の通電を制御する時限装置に関するもので電子回路
化することによる高信頼性、高精度の達成を目的とする
ものである。

従来例を第１図に従って説明すると、交流電源１に励磁
ソレノイド２により接点が開（電源スィッチ３を介して
接続された負荷（電熱器具の場合はヒータ）４へは、制
御回路５に含まれるサイリスタ６がトリガされ励磁ソレ
ノイド２を励磁するまで通電される。

さらに制御回路５について説明を加えると、電源スィッ
チ３が閉じると同時にダイオード７、抵抗８，９により
半波整流及び分圧された電圧が、抵抗１０、ダイオード
１１、コンデンサ１２のＣＲタイマー回路に印加される
と同時に、ダイオード１３、抵抗１４，１６、平滑コン
デンサ１５により完全平滑されて定電圧ゼナダイオード
１７の両端に一定電圧を発生させる。

この電圧は抵抗１８，１９によって分圧され電圧比較器
の一例であるプログラマブルユニジャンクショントラン
ジスタ（以下ＰＵＴと称す）２０のゲート電圧（基準電
圧）として供給される。

コンデンサ１２の端子電圧が、設定されたゲート電圧を
超すとＰＵＴ２０がトリガし、コンデンサー２の電荷を
抵抗２Ｌ２２を介して放電することによって前記サイリ
スタ６がトリガし電源スィッチ３を開く。

この場合、サイリスタ６のゲート電流ＩＣはコンデンサ
ー２の放電々流であるので次式で示すように時間ととも
に減衰する。

■Ｇ−（コンデンサー２の初期電圧）ｅｘｐ（）ただし
ｔは時間、Ｔはコンデンサー２の容量値（ファラド）と
抵抗２１の抵抗値（オーム）の積を示す。

一方、電源スィッチ３の接点を機械的に開くのに十分な
時間は比較的長いので動作を保証するには抵抗２１の値
を小さくしてゲート電流値を増加すると同時にコンデン
サー２の容量値を大きくして時定数Ｔの減少を防止しな
げればならない。

又、コンデンサー２の放電回路にはＰＵＴ２０のアノ−
ビーカソード間のオン電圧とサイリスタ６のゲート−カ
ソード間の順方向電圧が入るため、放電し終った後のコ
ンデンサ１２に残る残留電圧に対し、上記の順方向電圧
のバラツキがそのまま影響を与える。

よって、２回目に通電した場合、その残留電圧がコンデ
ンサ１２の初期電圧となるため、タイマ一時間のバラツ
キとなる。

以上のように、従来例では設計上の制約が多い点、゛精
度が悪（なる点などの問題がある。

本発明は、かかる問題点を解消するものである。

以下本発明の一実施例を第２図に従って説明する。

電源スィッチ３が閉じることによって表われる電圧はダ
イオード７、抵抗８，９で半波整流、分圧されて抵抗１
０、ダイオード１１、コンデンサ１２のタイマー回路へ
印加されると同時に、その電圧はダイオード１３、抵抗
１４、コンデンサ１５で半波整流、平滑され、抵抗１６
，１８゜１９．２３へ直流電流を流す。

その時、抵抗２３の端子電圧が約０．７ｖ以上になると
トランジスタ２４０ベース電流カ流れ、そのコレクター
エミッタ間はオン状態になる。

よって抵抗１８，１９゜２３からなる直列回路に並列に
、トランジスタ２４のコレクタに接続された定電圧ダイ
オード１７が実質的に接続されたことになり、抵抗１８
と１９の接続点に接続されたＰＵＴ２０のゲート電圧は
、第１図の従来例と同じく、一定電圧が印加される。

又、トランジスタ２４のコレクターエミッタ間に接続さ
れたサイリスタ６のゲート−カソード間は、トランジス
タ２４がオン状態である限り殆んど零ボルトであるので
サイリスタ６はオフ状態を保つ。

所定の時間が経過してコンデンサ１２の端子電圧が、Ｐ
ＵＴ２０のゲート電圧に達するとＰＵＴ２０はトリガし
、抵抗１８を流れる電流をバイパスするのでトランジス
タ２４はオフ状態に至り、定電圧ゼナダイオードを流れ
ていた電流はサイリスタ６のゲートへ流れ込み、電源ス
ィッチ３の接点を開く。

本実施例の場合、サイリスタ６のゲート電流は、電源か
らダイオード７゜１３、抵抗８，１４，１６、定電圧ダ
イオード１７を介して流れるので、従来例の如くコンデ
ンサの放電電流と異なり、十分大きな電流が、しかも、
電源スィッチ３が開くまで流せられ、接点の開放所要時
間に影響な（確実な動作を保証できる。

実施例では励磁ソレノイド２の励磁用にサイリスタ６を
用いたが、トランジスタ、トライアック等のトリガ機能
を有するものであれば何でもよいことは明白である。

なお、本発明の実施例として電圧比較器にＰＵＴ、半導
体スイッチング素子としてトランジスタを使用した例を
開示したが、電圧比較ＩＣとＮゲートサイリスタを使用
した他の一実施例を第３図に示す。

本実施例は第２図のＰＵＴ２０が電圧比較ＩＣ２０′に
、トランジスタ２４′がＰＵＴ２４’に、ベース抵抗２
３がアノード抵抗２３′になった他、ダイオード１１が
省略されている。

この場合、抵抗１８と１９の分圧による基準電圧にコン
デンサ１２が充電されるまでは電圧比較Ｉ Ｃ２０’の
出力は”Ｈ１ルベルであり、ＰＵＴ２４’のアノード電
圧をそのゲート電圧より高く設定し、ＰＵＴ２４’をト
リガさせる。

そのため、ＰＵＴ２４’のゲート電位は、殆んど零ボル
トに落ち、サイリスタ６のゲート信号を完全にバイパス
させる。

コンデンサ１２が充電して電圧比較Ｉ Ｃ２０’の出力
が°ＩＬ１ルベルになると前記ＰＵＴ２４’はアノード
電流が零になるのでターンオフし、バイパスされていた
サイリスタ６のゲート電流が、ゲート−カソード間に流
れサイリスタ６がターンオンし、電源が遮断される。

第３図の場合、電圧比較Ｉ Ｃ２０’にはコンデンサ１
２の放電機能がないので、電源が遮断された後、ダイオ
ード１１′と抵抗９を介して蓄積電荷が放電される。

その他の動作については第２図と同一である。

以上の説明から明らかなように本発明によれば以下の効
果を奏する。

■ 電源スィッチの動作所要時間に影響されずに確実な
動作が保証できる。

２ コンデンサの端子電圧がゼナダイオードのゼナ電圧
に達するまでは、トランジスタがオフしていてもサイリ
スタはオフしているので、電源投入直後トランジスタの
ベース電流が少なくてオンできずサイリスタを誤トリガ
する危険性が全くない。

３ タイマー動作時、トランジスタがサイリスタのゲー
ト・カソードを短絡しているので、電源から侵入するサ
ージ電圧や雑音に対してサイリスタが誤トリガする危険
性が極めて少ない。

４ サイリスクのトリガ電流を十分確保できる。

【図面の簡単な説明】

第１図は従来の時限装置の電気回路図、第２図は本発明
の一実施例を示す時限装置の電気回路図、第３図は本発
明の他の実施例を示す時限装置の電気回路図である。

Claims (1)

【特許請求の範囲】
1. １ 電源スィッチを介して交流電源に接続された励磁ソ
   レノイドとシリコン制御整流素子の直列回路と、抵抗と
   コンデンサからなる積分回路のコンデンサの端子電圧を
   検出する電圧比較器および前記コンデンサが充電された
   時の電圧比較器の出力でオフする半導体スイッチング素
   子からなるＣＲタイマー回路と、このＣＲタイマー回路
   に定電圧電源を供給する定電圧ダイオードと前記シリコ
   ン制御整流素子のゲート端子との直列回路とを備え、前
   記半導体スイッチング素子により前記シリコン制御整流
   素子のゲート信号を制御するとともに、前記コンデンサ
   が充電された時前記シリコン制御整流素子をターンオン
   させ、前記励磁ソレノイドにより電源スィッチを遮断す
   るようにした時限装置。