JPS592403B2

JPS592403B2 - 増幅器の負荷保護回路

Info

Publication number: JPS592403B2
Application number: JP53037770A
Authority: JP
Inventors: 浩保山口
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1978-03-31
Filing date: 1978-03-31
Publication date: 1984-01-18
Also published as: JPS54129957A

Description

【発明の詳細な説明】この発明は特にスピーカ保護回路に好適する増幅器の負
荷保護回路の改良に関する。

一般にステレオ再生装置においてはメインアンプ出力の
動作点、負荷インピーダンス、熱等の異常を検出するこ
とにより、アンプとスピーカとの間を遮断してスピーカ
が過大電流で破壊されるのを防止する如くしたいわゆる
スピーカ保護回路が用いられている。

そして、この場合スピーカ保護回路は一度遮断動作を行
なうとそれを記憶しておいて電源スィッチをオフにする
か、あるいはリセット用のスイッチを押さない限り再び
接続状態に復帰されないようになされているのが通常で
ある。

しかしながら、このような従来のスピーカ保護回路にあ
っては電源スィッチをオンにしたとき、アンプが定常状
態に入るまでにいわゆるポツプノイズが発生するため保
護回路が誤動作してしまって、いつまでたってもアンプ
出力がスピーカに供給されないといった不都合な問題を
有していた。

またこのように半永久的な記憶をせずに一定時間のみ保
護を行なうものにあっては、ポツプノイズによって保護
機能が働いてアンプ出力がスピーカに供給されるまでの
時間が非常に長くなってしまうという問題もあった。

そこで、この発明は以上のような点に鑑みてなされたも
ので、遮断動作状態を記憶する半永久的な記憶装置を設
けた場合でもこの記憶装置が電源投入時には一時的に機
能しないようにすることにより、ポツプノイズによる誤
動作を簡易に且つ確実に防止して上記のような不都合な
問題を解消し得るようにした極めて良好なる増幅器の負
荷保護回路を提供することを目的としている。

以下図面を参照してこの発明の一実施例につき詳細に説
明する。

すなわち、第１図に示すようにメインアンプ１１の出力
端は後述するリレー１２を介して負荷となるスピーカＳ
Ｐに接続されると共に、抵抗ＲおよびコンデンサＣでな
るローパスフィルタ１３を介して直流電位検出回路１４
の入力端に接続される。

そして、この直流電位検出回路１４の出力端は前記メイ
ンアンプ１１の損失電力、熱、負荷インピーダンス等の
異常を検出する異常検出回路１５からの出力端と共に記
憶装置を構成するフリップフロップ１６の入力端に接続
される。

ここで、フリップフロップ１６はリセット回路１７から
リセット信号およびオンヒビット回路１８からインヒビ
ット信号が供給されるようになされていると共に、リレ
ー駆動回路１９に異常検出信号やリセット信号を供給す
る如くなされている。

一方、前記リレー駆動回路１９はリレーに、の励磁コイ
ルを介して電源端子ＶＯＯに接続されると共にその直列
路に遅延回路２０が接続されている。

また、この遅延回路２０はインヒビット回路１８を介し
て前記フリップフロップ１６にも接続されている。

而して以上のような構成において、図示しない電源スィ
ッチが投入されると、リレー１２の励磁コイルおよびリ
レー駆動回路１９の直列路に挿入される遅延回路２０に
よって例えば数秒程度の一定時間後にリレー駆動回路１
９が動作し、リレー１２の励磁コイルが励磁状態となっ
てその接点が閉じられることにより、メインアンプ１１
からの出力信号がスピーカＳＰに供給される。

ここで、遅延時間は電源投入後アンプが定常状態に達す
るまでの間に生じるポツプノイズをスピーカから出さな
いようにするために、通常のアンプが定常状態となるに
必要な１秒程度であればよい。

そして、このような定常動作状態にあるとき直流電位検
出回路１４でメインアンプ１１出力端における直流電位
の異常やメインアンプ１１の損失電力、熱、負荷インピ
ーダンス等の異常がそれ用の異常検出回路１５で検出さ
れると、その検出信号によりフリップフロップ１６がセ
ットされる。

すると、このフリップフロップ１６からのセット信号に
よってリレー駆動回路１９が停止され、リレー１２の励
磁コイルが消磁状態となってその接点が開かられること
により、メインアンプ１１とスピーカＳＰとの間が遮断
されるので負荷となるスピーカＳＰが保護される。

また、このような保護動作状態にあるとき図示しない外
部のリセット操作子を介してリセット回路１γからリセ
ット信号をフリップフロップ１６に与えてやれば、遅延
回路２０の働きによって一定時間遅延された後にリレー
駆動回路１９が動作し、以下前述と同様にしてリレー１
２の接点が閉じられるので再び定常状態に復帰せしめる
ことができる。

これは、電源スィッチが開放された場合も同様である。

次にインヒビット回路１８の作用について説明すると、
これはメインアンプ１１の出力端における直流電位を検
出する直流電位検出回路１４が交流信号によって誤動作
しないように設けられる通常ＣＲ構成の（ハイカット）
ローパスフィルタ１３でもって、電源投入時に生じる誤
動作を防止するためのものである。

すなわち、電源投入時に生じるメインアンプ１１からの
ポツプノイズによってローパスフィルタ１３を構成する
コンデンサＣに充電が起きてしまうと、前述したように
遅延回路２０の働きによってリレー１２の動作を遅らそ
うとしても、それまでに直流電位検出回路１４による直
流電位の検出が行なわれてしまうために、若しインヒビ
ット回路１８が無かったとするとフリップフロップ１６
がリセットされてリレー駆動回路１９がいつまでたって
も動作されなくなるのを防止するものである。

つまり、インヒビット回路１８は電源が投入されてメイ
ンアンプ１１とスピーカＳＰが接続されるまでの間に記
憶装置となるフリップフロップ１６がセットされるのを
禁止するために設けられるもので、この場合は遅延回路
２０が動作している間フリップフロップ１６に対してイ
ンヒビット信号を供給する如くなされている。

換言すればリレー１２の接点が開放されている間はメイ
ンアンプ１１とスピーカＳＰとは遮断されているので保
護動作を行なう必要がないからであり、リレー１２の接
点が閉成されると略同時かそれよりも少し前に各検出回
路１４，１５からの検出信号によって保護動作に入れる
ようにインヒビット信号の期間を定めておけば保護動作
には何んら問題を生じないですませることができる。

第２図は以上のような実施例の具体的構成を示すもので
、第１図の各部と同一部分については同一符号が付され
ている。

そして、メインアンプ１１の出力端に接続されたローパ
スフィルタ１２を構成する抵抗ＲとコンデンサＣの接続
中点にペースまたはエミッタが接続されるエミッタ接地
形のＮＰＮトランジスタＱ１およびベース接地形の
ＰＮＰトランジスタＱ２は直流電位検出回路１４を構成
するもので、それぞれ正負の直流電位を検出するもので
ある。

また、これらのトランジスタＱｌ、Ｑ２の共通コレクタ
にベースが接続されたＰＮＰｌ−ランジスタＱ３は増
幅用のもので、それのコレクタからリセット防止用のダ
イオードＤ１を介してフリップフロップ１６を構成する
ＰＮＰおよびＮＰＮｌ−ランジスタＱ４、Ｑ５が接
続される。

このフリップフロップ１６の出力はリレー制御用のＮＰ
Ｎｌ−ランジスタＱ６を介してリレー駆動回路１９を
構成するＮＰＮｌ−ランジスタＱ７．Ｑ８に接続される
。

図中、抵抗Ｒ１とコンデンサＣ７とが遅延回路２０を構
成するもので、ＮＰＮトランジスタＱ、が遅延検出用と
なり且つＰＮＰＩ−ランジスタＱ１０がインヒビット
回路１８となるものである。

而して、以上の構成において電源投入時は遅延回路２０
を構成する抵抗Ｒ１、コンデンサＣ１とで定まる充電時
定数により遅延がなされる。

この状態ではトランジスタＱ７．Ｑ８．Ｑ、がオフで且
つＱｌｏがオンであって、インヒビツト動作状態にある
。

そして、コンデンサＣ１の電位が約２ＶＢＢ（ＶＢＥは
トランジスタのペースエミッタ間電圧）になるとリレー
駆動回路１９を構成するトランジスタＱ７．Ｑ８が動作
してリレー１２が一オン状態となる。

また、これと略同時に遅延検出用トランジスタＱ、がオ
ンしてインヒビット回路１８を構成するトランジスタＱ
１ｏがオフ状態となるものであり、以下は前述した実施
例の動作と同様な動作を行なうことができる。

なお、以上においてインヒビット回路１８はその出力で
フリップフロップ１６の入力を遮断する代りに、直流電
位検出回路１４人力を短絡するようにしてもよい。

また、内部で異常検出回数をカウントしてＮ回目（Ｎ２
２）に保護動作を行なうようにしてもよい。

そしてインヒビット回路１８を駆動するための制御信号
は遅延回路２０またはリレー回路から取り出すようにし
てもよく、あるいはリレー回路の遅延とは独立した時定
数回路で実現するようにしてもよい。

さらには、第３図に示すように直流電位検出回路１４′
をメインアンプ１１の出力端でリレー１２′の接点が挿
入された後のスピーカＳＰ寄り側に接続するようにすれ
ばインヒビット回路１８を省略することができる。

この場合、図中のＲＬ′はスピーカＳＰが接続されてい
ないときに直流電位を供給するダミー抵抗であり、その
値は負荷インピーダンスより大きな値に選定するものと
する。

さらにまた１１以上におけるリレーに１に代えて例えは
半導体スイッチ等の他のスイチング回路を用いてもよい
。

そして、以上のようなこの発明による保護回路はメイン
アンプに接続されるスピーカの保護回路として好適する
ものであるが、これに限らず広く一般の負荷保護回路に
適用し得ることは言う迄もない。

従って以上詳述したようにこの発明によれば、遮断動作
状態を記憶する半永久的な記憶装置を設けた場合でもこ
の記憶装置が電源投入時には一時的に機能しないように
することにより、ポツプノイズによる誤動作を簡易に且
つ確実に防止して、従来のような不都合な問題を解消し
得るようにした極めて良好なる増幅器の負荷保護回路を
提供することが可能となる。

【図面の簡単な説明】

第１図はこの発明に係る増幅器の負荷保護回路の一実施
例を示す構成図、第２図は同実施例の具体的構成を示す
結線図、第３図は他の実施例を示す要部の結線図である
。１１・・・・・・メインアップ、１２・・・・・・リレ
ー、ＳＰ・・・・・・スピーカ、１３・・・・・・ロー
パスフィルタ、１４・・・・・・直流電位検出回路、１
５・・・・・・異常検出回路、１６・・・・・・フリッ
プフロップ、１１・・・・・・リセット回路、１８・・
・・・・インヒビット回路、１９・・・・・・リレー駆
動回路、２０・・・・・・遅延回路。

Claims

【特許請求の範囲】

１増幅器と、この増幅器の出力信号から直流成分を抽
出する抵抗とコンデンサからなるローパスフィルタと、
このローパスフィルタからの直流成分の異常電位を検出
する直流電位検出回路と、前記増幅器および該増幅器の
出力端に接続される負荷との間を断接するスイッチング
回路と、このスイッチング回路からの異常電位検出信号
の有無により断状態、接状態に駆動する駆動回路と、こ
の駆動回路を介して前記スイッチング回路を電源投入時
に一定時間遅延させてから接状態とする遅延回路による
遅延期間中、実質的に前記駆動回路に対して前記直流電
位検出回路からの異常電位検出信号が加わることを禁止
するインヒビット回路とを具備してなることを特徴とす
る増幅器の負荷保護回路。