JPS59232494A - Method of producing multilayer printed circuit board - Google Patents

Method of producing multilayer printed circuit board

Info

Publication number
JPS59232494A
JPS59232494A JP10687083A JP10687083A JPS59232494A JP S59232494 A JPS59232494 A JP S59232494A JP 10687083 A JP10687083 A JP 10687083A JP 10687083 A JP10687083 A JP 10687083A JP S59232494 A JPS59232494 A JP S59232494A
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
metal foil
solder
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10687083A
Other languages
Japanese (ja)
Inventor
徹 樋口
村上 久男
武司 加納
慧 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10687083A priority Critical patent/JPS59232494A/en
Publication of JPS59232494A publication Critical patent/JPS59232494A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は多層印刷配線板の!li!!遣方法に関するも
のである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a multilayer printed wiring board! li! ! It is related to the method of sending.

〔背景技術〕[Background technology]

多層印刷配線板の製造方法として、本出願人は昭和58
年5月14日付で多層配線が容易vr−形戊でき、しか
も0顆性が高くまfc安価に製造することができる多層
印刷配線板の製造方法を提供した。この方法は、第1図
に示すように、表面に第1の配線パターy(1)が形成
さi″した配線基板12)上にスルーホール(3)が穿
孔された電気絶縁層付金属箔(4)を金属箔(6)が表
面側にくるように重ねて積層一体化すると共にスルーホ
ール(3)?第1の配線パターンi11位置に合わせ(
第1図(b))、次いで金属箔(6)の表面にエツチン
グレジスト16)をスルーホールランド(lO)を含む
ノーターン形状に塗布しく第1図(C))、その後工署
シチyグにて金属箔(5)K第2の配線パターy i7
)を形成し、次いで11υチー、Iジレジスト(6)を
除去した後(第1図(d))、スルーホール(3)内に
導電材料(9)を充填して第1の配線パターンfllと
第2の配線パターニア(7)を電気的に接続するように
したものである(第1図(e))。図中031は電気絶
縁層である。しかし乍ら、この方法でけスルーホール(
3)内に充填したエツチングレジスト(6)の硬化時間
が遅いために、その後の工・リチンジ液の吹付けにより
金属箔(51ft工・ソチフジする際に工・ソチーJジ
レジストj6125;とり、てスルーホールランド(1
0)がエッチ、7ジされてし1つという欠点があり、ま
た十分に工1ソチンタしシスト161を硬化させようと
すれは、乾燥時間か長時間必要となってコスト71νづ
の要因になり、またits板特板圧性影響を及ぼすとい
う欠点があった。
As a method for manufacturing multilayer printed wiring boards, the applicant has developed
To provide a method for manufacturing a multilayer printed wiring board, dated May 14, 2007, which allows multilayer wiring to be easily formed into a vr-shape, has high zero-conductivity, and can be manufactured at low cost. As shown in FIG. 1, this method uses a metal foil with an electrically insulating layer on which a first wiring pattern y(1) is formed on the surface of the wiring board 12) and a through hole (3) is formed on the wiring board 12). (4) are stacked and integrated so that the metal foil (6) is on the front side, and aligned with the through hole (3)?first wiring pattern i11 position (
Figure 1 (b)), then apply etching resist 16) on the surface of the metal foil (6) in a no-turn shape including through-hole lands (Figure 1 (C)), and then apply it to the construction site. metal foil (5) K second wiring pattern y i7
), and then after removing the 11υ and I resists (6) (Fig. 1(d)), the through holes (3) are filled with a conductive material (9) to form the first wiring pattern full. The second wiring pattern (7) is electrically connected (FIG. 1(e)). In the figure, 031 is an electrical insulating layer. However, this method does not allow through-holes (
3) Due to the slow hardening time of the etching resist (6) filled in the metal foil (51 ft.), the hardening time of the etching resist (6) was slow. Holland (1
0) has been etched and dried, and if the cyst 161 is to be thoroughly etched and hardened, a long drying time is required, which is a factor contributing to the cost of 71ν. Also, there was a drawback that it affected the pressure properties of the special plate.

〔発明の目的〕[Purpose of the invention]

本発明はと薊の点に鑑みて成されたものであって、金属
箔の表面を工・ニノチンタして配線J\ターンを形状す
るにあたってス1し一ホールランドがエッチ−Jジされ
ることがなく、しかも短時間でスルーホールランドを保
護することができる多層印刷配線板の製造方法を提供す
ることを目的とするものである10 〔発明の開示〕 すなわち、本発明は表面に第1の配線SSSタクシ1)
が形成さhた配線基b212) Jl:にスルーホール
(3)が穿孔さfまた電気絶縁層付合IA箔(41を金
属箔(5)が表面側にくるようVC哨ねてIi埜層一体
化すると共にスルーホール、3)f第1の配線パターン
(1)位置に合わせ、次いで金属箔(5)の表面にエツ
チングレジスト(6)をパターン形状に塗布すると共に
、ス;し−ホー;レランドtio+のエラ千ンジレジス
トに半田(8)を使用して第1の配線パターンfi+と
金属箔(5)とを電気的に接続し、次いでエッチシ/)
vcて金属箔(5)K第2の配線パター、、I(7)を
形成し、その後半田以外のエッチ−Jジレジスト:6)
を除去することを特徴とする多層印刷配線板のg遣方法
によりt記目的を達I況したものである。
The present invention has been made in view of the above points, and is that when shaping the surface of a metal foil to form a wiring J\turn, one hole land is etched. It is an object of the present invention to provide a method for manufacturing a multilayer printed wiring board that can protect through-hole lands in a short time without causing damage to the through-hole lands. Wiring SSS taxi 1)
A through hole (3) is drilled in the wiring board (B212) Jl: and the IA foil (41) with an electrical insulating layer is placed on the VC layer so that the metal foil (5) is on the front side. 3) Align with the position of the first wiring pattern (1), and then apply etching resist (6) in a pattern shape to the surface of the metal foil (5), and make a through hole. The first wiring pattern fi+ and the metal foil (5) are electrically connected using solder (8) on the edge resist of Leland tio+, and then etched/)
VC to form metal foil (5) K second wiring pattern, I (7), then etch other than solder - J diresist: 6)
This objective has been achieved by a method for producing a multilayer printed wiring board, which is characterized by removing the .

以下本発明の詳細な説明する。配線基板(2)としては
、何ら限定するものではな^が例えば金属ベース基イ及
、(コ脂基板、フレ+シプル基板、あるいはそhらの片
面基板、両面基板、両面スルーホール基板等を使用する
ことができ、表面には第2図(a)VC示すように・第
1の配・、泉パターン+11が形成しである。この配線
基4’1lii21の、IjC第2図(b)に示すよう
にスルーホール、3)が穿孔された電気絶縁層付企届箔
(4)を金属箔(5)が表面側にくるように重ねて積層
一体化すると共にス!し一ホー+b13)&@1の配線
パター>Il、)位置に合わせる。ここで、電気絶縁層
(13)としては#J脂伶布層やづりつレタ等で形成す
ることができる。次に、金属箔(5)の表面にエラ子ン
タレジスト(6)をスルーホール(3)を含むようにパ
ターン形状[塗布する(同図(C)、(d))。その際
、ス1し一ホールランド(1ωの工暴ソチ−7ジしシス
トとしては半田(8)を用いるものであり、半田+81
 VCよって上記第1の配線パター、7111と金属箔
(5)を電気的に接続するものである。ここで半田(8
)は表面K Xi出するようにスルーホールランド(1
0)に塗布するようにしても良い。次に、エッチ:7り
にて金属箔(5)に@2の配線パターy(7)を形成す
る。ここで、工・υ予ンジ液としては、過硫安液や’P
 f17カリ液等のソフトエツチシジ液を用いるのが好
ましい。もちろん、市りDム酸hリウへ液、化リン酸溶
液・濃硫酸混合液を用いても良いが、半田(8)が表面
に露出する場合には半田(8)が侵される恐れがあるの
でソフト工・ソチンジ液を用いるのが良い。次に、スル
ーホールランド(10)に塗着された半田(81ft除
くエツチングレジスト1G)を除去するものである。
The present invention will be explained in detail below. The wiring board (2) is not limited in any way, but may include, for example, a metal-based board, a plastic board, a flexible board, a single-sided board, a double-sided board, a double-sided through-hole board, etc. As shown in FIG. 2(a) VC, a spring pattern +11 is formed on the surface of the wiring board 4'1lii21 as shown in FIG. 2(b). As shown in Figure 2, the electrically insulating layered planning foil (4) with through holes 3) are stacked so that the metal foil (5) is on the front side and integrated. Align with the wiring pattern >Il,) position of Shiichiho+b13)&@1. Here, the electrical insulating layer (13) can be formed of a #J resin cloth layer, a sand lettering, or the like. Next, a patterned resist (6) is applied to the surface of the metal foil (5) so as to include the through holes (3) ((C) and (d) in the same figure). At that time, solder (8) is used as the 1-hole land (1ω's Kobo Sochi-7 and the cyst, and solder + 81
The VC electrically connects the first wiring pattern 7111 and the metal foil (5). Here, solder (8
) is a through-hole land (1
0) may be applied. Next, a @2 wiring pattern y (7) is formed on the metal foil (5) by etching. Here, as the pre-treatment liquid, ammonium persulfate solution and 'P
It is preferable to use a soft etch solution such as f17 potash solution. Of course, you can also use a commercially available dihydrogen acid solution, a phosphoric acid solution, and a concentrated sulfuric acid mixture, but if the solder (8) is exposed to the surface, there is a risk that the solder (8) will be corroded. Therefore, it is better to use Sochinji liquid. Next, the solder (etching resist 1G except for 81 ft) applied to the through hole land (10) is removed.

しかして、金属箔15)の表面vc第2の配線パターy
(7)を形成するfcめに塗布する工もりチンジレジス
ト1G)のうち、ス1し−ホールランド(101のエツ
チングレジスト(6)として半田(8)を用いることに
より、短時間でスルーホールランド(lO)を保護する
ことができるものであり、しかもその後のエラ千シジ液
の吹付けによって半田(8)がスルーホールランド(1
0)から剥がれるということがなく、スルーホールラン
ド(10)がエツチングされるということがないもので
ある。)iた、スルーホール(3)内に充填され念半田
(8)は第一の配−線パターン(1)と金属箔(5)と
を導電し、その後金属箔(5)に第2の配線J\ター−
、(71k形成することにより、第1の配線JSターy
 11)と第2・の配線バターy (7)とを半田(8
)で電値的に接続することができるものである。このよ
うにして、上下層の配線パターンill F71を接続
して多/imの印刷配線板f製造することができるもの
である。なお、と記実施例では配線h(板(2)の片面
にのみ多層の配線パターン(7)を形1狡するようにし
たが両面に配・保ノ\ターン(7)を形成するようにし
ても良い。
Therefore, the surface vc second wiring pattern y of the metal foil 15)
By using solder (8) as the etching resist (6) for hole land (101), through-hole land can be applied in a short time. (lO), and the solder (8) can be protected from the through-hole land (1
The through hole land (10) will not be peeled off from the through hole land (10) and the through hole land (10) will not be etched. ) The solder (8) filled in the through hole (3) conducts the first wiring pattern (1) and the metal foil (5), and then the second wiring pattern is applied to the metal foil (5). Wiring J\ter-
, (by forming 71k, the first wiring JS pattern y
11) and the second wiring butter y (7) by soldering (8
) can be electrically connected. In this way, a multi/im printed wiring board f can be manufactured by connecting the upper and lower wiring patterns ill F71. In addition, in the above embodiment, the multilayer wiring pattern (7) was formed only on one side of the wiring h (board (2)), but the wiring pattern (7) was formed on both sides. It's okay.

以下本発明分実施例に基いて具体的ンζ説明する〈実施
例〉 厚さ1.6 tagの片面銅張エポ+シ樹脂積+n板を
ベースとする配線基板の表面に第2図(2)で示しフヒ
ように配線パター2/分形成し、次に、スルーホールが
穿孔されたエボ+シ愼脂層付厚さ35ミクロンの銅箔を
配線基板の表1mに載置する七共にスルーホールと配線
パターンとの位首を合わせてれ1層一体化した。次に、
銅;で1の表面に工・ソチンジレジストを塗布すると共
にスルーホールランドに半田金塗布した後、銅::11
をエッチ?7ジ処理してC4,W箔に第2の配線パター
ンを形成し、その後半田以外のエツチングレジスト分除
去して嘉lの配線パターンと第2の配線パター:/が半
田で1夛続された多層印刷配線板を得た。
The present invention will be specifically explained below based on examples. ) A wiring pattern is formed for 2 minutes as shown in Fig. 2. Next, a copper foil with a thickness of 35 microns with an evo + resin layer with through holes drilled is placed on the top 1 m of the wiring board. The holes and wiring patterns were aligned and integrated into one layer. next,
Copper: After coating the surface of 1 with soldering resist and applying solder gold on the through-hole land, copper::11
Sex? A second wiring pattern was formed on the C4 and W foils by 7 steps, and then the etching resist other than the solder was removed, and the wiring pattern and the second wiring pattern: / were connected with solder. A multilayer printed wiring board was obtained.

得られた多層印刷配線板はその第2の配線パターンのス
ルーホールランドがエツチングさhていず信頼性が高い
ものであり、しかも短時間で安価に製造することカニで
きるものであった。
The obtained multilayer printed wiring board had high reliability as the through-hole lands of the second wiring pattern were not etched, and could be manufactured in a short time and at low cost.

〔発明の効果〕〔Effect of the invention〕

h記のように本発明は、金属箔の表面にエツチングレジ
ストをパターン形状に塗布すると共に、スジ−ホールラ
ンドの工・ソチングレジストに半田を使用して第1の配
線ノーターンと金属箔七を電気的に接続し、次いでエツ
チングにて金属箔に第2の配線パターンを形成し、その
後半田以外のエツチングレジストを除去するようにした
ので、半田でスルーホールランドを保護してスルーホー
ルランドが工1ソチングされるのを防ぐことができる上
に、短時間でスジ−ホールランドを保護してコストタウ
シにも寄与するものであり、しかも半田で第1の配線ノ
ーターンと第2の配線パターンの電気接続を同時に行な
うことができるものである。
As shown in section h, the present invention applies an etching resist to the surface of the metal foil in a pattern shape, and also uses solder to the machining/sawching resist of the striped hole land to connect the first wiring no-turn and the metal foil 7. After electrical connection was made, a second wiring pattern was formed on the metal foil by etching, and then the etching resist other than the solder was removed, so the through-hole land was protected with solder and the through-hole land was finished. In addition to being able to prevent soldering, it also protects the stripe-hole land in a short time and contributes to cost savings.Moreover, it is possible to electrically connect the first wiring no-turn and the second wiring pattern with solder. can be done at the same time.

【図面の簡単な説明】 第1図(a)乃至(e) //i従来例の製造法を示す
一部切欠断面図、第2図(a3乃至(e)は本発明−実
施例の製造法を示す一部明欠[断面図である。 (1)は第1の配線パターン、(2)は配線箔板、(3
)はスルーホール、(4)は電斃絶縁層付金属箔、(6
)は金属箔、161は工・リチンジレジスト、(7)は
第2の配線パターy、(8)は半田、101はスルーポ
ールランドで;jf) h。 代理人 弁理士  石 1)し 七 ij> l  !
[BRIEF DESCRIPTION OF THE DRAWINGS] Fig. 1 (a) to (e) //i Partially cutaway sectional views showing the manufacturing method of the conventional example, and Fig. 2 (a3 to (e)) the manufacturing method of the present invention-embodiment. (1) is the first wiring pattern, (2) is the wiring foil board, (3
) is a through hole, (4) is a metal foil with electric insulation layer, (6
) is a metal foil, 161 is a process/rechinji resist, (7) is a second wiring pattern y, (8) is a solder, and 101 is a through pole land; jf) h. Agent Patent Attorney Ishi 1) Shi 7ij>l!

Claims (1)

【特許請求の範囲】[Claims] (1)表面に第1の配線パターンが形成されプと配線基
板上にスルーホールが穿孔された電気絶縁層付金属9百
を金属油が表面l1IIIにくるように市ねて積層一体
化すると共にスルーホールを第1の配線パターン位買に
合わせ、次いで金属箔の表面にエッチyジレジスト全パ
ターシ形状に塗布すると共に、スルーホールランドのエ
ツチングレジストに半田ケ使HJ して第1の配線パタ
ーyと金属96とを電気的に接続し、次いでエツチング
にて金属箔に第2の配線バターニアをル成し、その後半
田以外のエツチングしシストを除去することを特徴とす
る多層印刷配線板の製造方法。
(1) 900 pieces of metal with an electrically insulating layer on which a first wiring pattern is formed on the surface and through-holes formed on the wiring board are laminated and integrated so that the metal oil is on the surface. Align the through holes with the first wiring pattern, then apply etch resist to the entire pattern shape on the surface of the metal foil, and apply solder to the etching resist of the through hole land to form the first wiring pattern y. A method for manufacturing a multilayer printed wiring board, which comprises electrically connecting a metal 96, forming a second wiring pattern on the metal foil by etching, and then etching other than the solder to remove cysts.
JP10687083A 1983-06-15 1983-06-15 Method of producing multilayer printed circuit board Pending JPS59232494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10687083A JPS59232494A (en) 1983-06-15 1983-06-15 Method of producing multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10687083A JPS59232494A (en) 1983-06-15 1983-06-15 Method of producing multilayer printed circuit board

Publications (1)

Publication Number Publication Date
JPS59232494A true JPS59232494A (en) 1984-12-27

Family

ID=14444569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10687083A Pending JPS59232494A (en) 1983-06-15 1983-06-15 Method of producing multilayer printed circuit board

Country Status (1)

Country Link
JP (1) JPS59232494A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212983U (en) * 1985-07-05 1987-01-26

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212983U (en) * 1985-07-05 1987-01-26

Similar Documents

Publication Publication Date Title
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JPH0240230B2 (en)
JPS59232494A (en) Method of producing multilayer printed circuit board
JPS58141594A (en) Method of connecting both sides of printed circuit board
JPS58132988A (en) Method of producing printed circuit board
JPS648478B2 (en)
JPH0432556B2 (en)
JP2000307217A (en) Forming method of wiring pattern and semiconductor device
JPS6372189A (en) Manufacture of circuit board
JPS6141303B2 (en)
JPS61131596A (en) Manufacture of multilayer interconnection board
JPS59232493A (en) Method of producing multilayer printed circuit board
JPH069292B2 (en) Printed wiring board manufacturing method
JPH0229739Y2 (en)
JPS59198791A (en) Circuit board
GB1145771A (en) Electrical circuit boards
JPS5877287A (en) Method of producing printed circuit board
JPS61123197A (en) Manufacture of printed wiring board
JPS58225697A (en) Method of producing metal base printed circuit board
JPS59232491A (en) Method of producing multilayer printed circuit board
JPS61171194A (en) Manufacture of printed circuit board
JP2004095914A (en) Printed wiring board and its manufacturing method
JPS59175797A (en) Method of producing multilayer printed plate
JPS6024088A (en) Method of producing testing printed board
JPH01278798A (en) Manufacture of rigid flexible wiring board