JPS59231459A - Testing apparatus - Google Patents

Testing apparatus

Info

Publication number
JPS59231459A
JPS59231459A JP58105822A JP10582283A JPS59231459A JP S59231459 A JPS59231459 A JP S59231459A JP 58105822 A JP58105822 A JP 58105822A JP 10582283 A JP10582283 A JP 10582283A JP S59231459 A JPS59231459 A JP S59231459A
Authority
JP
Japan
Prior art keywords
test
voltage
circuit
circuit under
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58105822A
Other languages
Japanese (ja)
Inventor
Kenji Hida
飛田 賢治
Teruo Isobe
磯部 輝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58105822A priority Critical patent/JPS59231459A/en
Publication of JPS59231459A publication Critical patent/JPS59231459A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To rapidly test the DC characteristics of a low current consumption type electronic circuit such as a C-MOS type semiconductor integrated circuit, by applying predetermined voltage to a circuit to be tested. CONSTITUTION:The output of a test power source Ei is applied to a circuit 10 to be tested through a switching circuit S1, a resistor R and a testing connection cable 30 and the electrical state of the circuit 10 to be tested is observed by the voltage measuring means 22 and a current measuring means 24 of a testing apparatus 20. The test power source Ei temporarily outputs high voltage Vh in the initial stage and a time is controlled by a timing circuit TM. The speed of the charging to a capacity Cf belonging to the connection cable 30 is accelerated and, directly after said voltage Vh is returned to usual testing voltage Vi, a measurable state is brought about and a testing time is shortened to a large extent.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔技術分野〕 この発明は、測定技術さらには電子回路のテストに適用
して特に有効な技術に関するもので、たとえば、0−M
OS (相補型−金属一絶縁物一半導体)型半導体集積
回路などのどとき低を流消費型電子回路におけるテスト
に利用して有効な技術に関するものである。 〔背景技術〕 本発明者は、測定技術、特に、C−MO8型半導体集積
回路のごとき低電流消費型電子回路のテスト技術につい
て以下に述べるような技術を開発した。 すなわち、テスト用の所定の電圧を発生するテスト電源
を有し、被テスト回路に上記テスト電源からのテスト’
に圧を印加して該被テスI・回路の電気的特性を測定す
ると(・うものである。こ才りについて、さらに詳細に
説明すると以下のと分りである。 先ず、第1図は、0−MO8型半導体集積回路のごとき
低電流消費型電子回路の電気的特性をテストする装置の
一例を示す。同図に示すテスト装置20は、主に霜、流
消費の不埒な0−ki OS型半導体集積回路の直流特
性をテストするために構成てれたものである。 上記テスト装置20は、テスト電源Et−抵抗R、スイ
ッチング回路S1、電圧測定手段22および電流測定手
段24などを有する。テスト電源)y+は一定のテスト
用電圧v1を発生する。この電圧Viは、スイッチング
回路S1および抵抗Rを通し又テスト端子T Pに出力
され、石らにテスト用の接続ケーブル30を通L−(被
テスト回路10の被テスト端子に与えられる。これによ
り、被テスト回路10側の電気的な状態が、テスト装置
20側の電圧測定手段22および電流測定手段24によ
って観測されるようになる。 第2図は、上記テスト装置20の動作例を示す。 上記テスト電圧Viは、被テスト回路]0の種類および
テスト内容などに応じてあらかじめ所定の電圧Vi に
クランプされている。そして、このクランプさ才またテ
スト電圧V】が上記ケーブル30な介しーて被テスト回
路10側に印カロされる。 これにより、テスト装置20側のテスト端子TPからは
、被テスト回路]Oの電気的状態に応l〕1こなんらか
の回路電圧Vxが観測きれる。また、テスト装置20側
の抵抗Rの両端からは、被テスト回路10の電気的状態
に応じたなんらかの回路電流Ixが観測される。このよ
うに1〜゛C、観測される電圧VXあるいは電流Ixブ
;Hとにより、被テスト回路10の電気的特性、特にi
「■流行性が測定でれる。そして、その被テスト回路1
0のテストが行なわれる。 しかしかかる技術におし・では、テスト装置20と被テ
スト回路10間に寄生する容量、特に装置20と回路1
0間の接続用ケーブル30に寄生する容量Ofプエどに
よって、テスト装置20側にて観測σれる状態が安定す
るのに時間がかかり、このため測定を短時間に効率良(
行Al:うことができないという問題点が生ずると℃・
うことが本発明者によってあきらかとでれた。 〔発明の目的〕 本発明σ)一つの目的は、テストを短時間に行なうこと
ができろようにしたテスト装置を提供することにある。 本発明の一つの目的は、テストを短時間に行なうことが
できるようにしたテスト技術を提供するものである。 また、本発明の一つの目的は、テスト電圧の印加後にた
だちに測定が行′t.
[Technical Field] The present invention relates to measurement technology and technology that is particularly effective when applied to electronic circuit testing, such as 0-M
The present invention relates to a technique that is effective for testing low current consumption type electronic circuits such as OS (complementary-metal-insulator-semiconductor) type semiconductor integrated circuits. [Background Art] The present inventor has developed the following technology regarding measurement technology, particularly testing technology for low current consumption electronic circuits such as C-MO8 type semiconductor integrated circuits. That is, it has a test power supply that generates a predetermined voltage for testing, and the circuit under test is supplied with the test voltage from the test power supply.
When we measure the electrical characteristics of the circuit under test by applying pressure to the An example of an apparatus for testing the electrical characteristics of a low current consumption type electronic circuit such as a 0-MO8 type semiconductor integrated circuit is shown. The test apparatus 20 includes a test power supply Et-resistor R, a switching circuit S1, a voltage measuring means 22, a current measuring means 24, and the like. Test power supply) y+ generates a constant test voltage v1. This voltage Vi passes through the switching circuit S1 and the resistor R and is output to the test terminal TP, and is then passed through the test connection cable 30 and applied to the terminal under test of the circuit under test 10. , the electrical state of the circuit under test 10 is observed by the voltage measuring means 22 and current measuring means 24 of the test apparatus 20. FIG. 2 shows an example of the operation of the test apparatus 20. The test voltage Vi is clamped in advance to a predetermined voltage Vi depending on the type of circuit under test and the content of the test. The voltage is applied to the circuit under test 10. As a result, some circuit voltage Vx can be observed from the test terminal TP on the test device 20 side, depending on the electrical state of the circuit under test. A certain circuit current Ix depending on the electrical state of the circuit under test 10 is observed from both ends of the resistor R on the test device 20 side.In this way, from 1 to ゛C, the observed voltage VX or current Ix block; H, the electrical characteristics of the circuit under test 10, especially i
``■Popularity can be measured.Then, the circuit under test 1
A test for 0 is performed. However, in this technique, the parasitic capacitance between the test device 20 and the circuit under test 10, especially the device 20 and the circuit 1
Due to the parasitic capacitance of the connection cable 30 between
Row Al: When a problem arises that it is not possible to
The inventor has clearly determined that this is the case. [Objects of the Invention] One object of the present invention σ) is to provide a test device that can perform tests in a short time. One object of the present invention is to provide a test technique that allows testing to be performed in a short time. It is also an object of the present invention to carry out measurements immediately after application of the test voltage.

【えるようにしたテスト技術を提供するものである。 さらに、本発明の一つの目的は、測定のためのテスト′電圧の印カロ時間を短(することができるようにしたテスト技術を提供するものである。 この発明の前記ならびにそのほかの目的と新規な特徴については、本明細岱の記述および添附図面から明かになるであろう。 〔発明の概要〕[It provides testing technology that makes it possible to Furthermore, one object of the present invention is to provide a test technique that can shorten the time required to apply a test voltage for measurement. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings. [Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。 すなわち、被テスト回路に所定の電圧を印加することに
より、該被テスト回路の直流特性をすみやかにテストす
るという目的を達成するものである。 〔実施例〕 以下、この発明の代表的な実施例を図面を参照しながら
説明する。 なお、図面において同一あるいは相当する部分は同一符
号で示す。 先ず、第3図はこの発明に保全テスト装置の一実施例を
示す。 同図に示すテスト装置20は、U − M O S 型
半心棒集積回路のごとき低電流消費型電子回路の電気的
特性をテストするものである。さらに具体的に述べると
、同図に示すテスト装置20は、主に電流消費の小さな
O−M OS型半導体集積回路の直流特性をテストする
ために構成さitたものである。 上記テスト装置20は、テスト電飾Ei、抵抗R、スイ
ッチング回路31、時限回路TMja圧測定手段22お
よび電流測定手段24などを有する。 テスト市、 諒F、 iは所定のテスト用寛圧Viを発
生する。このテス) Q 涼E +は、その出力電圧が
外部から可変操作されるように構成されている。 つまり、第4図に示すようIC1外部からの制御信号に
1芯じて、通常0)テスト電圧Viのほかに、それより
も大幅に高い電圧vhも出力できるように構成されてい
る。このテスト電源Eiの出力vhあるいは■1は、ス
イッチング回路S】および抵抗Rを辿し2てテスト端子
′1′Pに出力され、さらにテスト用の接続ケーブル3
0を通し″’c被テスト回被テスト回路10側の電気的
な状態が、テスト装置20側の電圧測定手段22および
電流測定手段24によって観測されるようになる。 ここで、上記テスト電源Eiは、第4図に示すように、
そこから電圧が出力された初期の段階において一時的に
高い電圧vhを出力するように構成されている。そして
、一旦旨い電圧vhを出力した後、通常のテスト電圧v
1に戻すようになっている。 最初の高い電圧vhか出力てれる時間は、時限回路TM
によって制御式れろ。すなわち、最初に高い電圧Vhが
出力されると、これを上記時限回路TMが検出し7て一
定時間dTの計時を開始する。 そして、その一定時間dT0)計時が終了すると、時限
回路TMの計時終了状態がテスト電源Eiに制御信号ど
して入力でれる。これにより、テスト電源E1は一旦高
い電圧vhを一定時間dTだけ  □出力した後、通常
の低いテスト電圧Viを出力する状態に戻る。 シて、以上のようにして、テスト電圧が被テスト回路]
0に目J加される初期に該テスト電圧を一時的に高(す
ると、第4図に示すように、上記接続用ケーブル30な
どに寄生する容量Ofへの充電が速まる。従って、この
あと通常のテスト電圧Vi に戻された後は、上記容量
Ofへの充電があらかた完でして訃り、その容量Ofへ
の充電時間をほとんど待つことなく、ただちに測定可能
な状態となる。これにより、テスト時間は大幅に短縮さ
れる。 第4図において、■は被テスト回路10に印加されるテ
スト用の回路電圧Vxの変化状態を示す。 また、同図Iはテスト電圧を印加してからの回路電流I
xの変化状態を示す。プIお、図中の点線は、高いπT
圧Vhを出力せずに、最初から通常のテスト電圧viを
出力した場合の状態を示す。 第4図からも明らかなように、テスト装置20は、1−
記容量Ofにも拘らず、ただちに測定可能な状態どブよ
る。 第5図および第6図は、この発明に係るテスト装置の他
の実施例を示す。 同図に示す装置20は、基本的には、上述した実施例の
ものと同じである。ただ、ここでレマ、上記時限回路T
Mの代わりに、電圧検出手段26を設け、これによって
最初の高い電圧Vh′b−出る時間を制御するようにな
っている。 電圧検出手段26は、テスト装置20σつテスト端子T
Pにおける電圧を検出する。そσ)検出電圧が一定電圧
Vc以上になると、検出手段26σつ検出出力がテスト
電源E1に制御信号として与えられる。これにより、テ
ストミツEiは、最初の高い電圧vhから通常のテスト
電圧Viを出力する状態に移行させられる。 検出手段26が動作する一定電圧Vcは、例えば通常の
テスト電圧Viを与えた定常時における回路電圧Vxを
基準にして、その付近の電圧に定める。 この実施例の場合、最初に出力″f′石高(・電圧vh
を十分に高くすることができる。従って、それだけケー
ブル30などに寄生する容量Ofへの充電時間を短縮し
て、テスト待ち時間を短くすることができる。上記回路
電圧Vxがあらかた予測されるような場合に特に有効で
ある。 第7図は、この発明に係るテスト装置の別の実施例を示
す。 同図に示す装置20は、基本的には、第5,6図に示し
た実施例のものと同じである。ここでは、テスト電源■
彊から最初出力烙れる電圧vhを微分回路28で制御す
るようにしである。この微分回路28は、テスト端子′
1゛Pにおけろ電圧の変化dv/dtを検出する。そし
又、その検出出力に比例して、あるいはその2乗もしく
は3乗に比例【−て、テスト電源E+の出力電圧を増大
させる。これにより、テス) N 掠1:′J+ の出
力は、こ才tがテスト端子’I’ Pに出力された最初
の時期に大きく増大させられ、ケーブル30などに寄生
する容量afへの充電を速める。 他方、電圧検出手段26を有していて、この検出手段2
6がテスト装置20のテスト端子T9VC分けろ’j)
V上を検出1−る。その検出電圧が一定電圧Vc以上に
なると、検出手段26の検出出力が上記微分回路28に
制御信号として与えられる。これにより、微分回路28
は動作を停止し7て、テスト電源Eiの出力電圧の土昇
を停止させる。同時に、検出手段26の検出出力がテス
ト電源E+ に制御信号として入力σれる。これにより
、テスト電源Eiは一旦旨い電圧vhを出力した後、通
常の低いテスト電圧V1を出力するようになる。 以上のように17で、テスl□!圧が被テスト回路10
に印加さ才りる初期に該テス)・電圧を一時的に高くす
ると、上記接続用ケーブル30などにを生ずる容量Of
への充電が速まる。従って、このあと通常のテスト電圧
Vi に戻された後は、ト記容−撒Ofへの充電があら
かた完了しており、その容量Ofへの充電時間をほとん
ど待つことなく、ただちに測定可能な状態となる。とれ
により、テスト待ち時間は大幅に短縮−3nる。 〔効 果〕 (1)テスト開始初期に一時的に高い電圧を出力するこ
とにより、テストを短時間に行なうことができるという
効果が得られる。 (2+  テスト開始初期に一時的に高い電圧を出力す
ることにより、テスト電圧の印加後にただちに測定が行
なえるという効果が得られる。 (3)  テスト開始初期に一時的に高い電圧を出力す
4)ことにより、測定のためのテスト電圧の印力日時間
を短くすることができるという効果が得られる。 上記(1)〜(3)により、さらに0−MO8半導体集
積回路などの低電流消費9′匝子回路の直流特性テスト
を効率良(行なうことができるという相乗効果がイ0ら
れる。 以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、この発明は上記実施例に限定され
るものではなく、その要旨を逸脱し1fい範囲で種々変
更可能であることはいうまでもブrい。例えば、上記テ
スト電源は出力電圧の異なるものを複数便用するように
し又もよい。 〔利用分野〕 以」二の説明では王とし、て本発明者によってなされた
発明をその背“景となった利用分野である低電流消費型
半導体集積回路のテスト技術に適用した場合について説
明したが、それに限定されるものではなく、例えば、通
信線などに接続された電子回路の遠隔測定技術などにも
適用できる。少なくとも被テスト回路に所定の電圧を印
カロして直流特性をテストする条件のものには適用でき
る。上記説明では王にテスト装置について説明したが、
本発明はそれに限定されるものではなく、あるノードの
電圧を強制的に所定電位にするもの全てに適用できる。
A brief overview of typical inventions disclosed in this application is as follows. That is, by applying a predetermined voltage to the circuit under test, the purpose of quickly testing the DC characteristics of the circuit under test is achieved. [Embodiments] Hereinafter, typical embodiments of the present invention will be described with reference to the drawings. In addition, the same or corresponding parts are indicated by the same reference numerals in the drawings. First, FIG. 3 shows an embodiment of the maintenance test device according to the present invention. The test device 20 shown in the figure is for testing the electrical characteristics of a low current consuming electronic circuit such as a U-MOS type half-rod integrated circuit. More specifically, the test device 20 shown in the figure is designed primarily to test the direct current characteristics of an O-MOS type semiconductor integrated circuit with low current consumption. The test device 20 includes a test illumination Ei, a resistor R, a switching circuit 31, a timer circuit TMja, a pressure measuring means 22, a current measuring means 24, and the like. Test City, Ryo F, i generates a predetermined test tolerance pressure Vi. This test) Q Ryo E + is configured so that its output voltage can be variably controlled from the outside. That is, as shown in FIG. 4, the circuit is configured so that, in response to a control signal from the outside of the IC 1, in addition to the normal 0) test voltage Vi, a voltage vh that is significantly higher than that can also be output. The output vh or ■1 of this test power supply Ei traces the switching circuit S] and the resistor R2, is output to the test terminal '1'P, and is further output to the test connecting cable 3.
0, the electrical state of the circuit under test 10 is observed by the voltage measuring means 22 and the current measuring means 24 of the test apparatus 20. Here, the test power supply Ei As shown in Figure 4,
It is configured to temporarily output a high voltage vh at an initial stage when a voltage is output from there. After outputting a good voltage vh, the normal test voltage v
It is set to return to 1. The time it takes for the first high voltage vh to be output is determined by the time limit circuit TM.
Controlled by Relo. That is, when a high voltage Vh is output for the first time, the timer circuit TM detects this and starts counting a certain period of time dT. When the measurement of the certain period of time dT0) is completed, the completion state of the time measurement of the time limit circuit TM is inputted as a control signal to the test power source Ei. As a result, the test power supply E1 once outputs the high voltage vh for a certain period of time dT, and then returns to the state of outputting the normal low test voltage Vi. Then, in the above manner, the test voltage is adjusted to the circuit under test]
The test voltage is temporarily raised at the initial stage when the voltage is applied to 0 (as shown in FIG. 4, the charging of the capacitance Of parasitic to the connection cable 30 etc. After being returned to the test voltage Vi, the charging of the capacitance Of is almost completed and the state becomes ready for measurement immediately without waiting for the charging time of the capacitance Of.Thus, The test time is significantly shortened. In Figure 4, ■ shows the state of change in the test circuit voltage Vx applied to the circuit under test 10. In addition, Figure I shows the state of change in the test circuit voltage Vx applied to the circuit under test 10. circuit current I
The state of change of x is shown. The dotted line in the figure indicates high πT.
This shows a state in which the normal test voltage vi is output from the beginning without outputting the voltage Vh. As is clear from FIG. 4, the test device 20
Regardless of the storage capacity Of, it depends on the state in which it can be measured immediately. 5 and 6 show other embodiments of the test device according to the invention. The device 20 shown in the figure is basically the same as that of the embodiment described above. However, here is a reminder, the above time limit circuit T
A voltage detection means 26 is provided in place of M, thereby controlling the time at which the first high voltage Vh'b- appears. The voltage detection means 26 has two test terminals T of the test device 20σ.
Detect the voltage at P. (σ) When the detected voltage becomes equal to or higher than the constant voltage Vc, a detection output of the detection means 26 is given to the test power supply E1 as a control signal. As a result, the test voltage Ei is shifted from the initial high voltage vh to a state in which it outputs the normal test voltage Vi. The constant voltage Vc at which the detection means 26 operates is set, for example, to a voltage in the vicinity of the circuit voltage Vx in a steady state when a normal test voltage Vi is applied. In this embodiment, first the output "f" height (voltage vh
can be made sufficiently high. Therefore, the charging time for the capacitance Of parasitic on the cable 30 and the like can be shortened accordingly, and the test waiting time can be shortened. This is particularly effective when the circuit voltage Vx can be roughly predicted. FIG. 7 shows another embodiment of the test device according to the invention. The apparatus 20 shown in the figure is basically the same as the embodiment shown in FIGS. 5 and 6. Here, the test power supply ■
The voltage vh that is first output from the voltage source is controlled by a differentiating circuit 28. This differentiating circuit 28 has a test terminal '
Detect the voltage change dv/dt at 1゛P. Furthermore, the output voltage of the test power supply E+ is increased in proportion to the detected output, or in proportion to the square or cube thereof. As a result, the output of test) N 1:'J+ is greatly increased during the initial period when this signal is output to the test terminal 'I' P, which prevents charging of the capacitance af parasitic on the cable 30, etc. Speed up. On the other hand, it has a voltage detection means 26, and this detection means 2
6 is the test terminal T9VC of the test device 20'j)
Detect 1- on V. When the detected voltage exceeds the constant voltage Vc, the detected output of the detecting means 26 is given to the differentiating circuit 28 as a control signal. As a result, the differentiating circuit 28
stops operation 7, and stops increasing the output voltage of the test power supply Ei. At the same time, the detection output of the detection means 26 is inputted to the test power supply E+ as a control signal σ. As a result, the test power supply Ei once outputs a good voltage vh, and then outputs a normal low test voltage V1. As mentioned above, at 17, Tess l□! voltage is the circuit under test 10
If the voltage applied to the test is temporarily increased, the capacitance of
charges faster. Therefore, after returning to the normal test voltage Vi, the charging of the capacitance Of is almost completed, and the state is ready for measurement immediately without waiting for the charging time of the capacitance Of. becomes. As a result, the test waiting time is significantly reduced by -3n. [Effects] (1) By temporarily outputting a high voltage at the beginning of the test, it is possible to perform the test in a short time. (2+ Temporarily outputting a high voltage at the beginning of the test has the effect that measurement can be performed immediately after applying the test voltage. (3) Temporarily outputting a high voltage at the beginning of the test 4) As a result, it is possible to shorten the time required to apply a test voltage for measurement. Due to the above (1) to (3), a synergistic effect is achieved in that DC characteristics tests of low current consumption 9' nested circuits such as 0-MO8 semiconductor integrated circuits can be conducted efficiently. Although the invention made by the inventor has been specifically explained based on examples, it goes without saying that this invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. For example, the above-mentioned test power supply may have a plurality of power supplies with different output voltages. “Although we have explained the case where it is applied to test technology for low-current consumption semiconductor integrated circuits, which is a field of application that has become popular, it is not limited to this.For example, remote measurement of electronic circuits connected to communication lines etc. It can also be applied to technology, etc.At least it can be applied to conditions where a predetermined voltage is applied to the circuit under test to test the DC characteristics.In the above explanation, the test equipment was explained to Wang,
The present invention is not limited thereto, but can be applied to all methods that force the voltage of a certain node to a predetermined potential.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に先だ七本発明者が開発したテスト装
置を示す回路図、 第2図は第1図に示した装置の動作例を示′1−タイミ
ングチャート、 第3図はこの発明に係るテスト装置の一実施例を示す回
路図、 第4図は第3図に示した装置の動作例を示すタイミング
チャート、 第5図はこの発明に係るテスト装置の他の実施例を示す
回路図、 第6図は第5図に示した装置の動作例を示すタイミング
チャート、 第7図はこの発明に係るテスト装置の別の実施例を示す
回路図である。 10・・・被テスト回路、20・・・テスト装置、22
・・・電圧測定手段、24・・電流測定手段、26・・
・電圧検出手段、28 ・微分回路、30・・接続ケー
ブノペ El ・・テスト屯諒、Sl・・・スイッチン
グ回路、R・・・抵抗、■1・・・通常のテスIN圧、
vh・・・初期印加型1圧、VX  ・回路′電圧、I
x  ・・回路電流、Of’・・・ケーブル寄生容量。 第  1  図 、20 第  2  図 第  3  図 、z。 t、−−−、、j 第  4  図 第  5  図 、7.?θ 、−−−−−−−−一−−−−」 □ 第  7  図 0 ノ
Fig. 1 is a circuit diagram showing a test device developed by the present inventor seven years prior to this invention, Fig. 2 shows an example of the operation of the device shown in Fig. 1, and Fig. 3 is a timing chart of this test device. A circuit diagram showing one embodiment of the test device according to the invention, FIG. 4 is a timing chart showing an example of the operation of the device shown in FIG. 3, and FIG. 5 shows another embodiment of the test device according to the invention. 6 is a timing chart showing an example of the operation of the device shown in FIG. 5; FIG. 7 is a circuit diagram showing another embodiment of the test device according to the present invention. 10... Circuit under test, 20... Test device, 22
... Voltage measuring means, 24... Current measuring means, 26...
・Voltage detecting means, 28 ・Differentiating circuit, 30...Connection cable nope El...Test connection, Sl...Switching circuit, R...Resistor, ■1...Normal test IN pressure,
vh...Initial application type 1 voltage, VX ・Circuit'voltage, I
x...Circuit current, Of'...Cable parasitic capacitance. Fig. 1, 20 Fig. 2 Fig. 3, z. t,---,,j Figure 4, Figure 5, 7. ? θ , −−−−−−−−−−−−−” □ Figure 7 0

Claims (1)

【特許請求の範囲】 】、所定のテスト電圧を発生するテスト電源を有し、被
テスト回路に上記テスト電源からのテスト電圧を印7J
Oして該被テスト回路の電気的特性を測定するテスト装
置であって、上記テスト電圧が上記被テスト回路に印刀
口される初期に該テスト電圧を一時的に高くするように
したテスト装置。 2、F記テスト電圧がI:I]肌される初期に該テスト
電圧を一定時間だけ高くするようにしたことを特徴とす
る特許請求の範囲第1項記載のテスト装置。 3 F記テスト電圧が被テスト回路に印加される初期に
該テスト電圧を高(するとともに、上記被テスト回路に
印加される電圧の検出手段を設け、この検出手段によっ
て一定以上の電圧が検出されたときに上記テスト電圧を
通常のテス)[圧に戻すようにしたことを特徴とする特
許請求の範囲第1頂または第2項記載のテスト装置。 4 上記被テスト回路に印加される電圧の変化状態を検
出する微分回路と、上記被テスト回路に印加される電圧
の検出手段を設け、上記微分回路の出力に応じて上記テ
スト電圧を上昇させる一万、上記検出手段によって一定
以上の電圧が検出されたときに上記テスト電圧を通常の
、テスト電圧に戻すようにしたことを特徴とする特許請
求の範囲第1項から第3項までのいずれか一つに記載の
テスト装置。
[Claims] ] has a test power supply that generates a predetermined test voltage, and marks the test voltage from the test power supply on the circuit under test.
1. A test device for measuring the electrical characteristics of a circuit under test, wherein the test voltage is temporarily raised at an initial stage when the test voltage is applied to the circuit under test. 2. The test device according to claim 1, wherein the test voltage is set to be high for a certain period of time at the initial stage of testing. 3. At the initial stage when the test voltage described in F is applied to the circuit under test, the test voltage is raised (at the same time, a means for detecting the voltage applied to the circuit under test is provided, and a voltage of a certain level or higher is detected by the means for detecting the voltage). 3. The test device according to claim 1 or 2, wherein the test voltage is returned to the normal test voltage when the test voltage is exceeded. 4. A differentiating circuit for detecting a change state of the voltage applied to the circuit under test, and means for detecting the voltage applied to the circuit under test, and increasing the test voltage according to the output of the differentiating circuit. 10. Any one of claims 1 to 3, characterized in that the test voltage is returned to a normal test voltage when a voltage above a certain level is detected by the detection means. Test equipment as described in one.
JP58105822A 1983-06-15 1983-06-15 Testing apparatus Pending JPS59231459A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58105822A JPS59231459A (en) 1983-06-15 1983-06-15 Testing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58105822A JPS59231459A (en) 1983-06-15 1983-06-15 Testing apparatus

Publications (1)

Publication Number Publication Date
JPS59231459A true JPS59231459A (en) 1984-12-26

Family

ID=14417753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58105822A Pending JPS59231459A (en) 1983-06-15 1983-06-15 Testing apparatus

Country Status (1)

Country Link
JP (1) JPS59231459A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02195277A (en) * 1989-01-25 1990-08-01 Nippon Inter Electronics Corp Measuring method for characteristics of semiconductor element
JPH0555339A (en) * 1991-08-23 1993-03-05 Fujitsu Ltd Semiconductor device measuring device
CN105445636A (en) * 2014-09-02 2016-03-30 中芯国际集成电路制造(上海)有限公司 Semiconductor testing circuit and method for detecting conductive properties of tested piece

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02195277A (en) * 1989-01-25 1990-08-01 Nippon Inter Electronics Corp Measuring method for characteristics of semiconductor element
JPH0555339A (en) * 1991-08-23 1993-03-05 Fujitsu Ltd Semiconductor device measuring device
CN105445636A (en) * 2014-09-02 2016-03-30 中芯国际集成电路制造(上海)有限公司 Semiconductor testing circuit and method for detecting conductive properties of tested piece

Similar Documents

Publication Publication Date Title
Wallquist et al. A general purpose I/sub DDQ/measurement circuit
US3659199A (en) Rectifier test method
JPS59231459A (en) Testing apparatus
US7724017B2 (en) Multi-channel pulse tester
US5181203A (en) Testable power-on-reset circuit
JP2000171493A (en) Method and instrument for measuring current
JP2001091562A (en) Device for inspecting circuit board
US6724182B2 (en) Tester and testing method for differential data drivers
JP2730504B2 (en) Test probe pin contact failure judgment method and in-circuit tester
JPS54151478A (en) Pin connection checking system of integrated circuits being tested in integrated circuit testing apparatus
JPH01170860A (en) Testing device for printed circuit board
JP3057847B2 (en) Semiconductor integrated circuit
JP3163568B2 (en) IC test equipment
JPH03189575A (en) Testing method and apparatus for semiconductor device
JP2944307B2 (en) A / D converter non-linearity inspection method
JPS6110214Y2 (en)
US3182258A (en) Test method for measuring the forward dynamic time constant of diodes
JP2562547Y2 (en) Resistance measuring device
JP3179761B2 (en) Semiconductor test equipment
JPH1172542A (en) Threshold voltage measurement method for electronic circuit having hysterisis characteristic
JPH03138579A (en) Testing device for digital ic
JPS5622974A (en) Test method for integrated circuit
JPH05264615A (en) Apparatus for testing insulation resistance between laid wires
JPH04225177A (en) Measuring apparatus for slew rate of semiconductor device
JPH05249202A (en) Semiconductor testing device