JPS59229641A - Commumication control device - Google Patents

Commumication control device

Info

Publication number
JPS59229641A
JPS59229641A JP58104362A JP10436283A JPS59229641A JP S59229641 A JPS59229641 A JP S59229641A JP 58104362 A JP58104362 A JP 58104362A JP 10436283 A JP10436283 A JP 10436283A JP S59229641 A JPS59229641 A JP S59229641A
Authority
JP
Japan
Prior art keywords
memory address
control word
address
memory
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58104362A
Other languages
Japanese (ja)
Inventor
Keisho Watanabe
渡辺 計昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58104362A priority Critical patent/JPS59229641A/en
Publication of JPS59229641A publication Critical patent/JPS59229641A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To access a circuit control word easily by a program and to improve the processing ability of a commumication control device by replacing a memory address by a circuit control number. CONSTITUTION:A program control part 1 sets up a range for replacing an address in a MODE register 4 and also sets a circuit control word number to be accessed in an ADRS register 6. An address comparator 5 compares an outputted memory address with the contents of the MODE register 4, and when the contents of the MODE register 4 are equal to the memory address or smaller than the memory address the contents of the memory address are replaced by the contents of the ADRS register 6 and the replaced memory address is sent to a memory 8 to access the objective circuit control word.

Description

【発明の詳細な説明】 本発明は回線制御語を格納したメモリを持つ通信制御装
置、さらに詳しく云えばプログラムによる回線制御語メ
モリのアクセス方式に改良を施こした通信制御装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication control device having a memory storing line control words, and more specifically, to a communication control device having an improved method of accessing the line control word memory by a program.

従来は、通信処理を実行するプログラムを格納するメモ
リのアドレス空間上に回線制御語が存在する構成の場合
、その回線制御語メモリのアクセスのためのメモリアド
レス作成に時間がかかるため、通信制御装置の処理能力
向上を計ることができないという欠点があった。
Conventionally, in a configuration in which a line control word exists in the address space of a memory that stores a program that executes communication processing, it takes time to create a memory address for accessing the line control word memory. The drawback was that it was not possible to measure the improvement in processing capacity.

本発明の目的はメモリ上に存在する回線制御語にアクセ
スするアドレスを短時間にかつ容易に生成するようにし
て、通信処理能力の向上を計った通信制御装置を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a communication control device that improves communication processing ability by easily generating addresses for accessing line control words existing in memory in a short time.

前記目的を達成するために本発明による通信制御装置は
回線制御語を格納したメモリを持つ通信制御装置におい
て、回線制御語メモリのアドレス範囲を保持するMOD
Eレジスタと、プログラムから発せられるアクセス要求
メモリアドレスと前記MODEレジスタ出力とを比較し
、そのアクセス要求メモリアドレスが回線制御語アクセ
ス要求メモリアドレスであるか否がを判定する比較器と
、回線制御語番号を保持するADBSレジスタと、前記
比較器が回線制御語アクセス要求メモリアドレスである
と判定したとき、その回線制御語アクセス要求メモリア
ドレスの一部を前記回線制御語番号に置換し、その置換
アドレスを前記メモリに出力するセレクタとを設けて構
成しである。
In order to achieve the above object, a communication control device according to the present invention is a communication control device having a memory storing a line control word, and a MOD that holds an address range of the line control word memory.
an E register, a comparator that compares the access request memory address issued from the program with the MODE register output, and determines whether or not the access request memory address is the line control word access request memory address; When the ADBS register holding the number and the comparator determine that it is a line control word access request memory address, a part of the line control word access request memory address is replaced with the line control word number, and the replacement address is and a selector for outputting the data to the memory.

前記構成によれば回線制御語のメモリアドレスを容易に
作ることができ、その処理能力の向上を計ることができ
本発明の目的は完全に達成できる。
According to the above configuration, the memory address of the line control word can be easily created, and the processing performance can be improved, so that the object of the present invention can be completely achieved.

以下、図面を参照して本発明をさらに詳しく説明する。Hereinafter, the present invention will be explained in more detail with reference to the drawings.

第1図は本発明による通信制御装置の一実施例を示すブ
ロック図である。
FIG. 1 is a block diagram showing an embodiment of a communication control device according to the present invention.

図において、1はプログラム制御部(pc)、2はデー
タバス線で8ビツトから構成される。
In the figure, 1 is a program control unit (PC), and 2 is a data bus line, which is composed of 8 bits.

3はテドレスバス線で16ピツトから構成される。4は
メモリアドレス置換を行う範囲を保持するレジスタ(M
ODE)、5はMODE!で指定される置換範囲内のメ
モリアドレスであるか否かの判定をするアドレス比較回
路(COM)、6はメモリアドレスと置換する回線制御
語番号を保持するレジスタ(AI)R8)、7はメモリ
アドレスとADR8レジスタ内容を置換するセレクタ、
8#′1回線制御語(LCW)9を含むメモリ(MEM
)である。
3 is a Tedless bus line consisting of 16 pits. 4 is a register (M
ODE), 5 is MODE! 6 is a register (AI) R8) that holds the line control word number to be replaced with the memory address; 7 is the memory a selector that replaces the address and the contents of the ADR8 register;
8#'1 Memory (MEM) containing line control word (LCW) 9
).

第2図はメモリ8のメモリアドレス空間の上位に配置さ
れた回線制御語(LCW)の構成を示したもので、#0
〜#127は回線制御語(LCW)番号を示す。1個分
のLCWti16バイトのメモリから構成されている。
FIG. 2 shows the structure of the line control word (LCW) located at the upper part of the memory address space of the memory 8.
~#127 indicates the line control word (LCW) number. It consists of one LCWti of 16-byte memory.

第3図は第2図に示されるLCW構成時に、メモリアド
レスとADRSレジスタ6の内容とを置換するピット位
置の対応を、また、アドレス比較回路5(COM)でM
ODEレジスタ4の内容とメモリアドレスを比較するピ
ット位置を示すものである。
FIG. 3 shows the correspondence between the pit positions for replacing the memory address and the contents of the ADRS register 6 in the LCW configuration shown in FIG.
This indicates the pit position where the contents of the ODE register 4 and the memory address are compared.

上記のように構成される実施例の動作を説明すると以下
のよう忙なる。
The operation of the embodiment configured as described above will be explained as follows.

まずプログラム制御部IFiアドレス置換を行う範囲を
MODEレジスタ4へ設定しておく必要がある。本実施
例の第2図で1ltLcWのみのメモリ配置しか示して
いないが、プログラムのみがアクセスする回線対応の制
抽語を、1.、CWと同一の構成でLCWが配置された
領域工り若番のメモリアドレス空間に配置し、このエリ
アについてもアドレス変換を行う場合にも有効な機能と
なる。
First, it is necessary to set in the MODE register 4 the range in which program control unit IFi addresses are to be replaced. Although FIG. 2 of this embodiment only shows the memory layout of 1ltLcW, the restriction words corresponding to the line that are accessed only by the program are 1. , CW is arranged in a memory address space with a lower number in the area where LCW is arranged, and this function is also effective when address conversion is performed for this area as well.

プログラム制御部1(PC)flアクセスしたいLCW
番号をADR8レジスタ6に設定する。
Program control unit 1 (PC)flLCW you want to access
Set the number in ADR8 register 6.

その後、LCW領域内のメモリアドレスたとえば(F8
0F)isを出力する。アドレス比較回路5では出力さ
れたメモリアドレス(211〜215)とMODEレジ
スタ4の内容(2°〜24)を比較LMODEレジスタ
4の内容とメモリアドレスが等しいか、またはメモリア
ドレスが大きい場合はメモリアドレス(24〜210)
の内容をA。
After that, the memory address in the LCW area, for example (F8
0F) Output is. The address comparison circuit 5 compares the output memory address (211 to 215) and the contents of the MODE register 4 (2° to 24).If the contents of the LMODE register 4 and the memory address are equal, or if the memory address is larger, the memory address is (24-210)
A.

DBSレジスタ6の内容(20〜26)に置き換えメモ
リ(MFiM)8へ置換後のメモリアドレスを送出し目
的のLCWをアクセスする。さらに具体的に説明すると
、例えば、#127のLCWをアクセスする場合、AD
RSレジスタ6Ilc(7F)tr、を設定し、メモリ
アドレス(F80F)16を出力するとアドレス置換後
のメモリアドレスは(FFFF)tsとなり、#127
のLCW内16番目のバイトをアクセスすることとなる
The content of the DBS register 6 (20 to 26) is replaced and the memory address after the replacement is sent to the memory (MFiM) 8 to access the target LCW. To explain more specifically, for example, when accessing LCW #127, AD
When RS register 6Ilc (7F) tr is set and memory address (F80F) 16 is output, the memory address after address replacement becomes (FFFF) ts, and #127
The 16th byte in the LCW of is accessed.

本発明は以上詳しく説明したように、メモリアドレスを
回線制御語番号で置換することにより、プログラムによ
る回線制御語のアクセスが容易になり、かつ通信制御装
置の処理能力向上を計れる効果がある。
As described in detail above, the present invention has the effect that by replacing a memory address with a line control word number, the line control word can be easily accessed by a program and the processing capacity of the communication control device can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図Fi ’;;発明による通信制御装置の一実施例
を示すブロック図、第2図は第1図におけるメモリ上の
回線制御語の構成を示す図、fia図はメモリアドレス
の置換を具体的に示す図である。 1・・・プログラム制御部  2・・・データバス線3
・・・アドレスバス線  4・・・レジスタ5・・・ア
ドレス比較回路  6・・・レジスタ7・・・セレクタ
  8・・・メモリ 9・・・回線制御語 特許出願人  日本電気株式会社 代理人 弁理士 井ノロ  壽
Fig. 1 is a block diagram showing an embodiment of the communication control device according to the invention; Fig. 2 is a diagram showing the structure of the line control word on the memory in Fig. 1; FIG. 1...Program control unit 2...Data bus line 3
... Address bus line 4 ... Register 5 ... Address comparison circuit 6 ... Register 7 ... Selector 8 ... Memory 9 ... Line control word Patent applicant NEC Corporation Agent Patent attorney Hisashi Inoro

Claims (1)

【特許請求の範囲】[Claims] 回線制御語を格納したメモリを持つ通信制御装置におい
て、回線制御語メモリのアドレス範囲を保持するMOD
Eレジスタと、プログラムから発せられるアクセス要求
メモリアドレスと前記MODEレジスタ出力とを比較し
、そのアクセス要求メモリアドレスが回線制御語アクセ
ス要求メモリアドレスであるか否がを判定する比較器と
、回線制御語番号を保持するADR8レジスタと、前記
比較器が回線制御語アクセス要求メモリアドレスである
と判定したとき、その回線制御語アクセス要求メモリア
ドレスの一部を前記回線制御語番号に置換し、その置換
アドレスを前記メモリに出力するセレクタとを設けて構
成したことを特徴とする通信制御装置。
A MOD that maintains the address range of the line control word memory in a communication control device that has a memory that stores the line control word.
an E register, a comparator that compares the access request memory address issued from the program with the MODE register output, and determines whether or not the access request memory address is the line control word access request memory address; When the ADR8 register holding the number and the comparator determine that it is a line control word access request memory address, a part of the line control word access request memory address is replaced with the line control word number, and the replacement address is A communication control device comprising: a selector for outputting the data to the memory.
JP58104362A 1983-06-10 1983-06-10 Commumication control device Pending JPS59229641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58104362A JPS59229641A (en) 1983-06-10 1983-06-10 Commumication control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58104362A JPS59229641A (en) 1983-06-10 1983-06-10 Commumication control device

Publications (1)

Publication Number Publication Date
JPS59229641A true JPS59229641A (en) 1984-12-24

Family

ID=14378715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58104362A Pending JPS59229641A (en) 1983-06-10 1983-06-10 Commumication control device

Country Status (1)

Country Link
JP (1) JPS59229641A (en)

Similar Documents

Publication Publication Date Title
US5230045A (en) Multiple address space system including address translator for receiving virtual addresses from bus and providing real addresses on the bus
US5123101A (en) Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
US4386402A (en) Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack
US4839856A (en) Memory access control circuit
US4241401A (en) Virtual address translator utilizing interrupt level code
SE7704968L (en) KEY CONTROLLED ADDRESS RELOCATION SYSTEM
JPH0622000B2 (en) Microprocessor device
US5715419A (en) Data communications system with address remapping for expanded external memory access
US5611042A (en) Data error detection and correction for a shared SRAM
US5749093A (en) Enhanced information processing system using cache memory indication during DMA accessing
US5652860A (en) Memory control device
JPS59229641A (en) Commumication control device
US20050060515A1 (en) Virtual memory translator for real-time operating systems
GB2221066A (en) Address translation for I/O controller
US6029210A (en) Memory initialization system selectively outputting a data between a normal data stored in the memory and a fixed value according to a registered access state
JPS645341B2 (en)
JPH04324194A (en) Rom circuit
JPS6032221B2 (en) Address translation method
JPH07334420A (en) Extended memory control circuit
KR860000792B1 (en) Virtual memory control method
KR900009212Y1 (en) Address control apparatus
JPH01226056A (en) Address converter
KR0174211B1 (en) Data access device for parallel programmable controller
JP3204098B2 (en) Dynamic address decode cache control method
JPH07325757A (en) Storage management device