JPS59228477A - Image information recording device - Google Patents

Image information recording device

Info

Publication number
JPS59228477A
JPS59228477A JP58102809A JP10280983A JPS59228477A JP S59228477 A JPS59228477 A JP S59228477A JP 58102809 A JP58102809 A JP 58102809A JP 10280983 A JP10280983 A JP 10280983A JP S59228477 A JPS59228477 A JP S59228477A
Authority
JP
Japan
Prior art keywords
image information
control circuit
image
circuit
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58102809A
Other languages
Japanese (ja)
Inventor
Yosuke Mazaki
真崎 要介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP58102809A priority Critical patent/JPS59228477A/en
Publication of JPS59228477A publication Critical patent/JPS59228477A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE:To obtain a simple, inexpensive control circuit for a printer by transferring video information directly from the video memory for a CRT display device to the storage part such as a shift register of a recording part such as a thermal head during a vertical blanking period. CONSTITUTION:A main control circuit 1 inputs and processes atext signal successively to write image information in the video memory 3. Then, the circuit is connected to the memory 3 through a bus switch 4 only during a vertical blanking period. A synchronizing signal generating circuit 2 is connected to the memory 3 through the switch 4 during an image display period to generate an address signal to the memory 3 which outputs image information onto a CRT display device 6, and the image information stored therein is read and converted by a converting circuit 5 into a video signal. A subcontrol circuit 7 which controls the printer P outputs one-line information which is transferred directly from the circuit 1 and stored during the vertical blanking period on the basis of the signal from the main control circuit 1 to the thermal head 8.

Description

【発明の詳細な説明】 本発明は画像情報記録装置、詳細ンζ述べるなら、デジ
タル信号の形でテレビ放送電波に重畳して伝送され、テ
レビジョン受像機のCRT表示装置に表示される文字多
重放送等による画像情報を、サーマルプリンタ等のプリ
ンタによってハードコピーとして記録紙上に記録する画
像情報記録装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an image information recording device, specifically, a character multiplexing device that is transmitted in the form of a digital signal superimposed on television broadcast waves and displayed on a CRT display device of a television receiver. The present invention relates to an image information recording device that records image information from broadcasting or the like on recording paper as a hard copy using a printer such as a thermal printer.

一般にこの種の画像情報記録装置においては、CRT表
示装置の大めの画像メモリと、ハードコピー用の画像メ
モリとを設けておシ、プリンタ側の回路構成が比較的太
がかシで高価なものであつfc。
Generally, this type of image information recording device is equipped with a large image memory for a CRT display device and an image memory for hard copy, and the circuit configuration on the printer side is relatively large and expensive. Mono de attu fc.

本発明は上記の点に鑑み成され、CRT表示装置用の画
像メモリから垂直帰線消去期間中に、サーマルヘッド等
記録部のシフトレジスタ等の記憶部に画像情報を直接転
送するようになし、プリンタ動作をつかさどるプリンタ
用制御回路を簡単で安価にしたものである。
The present invention has been made in view of the above points, and is configured to directly transfer image information from an image memory for a CRT display device to a storage unit such as a shift register of a recording unit such as a thermal head during a vertical blanking period, This is a simple and inexpensive printer control circuit that controls printer operations.

以下本発明の詳細を第1図〜第3図に示し−fc1実施
例によって説明する。
The details of the present invention are shown in FIGS. 1 to 3 and will be explained below using an example of -fc1.

図において、1は主制御回路で、図示しない文字多重信
号の入力によって該入力信号を遂次処理し、画像メモリ
3への画像情報の書込みを行なうもので、垂直帰線消去
期間のみ、バス・スイッチ4を介して画像メモリ3と接
続され、画像メモリ3′f、アクセスする。2は同期信
号発生回路で、テレビジョン信号における水平・垂直同
期信号並びに水平・垂直帰線消去信号を発生すると共に
、画像表示期間には前記バス・スイッチ4を介して画像
メモリ3と接続されてこれを支配下におき、CR7表示
装置6上に画像情報を出力すべく画像メモリ3へのアド
レス信号を成牛し、画像メモリ3に格納され大画像情報
を引出して変換回路5によってビデオ信号に変換し、水
平・垂直同期信号に基づ1aCRT表示装置6の励起を
行ない、CR7表示装置6上に画像を出力させる。
In the figure, reference numeral 1 denotes a main control circuit, which sequentially processes input character multiplexed signals (not shown) and writes image information to the image memory 3. Only during the vertical blanking period, the bus It is connected to the image memory 3 via the switch 4 and accesses the image memory 3'f. Reference numeral 2 denotes a synchronization signal generation circuit which generates horizontal and vertical synchronization signals and horizontal and vertical blanking signals in the television signal, and is connected to the image memory 3 via the bus switch 4 during the image display period. This is controlled by the address signal to the image memory 3 to output the image information on the CR7 display device 6, and the large image information stored in the image memory 3 is extracted and converted into a video signal by the conversion circuit 5. The 1a CRT display device 6 is excited based on the horizontal and vertical synchronizing signals, and an image is output on the CR7 display device 6.

7は、プリンタPの動作を制御する副制御回路で、サー
マルヘッド(記録部)8或いは紙送シ機構9等を、駆動
拳制御する。該副制御回路7は、例えば4ビツト・マク
ロコンピュータが用いられ、主制御回路7からの信号に
基づき、垂直帰線消去期間中に主制御回路1からサーマ
ルヘッド8に直接転送されてサーマルヘッド8のシフト
レジスタに蓄積され大画像メモリ3の1ライン分の画像
情報を、サーマルヘッド8にハードコピーとして出力さ
せるべく信号を発生する。
A sub-control circuit 7 controls the operation of the printer P, and controls the thermal head (recording section) 8, paper feed mechanism 9, etc. For example, a 4-bit macrocomputer is used as the sub-control circuit 7, and based on the signal from the main control circuit 7, the signal is directly transferred from the main control circuit 1 to the thermal head 8 during the vertical blanking period and is activated by the thermal head 8. A signal is generated to cause the thermal head 8 to output one line of image information stored in the shift register of the large image memory 3 as a hard copy.

第2図は上記サーマルヘッド8の詳細を示しておシ、該
実施例においては1ライン248ドツトの構成となって
いる。図において、10−1〜10−248はそれぞれ
その一端を電圧供給端子13に接続され六発熱抵抗体で
、それぞれが1ビツト分の画素を感熱紙等の記録紙上に
形成する。
FIG. 2 shows details of the thermal head 8, which in this embodiment has a configuration of 248 dots per line. In the figure, 10-1 to 10-248 are six heating resistors each having one end connected to the voltage supply terminal 13, each of which forms a pixel for one bit on recording paper such as thermal paper.

11−1〜11−−248は上記発熱抵抗体10−1〜
10−248の他端にその出力端をそれぞれ接続し大ゲ
ート・ドライバで、その一方の入力端には、前記副制御
回路7からの信号を受けるイネーブル選択端子14が接
続されている。12は248ビツトのシフトレジスタで
、その各ステージに対応し大出力端12−1〜12−2
48が前記ゲート・ドライバ11−1−11−248の
他方の入力端に接続されている。15はクロック端子で
、前記副制御回路7からのクロック信号がシフトレジス
タ12に入力される。16はシフトレジスタ12へのデ
ータ入力端子で、前記主制御回路1からの1ライン分の
画像情報が248ビツトのデジタル信号として直列に入
力される。
11-1 to 11--248 are the heating resistors 10-1 to 11-248;
The output terminals are connected to the other ends of 10-248, respectively, and are large gate drivers, and one input terminal thereof is connected to an enable selection terminal 14 which receives a signal from the sub-control circuit 7. 12 is a 248-bit shift register, with large output terminals 12-1 to 12-2 corresponding to each stage.
48 is connected to the other input terminal of the gate driver 11-1-11-248. 15 is a clock terminal through which a clock signal from the sub-control circuit 7 is inputted to the shift register 12; 16 is a data input terminal to the shift register 12, to which one line of image information from the main control circuit 1 is input in series as a 248-bit digital signal.

上記構成において、いまキーボード等の入力装置によっ
て画像プリント命令を主制御回路1に与えると、主制御
回路lは、同期信号発生回路2の垂直帰線消去信号の発
生を待ち、この信号の立上シによって制御されるバス・
スイッチ4によって画像メモリ3と接続され大主制御回
路lが、画像メモリ3をアクセスし、画像メモリ3に格
納され六lライン分に対応する画像情報を画像メモリ3
から取出して、サーマルヘッド8のシフトレジスタ12
のデータ入力端子16に直列に供給し、クロック端子1
5からのクロックパルスによって1ライン分の画像情報
(248ビツトのデジタル信号)をシフトレジスタ12
の各ステージに転送・蓄積させる。一方、副制御回路7
はシフトレジスタ12への1ライン分の画像情報の転送
終了を待ち、この終了信号を主制御回路1よシ受けて前
記サーマルヘッド8のイネーブル選択端子14にパルス
を与えて前記ゲート・ドライバ11−1−11−248
のゲートを開らき、シフトレジスタ12の各ステージに
蓄積されている画像情報に基づき、上記各ステージの内
容によってJ“又はSt□“レベル出力となるゲート・
ドライバ11−1−11−248に接続された発熱抵抗
体10−1〜1O−248のうち、翳l“レベル出力と
なっ六ゲート・ドライバ11−1〜11−248に対応
した発熱抵抗体10−1−10−248が一斎に通電・
発熱され、1ライン分の記録ドツトが記録紙上に出力さ
れる。1+、副制御回路7は、上記1ライン分の記録終
了後直ちに、紙送り機構9の紙送〕用モータに駆動パル
スを与えて記録紙を所定ピッチ移送する。そして、上記
と同様の動作を繰返し204ライン分の画像情報を記録
紙上に出力することによって、1画面分の記録画像デー
タを記録紙上に得ることにカる。
In the above configuration, when an image print command is given to the main control circuit 1 through an input device such as a keyboard, the main control circuit 1 waits for the generation of the vertical blanking signal from the synchronization signal generation circuit 2, and waits for the generation of the vertical blanking signal from the synchronization signal generation circuit 2, bus controlled by
The main control circuit 1, which is connected to the image memory 3 by the switch 4, accesses the image memory 3 and transfers the image information corresponding to 6l lines stored in the image memory 3 to the image memory 3.
from the shift register 12 of the thermal head 8.
clock terminal 1 and serially to the data input terminal 16 of
One line of image information (248-bit digital signal) is transferred to the shift register 12 by the clock pulse from 5.
The data is transferred and stored at each stage of the process. On the other hand, the sub control circuit 7
waits for the transfer of one line of image information to the shift register 12 to be completed, receives this completion signal from the main control circuit 1, applies a pulse to the enable selection terminal 14 of the thermal head 8, and controls the gate driver 11-. 1-11-248
Based on the image information stored in each stage of the shift register 12, the gate is opened and outputs at the J" or St□" level depending on the contents of each stage.
Among the heat generating resistors 10-1 to 10-248 connected to the driver 11-1-11-248, the heat generating resistor 10 corresponding to the six gate drivers 11-1 to 11-248 has an output level of "1". -1-10-248 energizes Issai.
Heat is generated and one line of recording dots is output onto recording paper. Immediately after the recording of one line is completed, the sub-control circuit 7 applies a drive pulse to the paper transport motor of the paper transport mechanism 9 to transport the recording paper at a predetermined pitch. Then, by repeating the same operation as above and outputting 204 lines worth of image information onto the recording paper, one screen worth of recorded image data can be obtained on the recording paper.

以上のように本発明によれば、主制御回路からプリンタ
の記録部(サーマルヘッド)K直接画像情報を入力する
ので、副制御回路内にラインバッファ等の記憶手段を設
ける必要がなく、副制御回路を安価がビット数の少ない
マイクロコンピュータで実現でき、プリンタの回路構成
が安価な素子で簡単・容易に構成できる。また垂直帰線
消去期間中に画像メモリをアクセスするのでCRTの画
像出力にノイズ等の影響を与えることがなく、主制御回
路の動作周波数(約1〜2MHz)に対し転送の周波数
(30Hz)が充分低いことでタイミングにも余裕がで
き、信頼性も高い。
As described above, according to the present invention, since image information is input directly from the main control circuit to the recording unit (thermal head) of the printer, there is no need to provide storage means such as a line buffer in the sub-control circuit, and the sub-control circuit The circuit can be realized using an inexpensive microcomputer with a small number of bits, and the circuit configuration of the printer can be simply and easily configured using inexpensive elements. In addition, since the image memory is accessed during the vertical blanking period, there is no effect of noise on the CRT image output, and the transfer frequency (30Hz) is lower than the operating frequency of the main control circuit (approximately 1 to 2MHz). By keeping it low enough, there is plenty of time for timing and high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は何れも本発明の1実施例による画像情報記録装置
に係シ、第1図は全体のブロック図、第2図はサーマル
ヘッド(記録部)の回路図、第3図はタイミングチャー
トである。 ■・・・・・・制御回路、2・・・・・・同期信号発生
回路、3・・・・・・画像メモリ、4・・・・・・バス
轡スイッチ、5・・・・・・変換回路、6・・・・・・
CTR表示装置、7・・・・・・副制御回路、8・・・
・・・サーマルヘッド(記録部)、9・・・・・・紙送
〕機構、10−1〜10−248・・・・・・発熱抵抗
体、11−1〜11−248・・・・・・ゲート拳ドラ
イバ、12・・・・・・シフトレジスタ、13・・・・
・・電圧供給端子、14・・・・・・イネーブル選択端
子、15・・・・・・クロック端子、16・・・・・・
データ入力端子、P・・・・・・プリンタ。 第1 図 i口 ’−tl ヤ
The drawings all relate to an image information recording device according to an embodiment of the present invention; FIG. 1 is an overall block diagram, FIG. 2 is a circuit diagram of a thermal head (recording section), and FIG. 3 is a timing chart. . ■... Control circuit, 2... Synchronous signal generation circuit, 3... Image memory, 4... Bus switch, 5... Conversion circuit, 6...
CTR display device, 7...Sub control circuit, 8...
... Thermal head (recording section), 9 ... Paper feeding] mechanism, 10-1 to 10-248 ... Heat generating resistor, 11-1 to 11-248 ... ...Gate fist driver, 12...Shift register, 13...
...Voltage supply terminal, 14...Enable selection terminal, 15...Clock terminal, 16...
Data input terminal, P...Printer. Figure 1 i-tl ya

Claims (1)

【特許請求の範囲】[Claims] (1)デジタル信号の形でテレビ放送電波に重畳して伝
送される画像情報を記録紙上に記録する画像情報記録装
置において、画像情報を記憶する画像メモリと、該画像
メモリの画像情報をCRT表示装置に表示させる六めの
同期信号発生回路と、前記画像メモリに画像情報の書込
み・読出しを行なう主制御回路と、前記画像メモIJ 
i同期信号発生回路又は主制御回路に択一的に切換えて
接続するバス・スイッチと、プリンタを制御する副制御
回路とを備え、垂直帰線消去期間において前記主制御回
路は、前記バス・スイッチによって接続された画像メモ
リに前記画像情報を書込み、画像情報をハードコピーと
して記録する際には、画像メモリに予め書込まれ大画像
情報を主制御回路が垂直帰線消去期間に読出してプリン
タの記憶部に転送し、この画像情報の転送完了後前記副
制御回路が1247分の画像情報を記録処理することを
特徴とする画像情報記録装置。 (2、特許請求の範囲第(1)項記載において、前記画
像情報が転送されるプリンタの記憶部は、記録部のシフ
トレジスタであることを特徴とする画像情報記録装置。
(1) An image information recording device that records image information transmitted in the form of a digital signal superimposed on television broadcast waves on recording paper, includes an image memory that stores the image information, and displays the image information in the image memory on a CRT. a sixth synchronization signal generation circuit for displaying on the device; a main control circuit for writing and reading image information into the image memory; and the image memo IJ.
A bus switch that selectively connects to an i-sync signal generation circuit or a main control circuit, and a sub-control circuit that controls the printer, and during a vertical blanking period, the main control circuit connects the bus switch to the bus switch. When recording the image information as a hard copy by writing the image information to the image memory connected to the printer, the main control circuit reads out the large image information previously written to the image memory during the vertical blanking period and outputs it to the printer. An image information recording apparatus characterized in that the image information is transferred to a storage section, and after the transfer of the image information is completed, the sub-control circuit records 1247 minutes of image information. (2. The image information recording apparatus according to claim (1), wherein the storage section of the printer to which the image information is transferred is a shift register of a recording section.
JP58102809A 1983-06-10 1983-06-10 Image information recording device Pending JPS59228477A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58102809A JPS59228477A (en) 1983-06-10 1983-06-10 Image information recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58102809A JPS59228477A (en) 1983-06-10 1983-06-10 Image information recording device

Publications (1)

Publication Number Publication Date
JPS59228477A true JPS59228477A (en) 1984-12-21

Family

ID=14337372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58102809A Pending JPS59228477A (en) 1983-06-10 1983-06-10 Image information recording device

Country Status (1)

Country Link
JP (1) JPS59228477A (en)

Similar Documents

Publication Publication Date Title
TW247359B (en) Liquid crystal display and liquid crystal driver
US4809215A (en) Information processing system having decode, write and read means
JPH0212076B2 (en)
US5253081A (en) Image recording device
JPS6261185B2 (en)
JPH09307832A (en) Picture ratio converter and its method
US6300964B1 (en) Method and apparatus for storage retrieval of digital image data
JPS59228477A (en) Image information recording device
JP2507361B2 (en) Image information processing device
US4985852A (en) Method of and apparatus for driving a dot array recorder
JPS59229977A (en) Recording device for image information
JP3122996B2 (en) Video / still image display device
JPS61213897A (en) Image display unit
JPH0219677B2 (en)
JPH0683294A (en) Display control device
KR960005523B1 (en) Memory treatment device in cvp
JPH06118899A (en) Video signal processing circuit
JPS5935476B2 (en) Hard copy device in multi-terminal display control device
JPS62154021A (en) Data transfer device for hardcopy
JPS62176898U (en)
JPH0614719B2 (en) Display device
JPS61174887A (en) Remote displaying system
JPH07244472A (en) Picture display and processing device
JPS6321927B2 (en)
JPH03167592A (en) Image displaying system