JPS59224982A - Signal automatic switching circuit - Google Patents

Signal automatic switching circuit

Info

Publication number
JPS59224982A
JPS59224982A JP58099019A JP9901983A JPS59224982A JP S59224982 A JPS59224982 A JP S59224982A JP 58099019 A JP58099019 A JP 58099019A JP 9901983 A JP9901983 A JP 9901983A JP S59224982 A JPS59224982 A JP S59224982A
Authority
JP
Japan
Prior art keywords
signal
input terminal
transistor
gate
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58099019A
Other languages
Japanese (ja)
Inventor
Mitsuo Soneda
曽根田 光生
Toshiichi Maekawa
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58099019A priority Critical patent/JPS59224982A/en
Publication of JPS59224982A publication Critical patent/JPS59224982A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects

Abstract

PURPOSE:To form a signal automatic switching circuit on the same IC of a liquid crystal display device by forming the signal automatic switching circuit by means of an MOSFET. CONSTITUTION:When a signal to an input terminal 1 is active and a signal to an input terminal 6 is at a low level, the peak value of the signal applied to the input terminal 1 is held in a capacitor 22. Then an FET24 is turned on, an FET28 is turned off, a gate of an FET32 goes to high and a gate of an FET33 goes to low and the signal from the input terminal 1 is extracted from an output terminal 18. When the signal to the input terminal is at a low level and the signal to the input terminal 6 is active next, the peak value of the signal applied to the input terminal 6 is held in a capacitor 26. Then the FET24 is turned off, the FET28 is turned on, the gate of the FET23 goes to low and the gate of the FET33 goes to high level and the signal from the input terminal 6 is extracted from the output terminal 6. The signal automatic switching circuit is formed on the same IC as that of the liquid crystal display device.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、液晶ディスプレイ装置等に使用される信号自
動切換回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an automatic signal switching circuit used in liquid crystal display devices and the like.

背景技術とその問題点 例えばビデオカメラにおいて、ビューファインダーの表
示をカメラからの映像信号とするか、VTRからの映像
信号とするかを選択する信号切換回路が設けられる。そ
の場合に従来は例えば第1図に示すようなバイポーラト
ランジスタを用いた回路が用いられていた。
BACKGROUND ART AND PROBLEMS THEREOF For example, a video camera is provided with a signal switching circuit that selects whether a viewfinder display is a video signal from the camera or a video signal from a VTR. In this case, conventionally, for example, a circuit using bipolar transistors as shown in FIG. 1 has been used.

図におい′ζ、カメラ(図示せず)からの映像信号の供
給される入力端子(1)がトランジスタ(2)のベース
に接続される。このトランジスタ(2)のコレクタが電
源端子Vccに接続されると共に、エミッタが抵抗器(
3)と定電流源(4)を通じて接地され、この抵抗器(
3)と定電流源(4)との接続中点が差動接続された一
方のトランジスタ(5)のベースに接続される。
In the figure, an input terminal (1) to which a video signal from a camera (not shown) is supplied is connected to the base of a transistor (2). The collector of this transistor (2) is connected to the power supply terminal Vcc, and the emitter is connected to the resistor (
3) and is grounded through the constant current source (4), and this resistor (
3) and the constant current source (4) is connected to the base of one differentially connected transistor (5).

l′たVTR(図示せず)からの映像信号の供給される
入力端子(6)がトランジスタ(7)のベースに接続さ
れる。このトランジスタ(7)のコレクタが電源端子V
ccに接続されると共に、エミッタが抵抗器(8)と定
電流源(9)を通じて接地され、この抵抗器(8)と定
電流源(9)との接続中点が差動接続された他方のトラ
ンジスタα0)のベースに接続される。
An input terminal (6) to which a video signal from a VTR (not shown) is supplied is connected to the base of a transistor (7). The collector of this transistor (7) is the power supply terminal V
cc, and the emitter is grounded through a resistor (8) and a constant current source (9), and the connection point between the resistor (8) and the constant current source (9) is differentially connected to the other side. is connected to the base of the transistor α0).

さらに入力端子(6)が抵抗器(11) 、ダイオード
(12)、コンデンサ(13)を通じて接地され、この
ダイオード(12)とコンデンサ(13)との接続中点
が抵抗器(14)、(15)をiln シフ接地サレ、
この抵抗器(14)、(15)の接続中点がトランジス
タ(16)のベースに接続される。このトランジスタ(
16)のコレクタ・エミッタ間が1−ランジスタ(5)
のベースと接地の間に接続される。
Furthermore, the input terminal (6) is grounded through a resistor (11), a diode (12), and a capacitor (13), and the midpoint between the diode (12) and the capacitor (13) is connected to the resistor (14), (15). ) in Schif ground sale,
A midpoint between the resistors (14) and (15) is connected to the base of the transistor (16). This transistor (
Between the collector and emitter of 16) is a 1-transistor (5)
connected between the base and ground.

さらにトランジスタ(5)、00)のエミッタの接続点
と定電流源(17)との接続中点がビューファインダー
(図示せず)に接続される出力端子(1B)に接続され
る。
Further, a connection point between the emitters of the transistors (5), 00) and a constant current source (17) is connected to an output terminal (1B) connected to a viewfinder (not shown).

この回路において、トランジスタ(16)がオフのとき
は、端子+11からの映像信号がトランジスタ(5)に
供給され、ここで端子(6)に信号がなりれば、トラン
ジスタ(5)に供給された信号が端子(1B)に取り出
される。これに対して端子(6)に映像信号が供給され
ると、この信号がトランジスタ00)に供給されると共
に、ダイオード(12)、コンデンサ(13)等でピー
クホールドされ、このホールド信号によってトランジス
タ(16)がオンされる。このためのトランジスタ(5
)の信号が遮断され、トランジスタ(10)に供給され
た信号が端子(18)に取り出される。
In this circuit, when the transistor (16) is off, the video signal from the terminal +11 is supplied to the transistor (5), and if there is a signal at the terminal (6), it is supplied to the transistor (5). A signal is taken out to terminal (1B). On the other hand, when a video signal is supplied to the terminal (6), this signal is supplied to the transistor 00) and peak-held by the diode (12), capacitor (13), etc., and this hold signal causes the transistor ( 16) is turned on. A transistor for this purpose (5
) is cut off, and the signal supplied to the transistor (10) is taken out to the terminal (18).

このようにし゛ζカメラ及びVTRからの映像信号が切
換られてビューファインダーに供給される。
In this way, the video signals from the ζ camera and VTR are switched and supplied to the viewfinder.

ところでヒユーファインダーに液晶ディスプレイ装置を
用いることが実用化されようとしている。
By the way, the use of a liquid crystal display device in a view finder is about to be put into practical use.

その場合に、液晶ディスプレイ装置の駆動用71−リソ
クス回斃は一般にMO3I−ランジスタで構成され、−
ヒ述のようにバイポーラトランジスタを用いた回路では
単一のICチップ上に同時に形成するのが困難である。
In that case, the driving circuit 71 of the liquid crystal display device is generally composed of MO3I transistors;
As mentioned above, it is difficult to simultaneously form circuits using bipolar transistors on a single IC chip.

そのため切換回路のみが別のICとなり、端子数やスペ
ースの面で不利となっていた。
Therefore, only the switching circuit is a separate IC, which is disadvantageous in terms of the number of terminals and space.

発明の目的 本発明はこのような点にかんがみ、信号自動切換回路を
液晶ディスプレイ装置と同−IC−1−に形成できるよ
うにするものである。
OBJECTS OF THE INVENTION In view of these points, the present invention enables an automatic signal switching circuit to be formed on the same IC-1 as a liquid crystal display device.

発明の概要 本発明は、複数の入力端子と、これらの入力端子に供給
される信号をそれぞれピークホールドする手段と、これ
らのピークホールドされた信号を差動回路を用いて比較
してアクティブの入力を検出する手段と、上記複数の入
力端子にそれぞれ設レジられたl・ランスミッションゲ
ートと、これらのトランスミッションゲートを上記検出
手段からの検出信号にて制御して十記アクティブの人力
を択一的に取り出すようにした信号自動切換回路であっ
て、これによれば信号自動切換回路を液晶ディスプレイ
装置と同−IC上に形成できる。
Summary of the Invention The present invention provides a plurality of input terminals, means for peak-holding signals supplied to these input terminals, and comparing these peak-held signals using a differential circuit to detect active inputs. means for detecting the above, l/transmission gates respectively provided at the plurality of input terminals, and these transmission gates are controlled by the detection signal from the detection means to selectively control the active human power. According to this automatic signal switching circuit, the automatic signal switching circuit can be formed on the same IC as a liquid crystal display device.

実施例 第2図において、入力端子(1)がMO3I−ランジス
タ(21)のゲートに接続される。このトランジスタ(
21)のドレインが電源端子VDDに接続され、ソース
がコンデンサ(22)と微少定電流源(23)との並列
回路を通じて接地されると共に、このソースが差動接続
された一方のMO3Lラントランジスタ)のゲートに接
続される。
In the embodiment of FIG. 2, the input terminal (1) is connected to the gate of the MO3I-transistor (21). This transistor (
The drain of 21) is connected to the power supply terminal VDD, the source is grounded through a parallel circuit of a capacitor (22) and a minute constant current source (23), and this source is differentially connected to one MO3L run transistor) connected to the gate.

また、入力端子(6)がMOS)ランジスタ(25)の
ゲートに接続される。このトランジスタ(25)のドレ
インが電源端子M DI)に接続され、ソースがコンデ
ンサ(26)と微少定電流源(27)との並列回路を通
じて接地されると共に、このソースが差動接続された他
方のMO3I−ランジスタ(2B)のゲートに接続され
る。
Further, the input terminal (6) is connected to the gate of the MOS transistor (25). The drain of this transistor (25) is connected to the power supply terminal M DI), the source is grounded through a parallel circuit of a capacitor (26) and a minute constant current source (27), and the source is connected to the other side which is differentially connected. is connected to the gate of MO3I-transistor (2B).

このトランジスタ(24) 、(2B)のソースの接続
点が定電流源(29)を通じて接地される。またドレイ
ンがそれぞれMos+・ランジスタ (30)、(31
)からなる負荷を通じ′ζ電源端子V l1l)に接続
される。
A connection point between the sources of these transistors (24) and (2B) is grounded through a constant current source (29). In addition, the drains are Mos+ transistors (30) and (31), respectively.
) is connected to the power supply terminal V l1l ) through a load consisting of V l1l ).

また入力端子(11、(6)がそれぞれMO3I−ラン
ジスク(32)、(33)からなるトランスミッション
ケートに接続される。またトランジスタ(24)、(2
8)と(30)、(31)との接続中点がそれぞれトラ
ンジスタ(32)、(33)のゲートに接続される。こ
のトランジスタ(32)、(33)の出力側がlr、い
に接続され、この接続中点が出力端子(18)に接続さ
れる。
In addition, the input terminals (11, (6) are connected to a transmission gate consisting of MO3I-ranjisku (32), (33), respectively. Also, the transistors (24), (2
8), (30) and (31) are connected to the gates of transistors (32) and (33), respectively. The output sides of these transistors (32) and (33) are connected to lr, and the midpoint of this connection is connected to the output terminal (18).

この回路において、トランジスタ(21) 、コンデン
サ(22) 、電流源(23)及びトランジスタ(25
)、コンデンサ(26)、電流淘(27)はそれぞれピ
ークホールド回路を構成している。
In this circuit, a transistor (21), a capacitor (22), a current source (23) and a transistor (25)
), the capacitor (26), and the current selection (27) each constitute a peak hold circuit.

そして例えは入力端イfi+の信号がアクティブ、入力
端子(6)の伯1F3がローであったとすると、コンデ
ンサ(22)には入力端子(1)に供給された信例のピ
ークイ直がボールドされ、二1ンデンサ(26)は接地
電位とされる。このためトランジスタ(24)がオン、
(2B)がオフとなり、トランジスタ(32)のゲーI
・がハイ、(33)のゲートがローとなって入力端子(
1)からの信号が出力端子(1B)に取り出される。
For example, if the signal at the input terminal Ifi+ is active and the input terminal (6)'s input signal 1F3 is low, the capacitor (22) will have the signal input to the input terminal (1) in bold. , and the second capacitor (26) are at ground potential. Therefore, the transistor (24) is turned on,
(2B) is turned off, and the gate I of transistor (32) is turned off.
・is high, the gate of (33) is low, and the input terminal (
The signal from 1) is taken out to the output terminal (1B).

次に入力端子+11の信号がロー、入力端子(6)の信
号がアクティブになると、コンデンサ(22)にピーク
ホールドされた電萄は電流源(23)を通じて放電され
、コンデンサ(26)には入力端子(6)に(1給され
た信号のピーク値がホールドされる。このためトランジ
スタ(24)がオフ、(28)がオンとなり、トランジ
スタ(32)のゲートがロー、(33)のゲートがハイ
となって入力端子(6)からの信号が出力端子(18)
に取り出される。
Next, when the signal at input terminal +11 becomes low and the signal at input terminal (6) becomes active, the peak held in the capacitor (22) is discharged through the current source (23), and the capacitor (26) receives the input signal. The peak value of the signal supplied to the terminal (6) is held. Therefore, the transistor (24) is turned off, the transistor (28) is turned on, the gate of the transistor (32) is low, and the gate of (33) is low. When the signal becomes high, the signal from the input terminal (6) goes to the output terminal (18).
It is taken out.

こうしてこの回路において、入力端子(1)、(6)に
供給される信号の内から、アクティブになったもののみ
を択一的に出力端子(18)に取り出すことができる。
In this manner, in this circuit, only the activated signal among the signals supplied to the input terminals (1) and (6) can be selectively taken out to the output terminal (18).

そしてこの場合に、各トランジスタが全°ζMO3で構
成されるので、これらを液晶ディスプレイ装置と同一の
rc−、t−に形成することができる。またコンデンサ
(22)、(26)が小容量で足りるので、これらを含
めた全ての回路を単一のI Cチップ上に同時に形成す
ることができる。
In this case, since each transistor is composed entirely of ζ MO3, these can be formed in the same rc- and t- as the liquid crystal display device. Furthermore, since the capacitors (22) and (26) only need a small capacity, all the circuits including these can be formed simultaneously on a single IC chip.

さらに第3図は他の例を不ず。図においてトランジスタ
(30)、(31)がディプレッション形のMOSトラ
ンジスタを用いた能動負萄とされる。
Furthermore, FIG. 3 shows other examples. In the figure, transistors (30) and (31) are active negative transistors using depletion type MOS transistors.

これによっ゛ζトランジスタ(24)、(28)等の差
動アンプのゲインが一ヒがり、この回路はコンパレータ
の動作となる。またトランジスタ(32)、(33)の
トランスミッションゲートをそれぞれCMO5構成とす
る。そしてコンパレータからの信号を住いに逆相で各ゲ
ートに供給する。
This increases the gain of the differential amplifiers such as the ζ transistors (24) and (28), and this circuit operates as a comparator. Furthermore, the transmission gates of the transistors (32) and (33) are each configured to have a CMO5 configuration. The signal from the comparator is then supplied to each gate in reverse phase.

この回路において、トランスミッションゲートがCMO
5構成とされることにより、信号の伝達領域ば電#i電
圧から接地電位間となるので、伝達特性が向」−する。
In this circuit, the transmission gate is CMO
5 configuration, the signal transmission region is between the voltage #i and the ground potential, so that the transmission characteristics are improved.

また上述の例では、トランジスタ(21)、(25)を
いずれもソースホロア構成としたが、これは第4図に示
すようにダイオード接続としてもよい。
Further, in the above example, both transistors (21) and (25) have a source follower configuration, but they may also be diode-connected as shown in FIG.

さらに上述の例では入力信号の一方のみがアクティブと
なる場合について述べたが、両方が同時にアクティブと
なる場合で、いずれか一方を優先する場合には例えば次
の第5図に示すようにする。
Further, in the above example, a case was described in which only one of the input signals is active, but in a case where both are active at the same time and priority is given to one of the input signals, for example, as shown in FIG. 5 below.

すなわち図において入力端子+11がMOSトランジス
タ(41)のゲートに接続され、このトランジスタ(4
1)のドレインが電源端子VDDに接続され、ソースが
抵抗器(42)、定電流源(43)を通じて接地される
と共に、この抵抗器(42)と定電流源(43)の接続
生魚がトランジスタ(21)のゲートに接続される。
That is, in the figure, the input terminal +11 is connected to the gate of the MOS transistor (41), and the input terminal +11 is connected to the gate of the MOS transistor (41).
The drain of 1) is connected to the power supply terminal VDD, the source is grounded through a resistor (42) and a constant current source (43), and the connection between this resistor (42) and constant current source (43) is a transistor. It is connected to the gate of (21).

これによって入力端子Tllからの信号は所定電位低め
られてトランジスタ(21)に供給され、両方の信号が
アクティブとなった場合に入力端子(6)からの信号が
優先される。
As a result, the signal from the input terminal Tll is lowered in potential by a predetermined value and is supplied to the transistor (21), and when both signals become active, the signal from the input terminal (6) is prioritized.

なお優先順位をつける方法としては他にトランジスタ(
21)をエンハンスメン1−形、(25)をディプレッ
ション形の素子に形成してもよい。ごの場合も入力端子
(6)が優先される。あるいはトランジスタ(24)、
(28)のスレショルド電圧を変えるようにしてもよい
Another way to prioritize is to use transistors (
21) may be formed as an enhancement type element, and (25) may be formed as a depression type element. In this case, the input terminal (6) is given priority. Or a transistor (24),
The threshold voltage of (28) may be changed.

また上述の回路において、人力が3以上の場合にも、差
動回路を従属に設けることで切換を行うことができる。
Furthermore, in the above-mentioned circuit, even when three or more human forces are required, switching can be performed by providing a subordinate differential circuit.

さらに上述の回路は、結晶シリコンに限らず、アモルフ
ァスシリコン、Te等を用いたTPTJi成の回路に適
用できる。
Further, the above-described circuit can be applied not only to crystalline silicon but also to TPTJi circuits using amorphous silicon, Te, etc.

発明の効果 本発明によれば、信号自動切換回路を液晶ディスプレイ
装置と同−IC上に形成することができるようになった
Effects of the Invention According to the present invention, an automatic signal switching circuit can be formed on the same IC as a liquid crystal display device.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の回路の接続図、第2図は本発明の一例の
接続図、第3図〜第5図は他の例の接続図である。 Ill、(6)は入力端子、(18)は出力端子、(2
1)、0 (24)、(25)、(2日)、(30) 〜(33)
はMOSトランジスタ、(22)、(26)はコンデン
サ、(23)、(27)は微少定電流源である。 冊 第3図 第9図 第5図
FIG. 1 is a connection diagram of a conventional circuit, FIG. 2 is a connection diagram of one example of the present invention, and FIGS. 3 to 5 are connection diagrams of other examples. Ill, (6) is the input terminal, (18) is the output terminal, (2
1), 0 (24), (25), (2 days), (30) ~ (33)
are MOS transistors, (22) and (26) are capacitors, and (23) and (27) are minute constant current sources. Book Figure 3 Figure 9 Figure 5

Claims (1)

【特許請求の範囲】[Claims] 複数の入力端子と、これらの入力端子に供給される信号
をそれぞれピークホールドする手段と、これらのピーク
ホールドされた信号を差動回路を用いて比較してアクテ
ィブの入力を検出する手段と、−上記複数の入力端子に
それぞれ設けられたトランスミッションゲートと、これ
らのトランスミソションゲ−1・を上記検出手段からの
検出信号にて制御して上記アクティブの入力を択一的に
取り出すよ・うにした信号自動切換回lid。
a plurality of input terminals, means for peak-holding signals supplied to these input terminals, and means for comparing these peak-held signals using a differential circuit to detect an active input; A signal for selectively extracting the active input by controlling the transmission gates provided at each of the plurality of input terminals and the transmission gate 1 by the detection signal from the detection means. Automatic switching lid.
JP58099019A 1983-06-03 1983-06-03 Signal automatic switching circuit Pending JPS59224982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58099019A JPS59224982A (en) 1983-06-03 1983-06-03 Signal automatic switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58099019A JPS59224982A (en) 1983-06-03 1983-06-03 Signal automatic switching circuit

Publications (1)

Publication Number Publication Date
JPS59224982A true JPS59224982A (en) 1984-12-17

Family

ID=14235472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58099019A Pending JPS59224982A (en) 1983-06-03 1983-06-03 Signal automatic switching circuit

Country Status (1)

Country Link
JP (1) JPS59224982A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110907711A (en) * 2019-11-20 2020-03-24 武汉鸿志高测电气技术有限公司 Nuclear phase and phasing device and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110907711A (en) * 2019-11-20 2020-03-24 武汉鸿志高测电气技术有限公司 Nuclear phase and phasing device and method
CN110907711B (en) * 2019-11-20 2022-08-12 武汉鸿志高测电气技术有限公司 Nuclear phase and phasing device and method

Similar Documents

Publication Publication Date Title
US4321489A (en) Voltage detection circuit
US4435652A (en) Threshold voltage control network for integrated circuit field-effect trransistors
US5559451A (en) Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit
US4948990A (en) BiCMOS inverter circuit
US5210503A (en) Amplitude limiting amplifier circuit
US4542307A (en) Double bootstrapped clock buffer circuit
US5461304A (en) Switchable current source circuit and phase detector configuration having such a circuit
JPS59224982A (en) Signal automatic switching circuit
US5204838A (en) High speed readout circuit
US4521750A (en) Characteristic switching circuit
US6137342A (en) High efficiency semiconductor substrate bias pump
US5166638A (en) Differential amplifier having output stage quickly brought into inactive condition by a control signal
JPS62188090A (en) Voltage detection circuit
JPH10223776A (en) Semiconductor memory device
JPS6129496A (en) Semiconductor memory
JPS628400A (en) Capacitor memory circuit
JPH0628881A (en) Sense amplifier circuit
JPS5851358B2 (en) Semiconductor integrated circuit device
JPH042502Y2 (en)
JP2627214B2 (en) High-speed sample and hold circuit
JPH04237214A (en) Clocked inverter
JP3057706B2 (en) Operational amplifier
JPS60175300A (en) Shift register stage circuit
JPH0430181B2 (en)
JPH0732357B2 (en) Logic level setting circuit