JPS59218510A - シ−ケンスコントロ−ラ - Google Patents
シ−ケンスコントロ−ラInfo
- Publication number
- JPS59218510A JPS59218510A JP9366983A JP9366983A JPS59218510A JP S59218510 A JPS59218510 A JP S59218510A JP 9366983 A JP9366983 A JP 9366983A JP 9366983 A JP9366983 A JP 9366983A JP S59218510 A JPS59218510 A JP S59218510A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- processing
- contents
- program counter
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は汎用のマイクロプロセッサ(以下MPUと称す
)を使用してシーケンスプログラムの処理時間を短縮し
且つメモリ効率を上げ、さら(二はプログラム仕様の融
通性を発揮させることのできるシーケンスコントローラ
に関するものである。
)を使用してシーケンスプログラムの処理時間を短縮し
且つメモリ効率を上げ、さら(二はプログラム仕様の融
通性を発揮させることのできるシーケンスコントローラ
に関するものである。
シーケンスコントローラはあらかじめ定められた条件、
順序(−従って逐次進めていく制御装置であるが、特に
数値制御工作機械等の制御目的に応じた制御機能を充分
に発揮するコントローラが必要とされる。
順序(−従って逐次進めていく制御装置であるが、特に
数値制御工作機械等の制御目的に応じた制御機能を充分
に発揮するコントローラが必要とされる。
従来のシーケンスコントローラにおいては、ビット単位
の論理演算を行うことが主たる仕事の内容であるが、一
般のMPUはバイト、あるいはワード単位の命令である
為、ビット単位の論理演算をする(−は複数バイト、あ
るいは複数ワードの容量が必要となり、メモリ効率が悪
くなって処理時間がかかつていた。
の論理演算を行うことが主たる仕事の内容であるが、一
般のMPUはバイト、あるいはワード単位の命令である
為、ビット単位の論理演算をする(−は複数バイト、あ
るいは複数ワードの容量が必要となり、メモリ効率が悪
くなって処理時間がかかつていた。
本発明はこれらの問題点を解決したものであり、本発明
の目的は汎用のMPUに備わっている命令のうち特定の
命令を実行させること(二よって、シーケンス用プログ
ラムカウンタを構成し、ビット単位の論理演算を八−ド
ウエア(=よって処理することで、シーケンスプログラ
ムの処理時間を短縮し、且つメモリ効率を向上し、プロ
グラム仕様の融通性が発揮されるシーケンスコントロー
ラを提供することにある。
の目的は汎用のMPUに備わっている命令のうち特定の
命令を実行させること(二よって、シーケンス用プログ
ラムカウンタを構成し、ビット単位の論理演算を八−ド
ウエア(=よって処理することで、シーケンスプログラ
ムの処理時間を短縮し、且つメモリ効率を向上し、プロ
グラム仕様の融通性が発揮されるシーケンスコントロー
ラを提供することにある。
以下、本発明の一実施例を図面(=基づいて詳細に説明
する。第1図(−おいて、1はマイクロ・プロセッサ(
以下MPUと称す)、2はメイン処理プログラムエリア
、3は?)エリアとしてのシーケンスプログラムエリア
、4はMPUIが出力するアドレスのアドレスデコーダ
、5はシーケンスプログラムエリアから出力されるシー
ケンス命令の命令デコーダ、6は1ビツトの論理演算を
行なうシーケンス論理演算処理部、7は入力部、8は出
力部、9は演算等の割込みコントローラ、10はバッフ
ァ、−11はデータトランスシック、12は16ピツト
のアドレスライン、13はMPUが出力するリード信号
、14は論理積ゲート、15は8ビツトのデータバス、
16はシーケンスプログラム用の16ビツトのデータラ
イン、C8/はメイン処理プログラムエリアを選択する
ためのセレクト信号、C8lはシーケンスプログラムエ
リアを選択するためのセレクト信号、17は4ビツトの
シーケンス命令コードライン、18は入出力アドレスラ
インでビットデータラインも含んでいる。8CLKはシ
ーケンスクロックライン、19は演算処理等の割込み信
号ライン、2oはMPUに対する割込み信号、21はM
PUのクロックである。第1図のメイン処理プログラム
エリア2には、第2図で示すシーケンス用プログラムか
ンタの機能を有する処理プログラムが入っている。
する。第1図(−おいて、1はマイクロ・プロセッサ(
以下MPUと称す)、2はメイン処理プログラムエリア
、3は?)エリアとしてのシーケンスプログラムエリア
、4はMPUIが出力するアドレスのアドレスデコーダ
、5はシーケンスプログラムエリアから出力されるシー
ケンス命令の命令デコーダ、6は1ビツトの論理演算を
行なうシーケンス論理演算処理部、7は入力部、8は出
力部、9は演算等の割込みコントローラ、10はバッフ
ァ、−11はデータトランスシック、12は16ピツト
のアドレスライン、13はMPUが出力するリード信号
、14は論理積ゲート、15は8ビツトのデータバス、
16はシーケンスプログラム用の16ビツトのデータラ
イン、C8/はメイン処理プログラムエリアを選択する
ためのセレクト信号、C8lはシーケンスプログラムエ
リアを選択するためのセレクト信号、17は4ビツトの
シーケンス命令コードライン、18は入出力アドレスラ
インでビットデータラインも含んでいる。8CLKはシ
ーケンスクロックライン、19は演算処理等の割込み信
号ライン、2oはMPUに対する割込み信号、21はM
PUのクロックである。第1図のメイン処理プログラム
エリア2には、第2図で示すシーケンス用プログラムか
ンタの機能を有する処理プログラムが入っている。
さらにメイン処理プログラムエリア2には第1表で示す
ようなインストラクション処理用のプログラムも入って
いる。動作を開始すると、MPUのアドレスレジスタH
Lにシーケンスプログラムカウンタの初期値mmmmが
セットされる。第2図で示される■すなわちMPUIが
、アドレスレジスタHLの内容をシーケンスプログラム
エリア2に出力する。つまり、MPUIにとってはリー
ドサイクルであるから、リード信号13とアドレスレジ
スタHLの内容がアドレスライン12+=出力される。
ようなインストラクション処理用のプログラムも入って
いる。動作を開始すると、MPUのアドレスレジスタH
Lにシーケンスプログラムカウンタの初期値mmmmが
セットされる。第2図で示される■すなわちMPUIが
、アドレスレジスタHLの内容をシーケンスプログラム
エリア2に出力する。つまり、MPUIにとってはリー
ドサイクルであるから、リード信号13とアドレスレジ
スタHLの内容がアドレスライン12+=出力される。
従ってシーケンスプログラム3のプログラムカウンタの
内容が出力されたことになる。続いて、MPUIが第2
図の■を実行することC;より、プログラムカウンタは
+1されたことになる。
内容が出力されたことになる。続いて、MPUIが第2
図の■を実行することC;より、プログラムカウンタは
+1されたことになる。
そのあと■の内容の動作と■の内容の動作を順次多数回
繰り返して実行されていく。第2図■のジャンプ命令は
再び0の動作を開始させるが、■の動作と■の動作の繰
り返し回数は■の処理時間が十分無視できるよう(1多
数回行うことが必要で、処理時間の短縮化に好影響を与
える。
繰り返して実行されていく。第2図■のジャンプ命令は
再び0の動作を開始させるが、■の動作と■の動作の繰
り返し回数は■の処理時間が十分無視できるよう(1多
数回行うことが必要で、処理時間の短縮化に好影響を与
える。
/”′−
7¥ 白
/
//′
7、/
7/′
第1表 (命令語の機能一覧表)
次に作用について詳細に説明する。
第1図のシーケンスプログラムエリア3L=は第3図の
ラダーシーケンス図で示す内容のラダーシーケンスプロ
グラム(ラダー言語)が第4図の形でメモリ内に入って
いるものとする。実際には、第5図で示されるマシン語
(マシンコード)として実行可能な内容の形式で記憶さ
れている。すなわち、上位4ビツトがシーケンス命令コ
ードであり、次の3ビツトはビット指定データ、残りの
9ビツトは入出力アドレスデータである。ビット指定デ
ータは、一般のMPUが入出力データをパラレルデータ
として扱かう為、シーケンス処理の1ピツトデータとし
て変換するためのデータである。
ラダーシーケンス図で示す内容のラダーシーケンスプロ
グラム(ラダー言語)が第4図の形でメモリ内に入って
いるものとする。実際には、第5図で示されるマシン語
(マシンコード)として実行可能な内容の形式で記憶さ
れている。すなわち、上位4ビツトがシーケンス命令コ
ードであり、次の3ビツトはビット指定データ、残りの
9ビツトは入出力アドレスデータである。ビット指定デ
ータは、一般のMPUが入出力データをパラレルデータ
として扱かう為、シーケンス処理の1ピツトデータとし
て変換するためのデータである。
シーケンス起動によりMPUIのアドレスレジスタHL
+ニジーケンスプログラムカウンタの初期値をJIHJ
I 1にセットしたものとする。アドレスレジスタHL
の内容がHL=ij!IM1となり、アドレスライン1
2へ5ipiが出力され、第6図のタイミングチャート
図(−従って、シーケンスプログラムエリアを選択する
ためのセレクト信号C81、リード信号13、シーケン
スクロック5CLK、シーケンスデータライン16すな
わち、第4図のメモリアドレスj#H1t=あるH D
、lff 1という内容のデータが出力されたこと(=
なる。これは第1表から明らかなように、ff01番地
の内容を入力部7あるいは出力部8を通してシーケンス
論理演算処理部(=もってくることを意味している。
+ニジーケンスプログラムカウンタの初期値をJIHJ
I 1にセットしたものとする。アドレスレジスタHL
の内容がHL=ij!IM1となり、アドレスライン1
2へ5ipiが出力され、第6図のタイミングチャート
図(−従って、シーケンスプログラムエリアを選択する
ためのセレクト信号C81、リード信号13、シーケン
スクロック5CLK、シーケンスデータライン16すな
わち、第4図のメモリアドレスj#H1t=あるH D
、lff 1という内容のデータが出力されたこと(=
なる。これは第1表から明らかなように、ff01番地
の内容を入力部7あるいは出力部8を通してシーケンス
論理演算処理部(=もってくることを意味している。
その動作は第6図のシーケンスクロック5CLKの立ち
下がりから立ち上りの間)−行なわれる。次にMPUは
アドレスレジスタHLに1を加える動作を行ない、HL
=jlrO,ff2となる。この時セレクト信号C8I
は出力されずシーケンス処理は行なわない。すなわち、
シーケンスプログラムカウンタが+1されるだけである
。
下がりから立ち上りの間)−行なわれる。次にMPUは
アドレスレジスタHLに1を加える動作を行ない、HL
=jlrO,ff2となる。この時セレクト信号C8I
は出力されずシーケンス処理は行なわない。すなわち、
シーケンスプログラムカウンタが+1されるだけである
。
再度MPU 1が第2図■を実行してアドレスレジスタ
HLの内容をシーケンスプログラムエリア3に出力する
・と、第6図のタイミングチャート図に従ってセレクト
信号C81、リーード信号13、シーケンスプログラム
データのORjfJf 4がシーケンスデータライン1
6(ユそれぞれの信号が出力される。シーケンスプログ
ラムデータOR11l 4は命令デコーダ5を通して何
の命令かを解読し、第1表の機能に基づき、前の結果と
Hjf4番地の論理和をとる。この動作は前記と同様)
ニジ−ケンスクロックS CL Kの立ち下がりから立
ち上がりの間(1行なわれる。続いてMJ’ U 1は
アドレスレジスタHLt二十1を加えHL=OJlr、
ff3とする。
HLの内容をシーケンスプログラムエリア3に出力する
・と、第6図のタイミングチャート図に従ってセレクト
信号C81、リーード信号13、シーケンスプログラム
データのORjfJf 4がシーケンスデータライン1
6(ユそれぞれの信号が出力される。シーケンスプログ
ラムデータOR11l 4は命令デコーダ5を通して何
の命令かを解読し、第1表の機能に基づき、前の結果と
Hjf4番地の論理和をとる。この動作は前記と同様)
ニジ−ケンスクロックS CL Kの立ち下がりから立
ち上がりの間(1行なわれる。続いてMJ’ U 1は
アドレスレジスタHLt二十1を加えHL=OJlr、
ff3とする。
以上のようなプログラムカウンタの処理動作を繰り返し
行なってシーケンス処理を実行していく。
行なってシーケンス処理を実行していく。
第2図の■と■をMPUIが順次実行することにより、
1つのシーケンスコマンド、例えば前述のRDijf
1の動作を完了させることができる。
1つのシーケンスコマンド、例えば前述のRDijf
1の動作を完了させることができる。
ここで、ジャンプ命令を実行する@の実行時間は仕事を
しないロスタイムであるから、第2図O■■の繰り返し
動作では正味の実行時間を上げることができない。従っ
て、第2図■のロスタイムを出来るだけ小さくする為に
0の動作と■の動作をできるだけ多くの繰り返し回数を
とること(二上り■の実行時間を無視できるように構成
すれば、シーケンスプログラムの処理時間を短縮化する
ことができる。
しないロスタイムであるから、第2図O■■の繰り返し
動作では正味の実行時間を上げることができない。従っ
て、第2図■のロスタイムを出来るだけ小さくする為に
0の動作と■の動作をできるだけ多くの繰り返し回数を
とること(二上り■の実行時間を無視できるように構成
すれば、シーケンスプログラムの処理時間を短縮化する
ことができる。
第1表で示す命令群は、前述のような種々の動作を行な
って、シーケンスデータライン16にシーケンスデータ
を出力し、上位4ピツトが命令デコーダ(=入って解読
される。演算等の割り込み信号は割り込み信号ライン1
9を通って割り込みコントローラ9に入る。割り込みコ
ントローラ9はMPU1+二対して割り込み信号20を
発し、MPU1は割り込み処理(=入る。MPUIは、
シーケンスプログラムエリア3から割り込み命令が何の
命令であるかを読みとってその処理に入る。例えば第3
図ラダーシーケンス図の(II)で示される、シーケン
スプログラムであったとする。このシーケンスプログラ
ムはラダー言語として、第4図の但)で示される形でメ
モリ内に入っているものとする。
って、シーケンスデータライン16にシーケンスデータ
を出力し、上位4ピツトが命令デコーダ(=入って解読
される。演算等の割り込み信号は割り込み信号ライン1
9を通って割り込みコントローラ9に入る。割り込みコ
ントローラ9はMPU1+二対して割り込み信号20を
発し、MPU1は割り込み処理(=入る。MPUIは、
シーケンスプログラムエリア3から割り込み命令が何の
命令であるかを読みとってその処理に入る。例えば第3
図ラダーシーケンス図の(II)で示される、シーケン
スプログラムであったとする。このシーケンスプログラ
ムはラダー言語として、第4図の但)で示される形でメ
モリ内に入っているものとする。
シーケンスプログラムカウンタの処理プログラムにより
、アドレスレジスタHLの内容を連続的にカウントアツ
プしHL=4006とすると、MPUへはアドレスレジ
スタHLの内容をシーケンスプログラムエリア3に出力
し、Hjf、M6番地の内容をシーケンス論理演算処理
部6;;読み込む。次にMPUIがアドレスレジスタH
Lを+1するとHL−Ej#7となり、さらにMPUI
はアドレスレジスタHLの内容JfKK7をシーケンス
プログラムエリア3(二出力すると、割り込み信号20
が出力されて割り込み処理(二人る。MPUIは!00
6番地の内容が、ff、fflであった時1:JIj?
JI8番地のAの内容を、MHjf9番地のBへ転送す
るという仕事を行なう。このようにしてMPUIの持っ
ている割り込み機能を利用してシーケンス動作と第1表
の機能を持ったソフトウェアによる仕事を処理すること
ができ、プログラム仕様の融通性を発揮することができ
る。
、アドレスレジスタHLの内容を連続的にカウントアツ
プしHL=4006とすると、MPUへはアドレスレジ
スタHLの内容をシーケンスプログラムエリア3に出力
し、Hjf、M6番地の内容をシーケンス論理演算処理
部6;;読み込む。次にMPUIがアドレスレジスタH
Lを+1するとHL−Ej#7となり、さらにMPUI
はアドレスレジスタHLの内容JfKK7をシーケンス
プログラムエリア3(二出力すると、割り込み信号20
が出力されて割り込み処理(二人る。MPUIは!00
6番地の内容が、ff、fflであった時1:JIj?
JI8番地のAの内容を、MHjf9番地のBへ転送す
るという仕事を行なう。このようにしてMPUIの持っ
ている割り込み機能を利用してシーケンス動作と第1表
の機能を持ったソフトウェアによる仕事を処理すること
ができ、プログラム仕様の融通性を発揮することができ
る。
以上説明したようにこの発明によれば汎用のマイクロブ
ロセツg (MPU)を使用し、シーケンス処理用のプ
ログラムカウンタ機能を構成することでプログラムの処
理時間を短縮する“ことができ且つメモリ効率が向上し
、割り込み処理可能なプログラム処理機能を備えること
でプログラム仕様の融通性:;富んだシーケンスコント
ローラを提供できるという効果が得られる。その結果工
作機械等のシーケンスコントローラとして゛の処理効率
、処理能力等の向上に繋げることが出来る。
ロセツg (MPU)を使用し、シーケンス処理用のプ
ログラムカウンタ機能を構成することでプログラムの処
理時間を短縮する“ことができ且つメモリ効率が向上し
、割り込み処理可能なプログラム処理機能を備えること
でプログラム仕様の融通性:;富んだシーケンスコント
ローラを提供できるという効果が得られる。その結果工
作機械等のシーケンスコントローラとして゛の処理効率
、処理能力等の向上に繋げることが出来る。
第1図は本発明のシーケンスコントローラの主要部を示
すブロック線図、第2図はff11図のメイン処理プロ
グラムエリア3におけるシーケンス用プログラムカウン
タ処理の内容を説明するフローチャート図、第3図は本
発明の一実施例のラダーシーケンス図、第4図は′s3
図の状態をコーチングした図、第5図はマシンコード説
明図、第6図はMPUIの指令(二より発せられる各種
信号のタイミングチャート図。 l・・・マイクロプロセッサ(MPU)2・・・メイン
処理プログラムエリア 3・・・シーケンスプログラムエリア 4・・・アドレスデコーダ 5・・・命令デコーダ 6・・・シーケンス論理演算処理部 7・・・χ左部 8・・・出力部 9・・・割り込みコントローラ lO・・・バッファ 11・・・データトランスシック 特許出願人 日立精機株式会社 41 − 第4図
すブロック線図、第2図はff11図のメイン処理プロ
グラムエリア3におけるシーケンス用プログラムカウン
タ処理の内容を説明するフローチャート図、第3図は本
発明の一実施例のラダーシーケンス図、第4図は′s3
図の状態をコーチングした図、第5図はマシンコード説
明図、第6図はMPUIの指令(二より発せられる各種
信号のタイミングチャート図。 l・・・マイクロプロセッサ(MPU)2・・・メイン
処理プログラムエリア 3・・・シーケンスプログラムエリア 4・・・アドレスデコーダ 5・・・命令デコーダ 6・・・シーケンス論理演算処理部 7・・・χ左部 8・・・出力部 9・・・割り込みコントローラ lO・・・バッファ 11・・・データトランスシック 特許出願人 日立精機株式会社 41 − 第4図
Claims (1)
- 汎用マイクロプロセッサを用いたシーケンスコントロー
ラにおいて、汎用のレジスタをシーケンス処理用のプロ
グラムカウンタに使用し、前記汎用マイクロプロセッサ
のレジスタの内容をシーケンスプログラムエリアに出力
するレジスタ出力手段と、前記汎用のレジスタの内容を
カウントアツプさせる加算手段と、該加算手段と前記レ
ジスタ出力手段を順次多数回繰り返して実行することに
より連続してプログラムカウンタをカウントアツプし、
前記プログラムカウンタとシーケンス論理演算部とを組
合わせてシーケンス処理を行ない、且つ前記汎用マイク
ロプロセッサに割り込みコントローラを連接′して割り
込み処理によって機能命令を実行する割り込み手段とか
らなるシーケンスコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9366983A JPS59218510A (ja) | 1983-05-27 | 1983-05-27 | シ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9366983A JPS59218510A (ja) | 1983-05-27 | 1983-05-27 | シ−ケンスコントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59218510A true JPS59218510A (ja) | 1984-12-08 |
Family
ID=14088805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9366983A Pending JPS59218510A (ja) | 1983-05-27 | 1983-05-27 | シ−ケンスコントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59218510A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS625308U (ja) * | 1985-06-21 | 1987-01-13 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56105505A (en) * | 1980-01-25 | 1981-08-22 | Hitachi Ltd | High-speed sequence control device with numerical operation function |
JPS56111905A (en) * | 1980-02-07 | 1981-09-04 | Mitsubishi Electric Corp | Programmable sequence controller |
-
1983
- 1983-05-27 JP JP9366983A patent/JPS59218510A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56105505A (en) * | 1980-01-25 | 1981-08-22 | Hitachi Ltd | High-speed sequence control device with numerical operation function |
JPS56111905A (en) * | 1980-02-07 | 1981-09-04 | Mitsubishi Electric Corp | Programmable sequence controller |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS625308U (ja) * | 1985-06-21 | 1987-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0238090A2 (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
JPH077385B2 (ja) | データ処理装置 | |
JPS59218510A (ja) | シ−ケンスコントロ−ラ | |
US4101967A (en) | Single bit logic microprocessor | |
US5479620A (en) | Control unit modifying micro instructions for one cycle execution | |
JPS5965310A (ja) | プログラマブルコントロ−ラの演算処理装置 | |
JPS5922146A (ja) | タスクスケジユ−リング回路 | |
JPH036706A (ja) | シーケンスコントローラ | |
JPS5947651A (ja) | プログラム制御装置 | |
JPS63214804A (ja) | Plc用プロセツサ及びplc | |
JP2002312005A (ja) | プログラマブルコントローラ | |
JPH04353927A (ja) | マイクロ・プロセッサ | |
JP2529694B2 (ja) | マイクロプロセッサの待機命令実行装置 | |
JPS58200349A (ja) | マイクロプログラム制御装置 | |
JPH036705A (ja) | シーケンスコントローラ | |
JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
JPS5829051A (ja) | 演算処理装置 | |
JPH0460719A (ja) | 電子計算機、プログラマブル論理回路及びプログラム処理方法 | |
JP3533078B2 (ja) | シーケンス制御方法及び制御装置 | |
JPH01284926A (ja) | 演算装置の命令読出方式 | |
JPS59105110A (ja) | プログラマブルコントロ−ラ | |
JP3111372B2 (ja) | プログラマブルコントローラ | |
KR20010011683A (ko) | 중앙연산처리장치 | |
JPH0343830A (ja) | ブロックリピート回路 | |
JPH0752416B2 (ja) | マイクロコンピユ−タ・システム |