JPS59216267A - Data transferring method - Google Patents
Data transferring methodInfo
- Publication number
- JPS59216267A JPS59216267A JP8998383A JP8998383A JPS59216267A JP S59216267 A JPS59216267 A JP S59216267A JP 8998383 A JP8998383 A JP 8998383A JP 8998383 A JP8998383 A JP 8998383A JP S59216267 A JPS59216267 A JP S59216267A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- memory
- slave
- master
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
Abstract
Description
【発明の詳細な説明】
伎■分野
本発明は、１個のマスターＣＰＵに対してハスラインを
介して複数個のスレーブＣＰＵが接続されたマルチシス
テムにおいて、マスターＣＰＵとスレーブＣＰＵとの間
でデータを転送する方法に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method for transmitting data between a master CPU and slave CPUs in a multi-system in which a plurality of slave CPUs are connected to one master CPU via a lot line. It concerns the method of transfer.
従」Ｉ苅紅
一般にＣＰＵのデータ転送方法としては、ハンドシェー
ク方式およびＤＭＡ （口１ｒｅｃｔ Ｍｅｍｏｒｙ
Ａｃｃｅｓｓ）方式がある。In general, CPU data transfer methods include the handshake method and DMA (mouth 1rect memory).
Access) method.
ハンドシェーク方式は、転送すべきｌデータごとに、一
方のＣＰＵが他方のＣＰＵと同期をとってデータ転送を
行うため、１データごとに待ち時間が発生する。In the handshake method, one CPU transfers data in synchronization with the other CPU for each data to be transferred, so a waiting time occurs for each data.
また、ＤＭＡ方式によれば一方のＣＰＵを停止させてお
いて、そのＣＰＵのメモリを他方のＣＰＵから直接アク
セスするために、一方のＣＰＵはその間処理を停止して
おかなければならない。Furthermore, according to the DMA method, in order to directly access the memory of one CPU while the CPU is stopped, the other CPU must stop processing during that time.
このような従来のデータ転送方法を、１個のマスク−Ｃ
ＰＵにパスラインを経て？ＪｊｆＭ個のスレーブＣＰＵ
が接続されたマルチシステムにおいて、マスターＣＰＵ
とスレーブＣＰＵとの間のデータ転送に用い、まとまっ
た多量のデータ（以下、一群のデータという）たとえば
１２８個あるいは２５Ｇ個のようなデータを転送する場
合には、ハンドシェークのための待ち時間が多くなり、
あるいはデ−タ転送時に一方のＣＰＵの処理を停止しな
ければならず、このためマルチシステムにおＬｊる処理
速度が遅くなるという欠点がある。This conventional data transfer method can be combined with one mask-C
Pass line to PU? JjfM slave CPUs
In a multi-system connected to the master CPU
When transferring a large amount of data (hereinafter referred to as a group of data) such as 128 or 25G data, there is a lot of waiting time for handshake. Become,
Alternatively, the processing of one CPU must be stopped during data transfer, which has the drawback of slowing down the processing speed of Lj in the multi-system.
夷皿鬼貝迫
本発明の目的は、前述のようなマルチシステムにおける
マスターＣＰＵとスレーブｃＰＵとの間のデータ転送方
法であって、待ち時間を発生させず、かつ、ＣＰＵを一
時停止させる必要のないデータ転送方法を提供すること
にある。An object of the present invention is to provide a data transfer method between a master CPU and a slave cPU in a multi-system as described above, which does not require waiting time and does not require temporary suspension of the CPU. The goal is to provide a data transfer method that does not exist.
発所夏盪戒
本発明データ転送方法は、ＮＩＩのマスターＣＰＵにパ
スラインを介して複数個のスレーブＣＰＵが接続された
マルチシステムにおいてマスターｃＰＵとスレーブＣＰ
Ｕとの間でデータを転送するにあたり、各スレーブＣＰ
Ｕ側に設けられ、がっ、マスターＣＰＵによって制御さ
れるパッケージメモリに一方のＣＰＵから送られた一群
のデータを一時格納した後、他方のＣＰＵに送ることを
特徴とするものである。The data transfer method of the present invention is applicable to a multi-system in which a plurality of slave CPUs are connected to an NII master CPU via a path line.
When transferring data between U and U, each slave CP
A group of data sent from one CPU is temporarily stored in a package memory provided on the U side and controlled by a master CPU, and then sent to the other CPU.
本発明は、スレーブＣＰＵ側、すなわちスレーブＣＰＵ
ホードにパッケージメモリを設げ、一群のデータごとに
パンケージメモリを介して転送すれば、ハンドシェーク
方式による待ち時間を短縮でき、かつ、データ転送時に
ＣＰＵの処理を一時停止する必要がないという認識に基
ついてなしたものである。The present invention is based on the slave CPU side, that is, the slave CPU side.
By installing a package memory on the host and transferring each group of data via the package memory, it was realized that the waiting time due to the handshake method could be reduced, and there was no need to temporarily stop CPU processing when transferring data. It was based on this.
以下、本発明を図面に基づいて説明する。Hereinafter, the present invention will be explained based on the drawings.
図は、本発明方法を適用したマルチシステムの一例を示
すブロック線図である。The figure is a block diagram showing an example of a multi-system to which the method of the present invention is applied.
このマルチシステムでは、マスターＣＰＵＩのハスライ
ン２に複数個のスレーブＣＰＵボード３が設けられてい
る。マスターＣＰＵはそれ自身のためのマスターＣＰＵ
メモリ４を具え、ハスライン２には各種のインターフェ
ース５、たとえばフロービイ−デスク・コントローラ等
が接続されている。In this multi-system, a plurality of slave CPU boards 3 are provided on the lot line 2 of the master CPUI. Master CPU is a master CPU for itself
It is equipped with a memory 4, and various interfaces 5, such as a flowbee desk controller, are connected to the lotus line 2.
スレーブＣＰＵボード３には、スレーブＣＰＵ６と、ス
レーブＣＰＵのための６４にハイドのスレーブＣＰＵメ
モリ７と、マルチプレクサ８と、数にハイドのパンケー
ジメモリ９と、レジスタ１０とが設けられている。パッ
ケージメモリ９は、マルチプレクサ８を介してマスター
ＣＰＵＩとスレーブＣＰＵ６に接続されており、マスタ
ーＣＰＵおよびスレーブＣＰＵの両方からアクセスする
ことができる。この実施例では、パッケージメモリを入
出力空間に設げて、マスター〇ＰＵのメモリの一部とし
、スレーブＣＰＵが最大限のメモリ容量を有するように
している。マルチプレクサ８は、マスターＣＰＵＩによ
って制御される、すなわちマスターＣＰＵＩからの切換
信号によって、パッケージメモリ９をマスターＣＰＵ側
またはスレーブＣＰＵ側に切換える。The slave CPU board 3 is provided with a slave CPU 6, a Hyde slave CPU memory 7 at 64 for the slave CPU, a multiplexer 8, a Hyde pancage memory 9, and a register 10. Package memory 9 is connected to master CPU I and slave CPU 6 via multiplexer 8, and can be accessed from both master CPU and slave CPU. In this embodiment, the package memory is provided in the input/output space and is part of the memory of the master PU so that the slave CPU has the maximum memory capacity. The multiplexer 8 is controlled by the master CPUI, that is, switches the package memory 9 to the master CPU side or the slave CPU side in response to a switching signal from the master CPUI.
以上のマルチシステムにおいて、マスターＣＰＵ１から
スレーブＣＰＵ６にデータを転送する場合について説明
する。The case where data is transferred from the master CPU 1 to the slave CPU 6 in the above multi-system will be described.
マスク−ＣＰＵＩによる命令に基づいてマスターＣＰＵ
メモリ４から取出された一群のデータたとえば１２８個
のデータを、マルチプレクサ８を経て、スレーブＣＰＵ
ボード３に設けられたパンケージメモリ９に送り一時格
納する。このとき、マルチプレクサ８には、マスターＣ
ＰＵから切換信号が供給されて、パンケージメモリ９は
マスターＣＰＵ側に切換えられている。転送すべき１２
８個のデータがパッケージメモリ９に格納されると、マ
スターｃｐｕｉはマルチプレクサ８に切換信号を供給し
て、マルチプレクサをスレーブＣＰＵ側に切換える。こ
のときマスターＣＰＵＩば、切換えたことを知らせる信
号をレジスタ１０に送る。スレーブＣＰＵ６はレジスタ
ｌＯを監視しており、パッケージメモリ９にマスターＣ
ＰＵからデータが書込まれ、マルチプレクサ８がスレー
ブＣＰＵ６側に切換えられていることを判断し認知する
。パッケージメモリ９に一時的に格納されたデータは、
スレーブＣＰＵ６の命令に基づいてスレーブＣＰＵメモ
リ７に読込まれる。パッケージメモリ９の１２８個のデ
ータがすべて読込まれてしまうと、スレーブＣＰＵ６は
データを読込んだことを知らせる信号をレジスタ１０に
送る。このようにして、マスターＣＰＵＩから１１固の
スレーブ゛ＣＰＵ６へのデータ転送が終了する。Mask - Master CPU based on instructions by CPUI
A group of data, for example 128 data, taken out from the memory 4 is sent to the slave CPU via the multiplexer 8.
It is sent to the pan cage memory 9 provided on the board 3 and temporarily stored therein. At this time, multiplexer 8 has master C
A switching signal is supplied from the PU, and the pan cage memory 9 is switched to the master CPU side. 12 to transfer
When the eight pieces of data are stored in the package memory 9, the master CPU supplies a switching signal to the multiplexer 8 to switch the multiplexer to the slave CPU side. At this time, the master CPU sends a signal to the register 10 to notify that it has been switched. The slave CPU 6 monitors the register IO and stores the master C in the package memory 9.
It determines and recognizes that data has been written from the PU and that the multiplexer 8 has been switched to the slave CPU 6 side. The data temporarily stored in the package memory 9 is
It is read into the slave CPU memory 7 based on the command from the slave CPU 6. When all 128 pieces of data in the package memory 9 have been read, the slave CPU 6 sends a signal to the register 10 indicating that the data has been read. In this way, the data transfer from the master CPU 6 to the slave CPU 6 of the 11th unit is completed.
逆に、スレーブＣＰＵ、６からマスターＣＰＵＩにデー
タを転送する場合、スレーブＣＰ［Ｊ６は、マスターＣ
ＰＵ１に対してパッケージメモリ９をスレーブＣＰＵ側
に切換えることを要求する信号をレジスタ１０に送る。Conversely, when transferring data from slave CPU 6 to master CPU, slave CP [J6 is
A signal is sent to the register 10 requesting the PU 1 to switch the package memory 9 to the slave CPU side.
マスク−ＣＰＵＩはレジスタ１０を監視しており、スレ
ーブＣＰＵからの要求を検出し判断した結果、マルチプ
レクサ８に切換信号を供給して、マルチプレクサをスレ
ーブＣＰＵ側に切換える。マルチプレクサ８が切換えら
れると、マスターＣＰＵば、切換えたことを知らせる信
号をレジスタ１０に送る。スレーブＣＰＵ６は、レジス
タ１０を監視しており、マルチプレクサ８がスレーブＣ
ＰＵ側に切換えられていることを判断し認知する。以後
のスレーブＣＰＵ６からマスターＣＰＵＩへのデータ転
送は、前述のマスターＣＰＵからスレーブＣＰＵへのデ
ータ転送を逆にした場合と同様である。The mask-CPUI monitors the register 10, and as a result of detecting and determining a request from the slave CPU, supplies a switching signal to the multiplexer 8 to switch the multiplexer to the slave CPU side. When the multiplexer 8 is switched, the master CPU sends a signal to the register 10 notifying that the multiplexer 8 has been switched. The slave CPU 6 monitors the register 10, and the multiplexer 8
It judges and recognizes that it has been switched to the PU side. The subsequent data transfer from the slave CPU 6 to the master CPU is similar to the case where the data transfer from the master CPU to the slave CPU described above is reversed.
マスターＣＰＵＩのハスライン２には、複数（ｆｌｉｔ
のスレーブＣＰＵ６が設けられているので、マスターＣ
ＰＵＩは、各スレーブＣＰＵごとに上述のようなデータ
転送を行うことができる。Hassline 2 of the master CPU has multiple (flit)
Since the slave CPU 6 is provided, the master C
The PUI can perform data transfer as described above for each slave CPU.
上述の実施例で、パッケージメモリを入出力空間に設け
てマスターＣＰＵのメモリの−９１１としたが、パッケ
ージメモリをスレーブＣｌ） Ｕのメモリの一部とする
ことができる。この場合スレーブＣＰＵメモリ７のメモ
リ容量はその分たけ減少することとなる。In the above-described embodiment, the package memory was provided in the input/output space to be -911 of the memory of the master CPU, but the package memory may be a part of the memory of the slave Cl)U. In this case, the memory capacity of the slave CPU memory 7 will be reduced by that amount.
元１Ｆ邦九釆
本発明データ転送方法によれは、一群のデータを、スレ
ーブＣＰＵ側に設けたパッケージメモリを介して、マス
ターＣＰＵとスレーブＣＰＵとの間で転送するので、一
群のデータの転送ごとにハンドシェークを行うのみであ
り、従来の各データごとにハンドシェークを行う方法と
異なり待ら時間を非常に短縮できる。According to the data transfer method of the present invention, a group of data is transferred between a master CPU and a slave CPU via a package memory provided on the slave CPU side, so each time a group of data is transferred, This method only performs a handshake for each piece of data, and unlike the conventional method of performing a handshake for each piece of data, the waiting time can be greatly reduced.
また、スレーブＣＰＵ側に設けられたパッケージメモリ
に一部のデータを一時格納するので、マスターＣＰＵま
たはスレーブＣＰＵは必要なときにパッケージメモリか
らデータを読取ればよく、したがってＤＭＡ方式のよう
にデータ転送時に一方のＣＰＵの処理を停止する必要は
なくなる。In addition, some data is temporarily stored in the package memory provided on the slave CPU side, so the master CPU or slave CPU only needs to read the data from the package memory when necessary, and therefore data transfer is performed as in the DMA method. There is no need to stop the processing of one CPU at times.
また、パッケージメモリを入出力空間に設けた場合、マ
スターＣＰ［Ｊｌは、パッケージメモリ９を自己のメモ
リ空間としてアクセスできるため、パッケージメモリ９
へのデータの書込みは、マスターＣＰＵの有する最大の
速度で行うことができる。Furthermore, when the package memory is provided in the input/output space, the master CP[Jl can access the package memory 9 as its own memory space, so the package memory 9
Data can be written to at the maximum speed of the master CPU.
したがって、本発明データ転送方法によればマルチシス
テムの処理速度を非常に高速にすることが可能となる。Therefore, according to the data transfer method of the present invention, it is possible to significantly increase the processing speed of a multi-system.
また、パッケージメモリを入出力空間に設ける場合には
、スレーブＣＰＵメモリ７のメモリ容量を減少させるこ
となく最大限の容量とすることができる。Further, when the package memory is provided in the input/output space, the memory capacity of the slave CPU memory 7 can be maximized without reducing the memory capacity.
さらに、本発明データ転送方法によれは、スレーブＣＰ
Ｕをそれぞれ有する複数個のスレーブＣＰＵボードをマ
スターＣＰＵのハスラインに設けるので、インターフェ
イスを設けるようにスレーブＣＰＵボートを簡単に増設
することが可能となる。Furthermore, according to the data transfer method of the present invention, the slave CP
Since a plurality of slave CPU boards each having a U are provided on the lot line of the master CPU, slave CPU boards can be easily added to provide an interface.
図は、本発明データ転送方法を適用したマルチシステム
を示すブロック線図である。
■・・・マスターＣＰＵ、２・・・ハスライン、３・・
・スレーブＣＰＵボード、４・・・マスターＣＰＵメモ
リ、５・・・インターフェイス、６・・・スレーブＣＰ
Ｕ、７・・・スレーブＣＰＵメモリ、８・・・マルチプ
レクサ、９・・・パッケージメモリ、１０・・・レジス
タ。
特許出願人 日本板硝子株式会社
株式会社ディジ・テ、り研究所
代理人弁理士 岩佐 義幸The figure is a block diagram showing a multi-system to which the data transfer method of the present invention is applied. ■...Master CPU, 2...Hasline, 3...
-Slave CPU board, 4...Master CPU memory, 5...Interface, 6...Slave CP
U, 7...Slave CPU memory, 8...Multiplexer, 9...Package memory, 10...Register. Patent applicant: Nippon Sheet Glass Co., Ltd. Digitech Institute Co., Ltd. Patent attorney: Yoshiyuki Iwasa
Claims (1)
して複数個のスレーブＣＰＵが接続されたマルチシステ
ムにおいてマスターＣＰＵとスレーブＣＰＵとの間でデ
ータを転送するにあたり、各スレーブＣＰＵ側に設けら
れ、かつ、マスターＣＰＵによって制御されるパッケー
ジメモリに一方のＣＰＵから送られた一群のデータを一
時格納した後、他方のＣＰＵに送ることを特徴とするデ
ータ転送方法。1, 1 (In a multi-system in which multiple slave CPUs are connected to a master CPU of 111 via a path line, when data is transferred between the master CPU and slave CPUs, a , a data transfer method characterized in that a group of data sent from one CPU is temporarily stored in a package memory controlled by a master CPU, and then sent to the other CPU.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8998383A JPS59216267A (en) | 1983-05-24 | 1983-05-24 | Data transferring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8998383A JPS59216267A (en) | 1983-05-24 | 1983-05-24 | Data transferring method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59216267A true JPS59216267A (en) | 1984-12-06 |
Family
ID=13985890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8998383A Pending JPS59216267A (en) | 1983-05-24 | 1983-05-24 | Data transferring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59216267A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117059A (en) * | 1981-01-14 | 1982-07-21 | Nec Corp | Multiprocessor system |
| JPS5864528A (en) * | 1981-10-14 | 1983-04-16 | Fuji Electric Co Ltd | Data transfer system of plural microprocessors |
| JPS58139261A (en) * | 1982-02-15 | 1983-08-18 | Hitachi Ltd | Memory sharing system |
-
1983
- 1983-05-24 JP JP8998383A patent/JPS59216267A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117059A (en) * | 1981-01-14 | 1982-07-21 | Nec Corp | Multiprocessor system |
| JPS5864528A (en) * | 1981-10-14 | 1983-04-16 | Fuji Electric Co Ltd | Data transfer system of plural microprocessors |
| JPS58139261A (en) * | 1982-02-15 | 1983-08-18 | Hitachi Ltd | Memory sharing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| CA2007737C (en) | Data transfer operations between two asynchronous buses | |
| JPS59216267A (en) | Data transferring method | |
| JPH08171528A (en) | Data processor | |
| JPH03137756A (en) | Information processor | |
| JPH0962640A (en) | Access control method for shared memory | |
| JP2565916B2 (en) | Memory access controller | |
| JPH07219887A (en) | Dma transfer controller | |
| JP2705955B2 (en) | Parallel information processing device | |
| JPS60136853A (en) | Data transfer system | |
| JP3206910B2 (en) | DMA transfer method | |
| JPH0276054A (en) | Bus control system | |
| JPS58182737A (en) | Information processor | |
| JP2638505B2 (en) | Bus interface device | |
| KR100253790B1 (en) | Method of interface for controller board in medium and large computer | |
| JPH03262063A (en) | Bus control circuit for dma transfer | |
| JPH01142962A (en) | Data transfer control system | |
| JPH0651910A (en) | Duplex bus device | |
| JPH1115792A (en) | Multi-microprocessor system | |
| JPH0426744B2 (en) | ||
| JP2002269033A (en) | Bus system using arbiter having retry control function and system lsi | |
| JPS5856057A (en) | Interruption signal generating device | |
| JPH0120459B2 (en) | ||
| JPH08101810A (en) | Bus control method | |
| JPH09251444A (en) | File load system |