JPS5921041B2 - 高速直線補間方式 - Google Patents
高速直線補間方式Info
- Publication number
- JPS5921041B2 JPS5921041B2 JP48078629A JP7862973A JPS5921041B2 JP S5921041 B2 JPS5921041 B2 JP S5921041B2 JP 48078629 A JP48078629 A JP 48078629A JP 7862973 A JP7862973 A JP 7862973A JP S5921041 B2 JPS5921041 B2 JP S5921041B2
- Authority
- JP
- Japan
- Prior art keywords
- axis
- pulse train
- pulses
- pulse
- linear interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Numerical Control (AREA)
Description
【発明の詳細な説明】
本発明は、高速直線補間方式、特に予めＡステップ分の
分配パルスに対応する複数のパルス列パターンを用意し
ておき、１回の演算によつて得られた移動量により１度
にＡステップ分の分配パルフスを、対応するパルス列パ
ターンの中から選択すると共にＡステップずつに分割し
た残余の移動量についてＡステップ以下のパルス列パタ
ーンによつて補正するようにし、ストアード・プログラ
ム形データ処理装置が演算のために占有される期間・
を軽減するようにした高速直線補間方式に関するもので
ある。
分配パルスに対応する複数のパルス列パターンを用意し
ておき、１回の演算によつて得られた移動量により１度
にＡステップ分の分配パルフスを、対応するパルス列パ
ターンの中から選択すると共にＡステップずつに分割し
た残余の移動量についてＡステップ以下のパルス列パタ
ーンによつて補正するようにし、ストアード・プログラ
ム形データ処理装置が演算のために占有される期間・
を軽減するようにした高速直線補間方式に関するもので
ある。
一般にストアード・プログラム形データ処理装置により
数値制御システムの直線補間を行なわせる場合、１ステ
ップ毎に直線補間のための演算をフ 行なつて外部バッ
ファに出力し、外部バッファにおいてはフィード・パル
スに同期して各制御軸に出力するようにしてそのたびに
上記データ処理装置に割込みをかけ、データ処理装置に
おいては該割込みに応じて次の１ステップ分の直線補間
演算５ を開始する方式がとられている。
数値制御システムの直線補間を行なわせる場合、１ステ
ップ毎に直線補間のための演算をフ 行なつて外部バッ
ファに出力し、外部バッファにおいてはフィード・パル
スに同期して各制御軸に出力するようにしてそのたびに
上記データ処理装置に割込みをかけ、データ処理装置に
おいては該割込みに応じて次の１ステップ分の直線補間
演算５ を開始する方式がとられている。
この場合データ処理装置においてはそのたびに割込み処
理と演算処理を行なわねばならず、そのために占有され
る期間が大となり、高速度でパルス分配を行なうことに
制限を生ずる。０ これに対して、１回の割込みによつ
て例えば直線補間演算を例えばＡ回繰返してＡステップ
分の分配パルスを得、該得られた分配パルスを１ステッ
プ分ずつ各制御軸に送出する方式が考えられる。
理と演算処理を行なわねばならず、そのために占有され
る期間が大となり、高速度でパルス分配を行なうことに
制限を生ずる。０ これに対して、１回の割込みによつ
て例えば直線補間演算を例えばＡ回繰返してＡステップ
分の分配パルスを得、該得られた分配パルスを１ステッ
プ分ずつ各制御軸に送出する方式が考えられる。
この方式ではＡステップに１回割込みがかけられ５ る
だけであり、そのために割込み処理に要する占有時間が
軽減されるが、なお直線補間演算をＡ回繰返して行なう
ことが必要となり直線補間演算処理のための時間は軽減
されない。本発明は、上記の点を解決しようとするもの
であり、予めＡステツプ分の分配パルスに対応する複数
のパルス列パターンを用意しておき、１回の割込みによ
りＡステツブ分だけ離れた点の直線補間演算を行なつて
上記パルス列パターン中より所望のＡステツプ分の分配
パルスを選択するようにし、１度の直線補間演算によつ
てＡステツプ分の分配パルスを得ると共にＡステツプず
つに分割した残余の移動量についてＡステツプ以下のパ
ルス列パターンによつて補正するようにし、直線補間演
算処理時間をも軽減しようとすることを目的としている
。
だけであり、そのために割込み処理に要する占有時間が
軽減されるが、なお直線補間演算をＡ回繰返して行なう
ことが必要となり直線補間演算処理のための時間は軽減
されない。本発明は、上記の点を解決しようとするもの
であり、予めＡステツプ分の分配パルスに対応する複数
のパルス列パターンを用意しておき、１回の割込みによ
りＡステツブ分だけ離れた点の直線補間演算を行なつて
上記パルス列パターン中より所望のＡステツプ分の分配
パルスを選択するようにし、１度の直線補間演算によつ
てＡステツプ分の分配パルスを得ると共にＡステツプず
つに分割した残余の移動量についてＡステツプ以下のパ
ルス列パターンによつて補正するようにし、直線補間演
算処理時間をも軽減しようとすることを目的としている
。
そしてそのため本発明の高速直線補間方式は指令データ
に応じて各制御軸に対する移動量をパルス列パターンの
形で供給するストアート・プログラム形データ処理装置
をそなえる数値制御システムにおいて、長軸に対する移
動量Ａに対応して短軸に対する移動量０ないしＡを複数
個のパルス列パターンとして格納する記憶手段をそなえ
、短軸に対する移動量を演算して該演算された各制御軸
ごとの移動量に応じて上記記憶手段からパルス列パター
ンを夫々Ａステツプ分の分配パルス列として抽出せしめ
、該Ａステツブ分の分配パルス列を１ステツプ分ずつ各
制御軸に対して送出するようにし、該Ａステツプ分の送
出の終了により次のパルス列パターンを要求する指令信
号を上記データ処理装置に指示するよう構成され、長軸
に対する移動量をＡステツブごとに分割した残余△Ｘに
関連して上記長軸と短軸との夫々に対する補正を上記Ａ
ステツブ以下のパルス列パターンによつて行なうように
したことを特徴としている。以下図面を参照しつつ説明
する。第１図は１ステツブ毎に割込みをかける従来の方
式の構成を表わす一例、第２図は複数ステツブ毎に１回
割込みをかけるが複数ステツブに相当する回数の演算を
行なう方式の構成を表わす一例、第３図は本発明の直線
補間演算原理を説明する説明図、第４図および第５図は
夫々本発明の高速直線補間方式の一実施例構成を示す。
に応じて各制御軸に対する移動量をパルス列パターンの
形で供給するストアート・プログラム形データ処理装置
をそなえる数値制御システムにおいて、長軸に対する移
動量Ａに対応して短軸に対する移動量０ないしＡを複数
個のパルス列パターンとして格納する記憶手段をそなえ
、短軸に対する移動量を演算して該演算された各制御軸
ごとの移動量に応じて上記記憶手段からパルス列パター
ンを夫々Ａステツプ分の分配パルス列として抽出せしめ
、該Ａステツブ分の分配パルス列を１ステツプ分ずつ各
制御軸に対して送出するようにし、該Ａステツプ分の送
出の終了により次のパルス列パターンを要求する指令信
号を上記データ処理装置に指示するよう構成され、長軸
に対する移動量をＡステツブごとに分割した残余△Ｘに
関連して上記長軸と短軸との夫々に対する補正を上記Ａ
ステツブ以下のパルス列パターンによつて行なうように
したことを特徴としている。以下図面を参照しつつ説明
する。第１図は１ステツブ毎に割込みをかける従来の方
式の構成を表わす一例、第２図は複数ステツブ毎に１回
割込みをかけるが複数ステツブに相当する回数の演算を
行なう方式の構成を表わす一例、第３図は本発明の直線
補間演算原理を説明する説明図、第４図および第５図は
夫々本発明の高速直線補間方式の一実施例構成を示す。
第１図において、１はストアート・プログラム形データ
処理装置、２は同期制御回路を表わし、図示しないテー
ブ情報から始点ＸＯ，ＹＯ，ＺＯおよび終点ＸＯ，Ｙｅ
，Ｚｅの情報が与えられた場合、データ処理装置１は、
最も移動量の多い制御軸例えばＸ軸に対して連続して分
配パルスを供給することとし、その各パルス供給時点毎
に他の制御軸Ｙ，Ｚに対して分配パルスを供給すべきか
否かを１ステツプ分だけ直線補間演算し、その結果を同
期制御回路２に出力する。
処理装置、２は同期制御回路を表わし、図示しないテー
ブ情報から始点ＸＯ，ＹＯ，ＺＯおよび終点ＸＯ，Ｙｅ
，Ｚｅの情報が与えられた場合、データ処理装置１は、
最も移動量の多い制御軸例えばＸ軸に対して連続して分
配パルスを供給することとし、その各パルス供給時点毎
に他の制御軸Ｙ，Ｚに対して分配パルスを供給すべきか
否かを１ステツプ分だけ直線補間演算し、その結果を同
期制御回路２に出力する。
同期制御回路２においては、該１ステツプ分の分配パル
スをフイード・パルスに同期して上記各制御軸Ｘ，Ｙ，
Ｚに対して送出すると共に、割込みをかけデータ処理装
置１に次の１ステツプ分の分配パルス直線補間演算開始
をうながすようにしている。この場合、割込み処理に要
する時間をｔ１、直線補間演算に要する時間をＴ２とし
、全体でＡＸＮステツブの分配パルスを送出する必要が
あるとすれば、データ処理装置１はＡ−Ｎ・（Ｔ２＋Ｔ
２） の時間を占有されてしまうこととなる。
スをフイード・パルスに同期して上記各制御軸Ｘ，Ｙ，
Ｚに対して送出すると共に、割込みをかけデータ処理装
置１に次の１ステツプ分の分配パルス直線補間演算開始
をうながすようにしている。この場合、割込み処理に要
する時間をｔ１、直線補間演算に要する時間をＴ２とし
、全体でＡＸＮステツブの分配パルスを送出する必要が
あるとすれば、データ処理装置１はＡ−Ｎ・（Ｔ２＋Ｔ
２） の時間を占有されてしまうこととなる。
そしてフイード・パルスの周波数を高めることに制限を
生ずることとなる。第２図は、第１図の方式を改良しよ
うとするもので、１はデータ処理装置、２−１はシフト
・レジスタ、３−１ないし３−３はアンド回路を示して
いる。
生ずることとなる。第２図は、第１図の方式を改良しよ
うとするもので、１はデータ処理装置、２−１はシフト
・レジスタ、３−１ないし３−３はアンド回路を示して
いる。
図の場合、データ処理装置はＡステツプに１回割込みが
かけられ、データ処理装置１はそのたびに直線補間演算
をＡ回行ないＡステツプ分のパルス列をシフト・レジス
タ２−１に転送する。
かけられ、データ処理装置１はそのたびに直線補間演算
をＡ回行ないＡステツプ分のパルス列をシフト・レジス
タ２−１に転送する。
シフト・レジス３ｔ２−１の内容はフイード・パルスに
同期して１ステツプ分ずつアンド回路３−１ないし３−
３を介して送出される。そしてＡステツプ分の送出が終
了したときデータ処理装置１に割込みをかけるようにし
ている。即ち、Ａステツブに１回割込みがかけられる。
この方式の場合、データ処理装置１は Ｎ−ｔ１＋Ａ−Ｎ−Ｔ２ の時間を占有されるに止まる。
同期して１ステツプ分ずつアンド回路３−１ないし３−
３を介して送出される。そしてＡステツプ分の送出が終
了したときデータ処理装置１に割込みをかけるようにし
ている。即ち、Ａステツブに１回割込みがかけられる。
この方式の場合、データ処理装置１は Ｎ−ｔ１＋Ａ−Ｎ−Ｔ２ の時間を占有されるに止まる。
これは割込み処理のため時間が軽減される点において大
きい利点をもつが、なお直線補間演算に要する時間が軽
減されていない。第３図は本発明の原理を平面座標で説
明するもので、今始点Ｘ。
きい利点をもつが、なお直線補間演算に要する時間が軽
減されていない。第３図は本発明の原理を平面座標で説
明するもので、今始点Ｘ。
＝０，Ｙ０＝０と終点Ｘ，，Ｙ８が与えられ、その間を
直線補間するものとし、Ｘｅ≧Ｙｅとする。このとき、
直線Ｌは で与えられる。
直線補間するものとし、Ｘｅ≧Ｙｅとする。このとき、
直線Ｌは で与えられる。
そしてＸ軸の移動量に必要なパルス数を整数Ａで与えら
れるＡ個のパルスで区分して行くものとすると、最初の
分割点でのあるべきＹ座標Ｙ１は第（１）式からで表わ
される。
れるＡ個のパルスで区分して行くものとすると、最初の
分割点でのあるべきＹ座標Ｙ１は第（１）式からで表わ
される。
ここで、第（２Ｘ３）式から終点座標Ｙｅを求めると、
で示される。
で示される。
このことは、Ｘ軸についてＡパルスずつに分割した点に
ついて考え、該Ａパルスに対応してＹ軸に対してＢパル
スまたはＢ＋１パルスを供給するようにして行き、最後
にＡパルスで分割できなかつた△Ｘ分についてＸ軸とＹ
軸とに夫々残余のパルスを供給して行けばよいことを表
わしている。
ついて考え、該Ａパルスに対応してＹ軸に対してＢパル
スまたはＢ＋１パルスを供給するようにして行き、最後
にＡパルスで分割できなかつた△Ｘ分についてＸ軸とＹ
軸とに夫々残余のパルスを供給して行けばよいことを表
わしている。
そして、Ｙ軸に対するＢパルスまたはＢ＋１パルスのい
ずれかを決定するには次の判別式が利用される。Ｂｉ，
ｊ＝Ｘｉ−Ｙｅ−Ｘ８・Ｙｊ（６）この場合値Ｄｉ，ｊ
が正であれば直線Ｌの下方にＹ軸の移動点Ｘｉ，Ｙｊが
存在し、値Ｄｉ，ｊが負であれば直線Ｌの上方にＹ軸の
移動点Ｘｉ，，が存在し、値Ｄｉ，ｊが零であれば直線
Ｌの上にＹ軸の移動点Ｘｉ，，が存在することを示して
いる。
ずれかを決定するには次の判別式が利用される。Ｂｉ，
ｊ＝Ｘｉ−Ｙｅ−Ｘ８・Ｙｊ（６）この場合値Ｄｉ，ｊ
が正であれば直線Ｌの下方にＹ軸の移動点Ｘｉ，Ｙｊが
存在し、値Ｄｉ，ｊが負であれば直線Ｌの上方にＹ軸の
移動点Ｘｉ，，が存在し、値Ｄｉ，ｊが零であれば直線
Ｌの上にＹ軸の移動点Ｘｉ，，が存在することを示して
いる。
以下本発明にもとづく補間についてその手法を簡単に示
しておく。
しておく。
与えられたテーブ情報から始点ＸＯ＝１０，−ＹＯ＝０
および終点Ｘｅ，Ｙｅが与”えられるど−き、予めの値
を計算して、この整数値Ｂを求め第（３）式にもとづく
整数Ｂパルスを決定しておく。
および終点Ｘｅ，Ｙｅが与”えられるど−き、予めの値
を計算して、この整数値Ｂを求め第（３）式にもとづく
整数Ｂパルスを決定しておく。
始点においてはＤｉ，ｊ＝ＤＯ，Ｏ＝０であり、始点か
らＸ軸方向にのみＡパルス分だけ移動したとしてフＣ 判別式を計算すると Ｘ１＝ＸＯ＋Ａ＝Ａ （７）Ｄｌ，Ｏ
＝ＤＯＯ＋Ａ−Ｙｅ＝Ａ−Ｙｅ＞Ｏ （８）となる
から移動した点は直線Ｌの下方にある。
らＸ軸方向にのみＡパルス分だけ移動したとしてフＣ 判別式を計算すると Ｘ１＝ＸＯ＋Ａ＝Ａ （７）Ｄｌ，Ｏ
＝ＤＯＯ＋Ａ−Ｙｅ＝Ａ−Ｙｅ＞Ｏ （８）となる
から移動した点は直線Ｌの下方にある。
次にこの状態から判別式が負または零に向う方向即ちＹ
軸方向にＢパルス分だけ移動させたとして、判別式を計
算すると、Ｙ１＝ＹＯ＋Ｂ：Ｂ （９）
Ｄｌ，ｌ＝Ｄｌ，Ｏ−ＸＣＢ＝Ａ−Ｙｅ−Ｙｅ−ＢａＩ
となる。
軸方向にＢパルス分だけ移動させたとして、判別式を計
算すると、Ｙ１＝ＹＯ＋Ｂ：Ｂ （９）
Ｄｌ，ｌ＝Ｄｌ，Ｏ−ＸＣＢ＝Ａ−Ｙｅ−Ｙｅ−ＢａＩ
となる。
ここでＤｌｌ≦Ｏとなつていれば１回の補間演算は終了
する。Ｄｕ〉０であればさらにＹ軸方向に１パルス分だ
け移動させたとして判別式を計算する。このときその判
別式の値は負となる。かくして、Ｙ軸に対し分配すべき
パルス数ＢパルスまたはＢ＋１パルスが得られる。この
ようにＸ軸にはＡパルスを、Ｙ軸に対してＢパルスまた
はＢ＋１パルスを与えるような分配パルス列を発生せし
めれば粗いステツプで直線Ｌを追跡することになる。尚
後者の場合それ以降の演算ではＤｕとしてＤｌｌ＝Ｄｌ
Ｏ−Ｘｅ・（Ｂ＋１）くＯ （自）が与えられる
。
する。Ｄｕ〉０であればさらにＹ軸方向に１パルス分だ
け移動させたとして判別式を計算する。このときその判
別式の値は負となる。かくして、Ｙ軸に対し分配すべき
パルス数ＢパルスまたはＢ＋１パルスが得られる。この
ようにＸ軸にはＡパルスを、Ｙ軸に対してＢパルスまた
はＢ＋１パルスを与えるような分配パルス列を発生せし
めれば粗いステツプで直線Ｌを追跡することになる。尚
後者の場合それ以降の演算ではＤｕとしてＤｌｌ＝Ｄｌ
Ｏ−Ｘｅ・（Ｂ＋１）くＯ （自）が与えられる
。
これで１回の補間演算が終了する。次にさらにＸ軸方向
にＡパルス分移動させた場合を演算するにはＤ２ｌ＝Ｄ
ｌｌ＋Ａ−Ｙ８Ｏ２） Ｄ２ｌ＝Ｄ２ｌ−Ｘｅ−ＢＯ３） を求め、該Ｘ軸に対するＡパルス分の移動に当つてＹＷ
Ｈに対してＢパルス分の移動またはＢ＋１パルス分の移
動を与えるようにすればよい。
にＡパルス分移動させた場合を演算するにはＤ２ｌ＝Ｄ
ｌｌ＋Ａ−Ｙ８Ｏ２） Ｄ２ｌ＝Ｄ２ｌ−Ｘｅ−ＢＯ３） を求め、該Ｘ軸に対するＡパルス分の移動に当つてＹＷ
Ｈに対してＢパルス分の移動またはＢ＋１パルス分の移
動を与えるようにすればよい。
以上の如く、ｘ軸方向にＡパルスずつ隔たつた点に対応
して、Ｙ軸方向に発生するＢパルスまたはＢ＋１パルス
を与える分配パルス列は、本発明の場合次のように発生
せしめられる。
して、Ｙ軸方向に発生するＢパルスまたはＢ＋１パルス
を与える分配パルス列は、本発明の場合次のように発生
せしめられる。
即ち、・Ｘ軸方向を長軸方向としたことから、該長軸方
向にＡパルス分の移動を行なうとき、Ｙ軸方向の移動の
ために必要なパルス数ＢまたはＢ＋１は必らずＡ以下で
あることが判る。
向にＡパルス分の移動を行なうとき、Ｙ軸方向の移動の
ために必要なパルス数ＢまたはＢ＋１は必らずＡ以下で
あることが判る。
このことから、例えばＡ＝１６として考えるとき、パル
ス列パターンとして、１６パルスを発生させるためのパ
ルス列パターン「１１１１１１１１１１１１１１１１］ から、以下順に１５パルスを発生させるパルス列パター
ン・・・・・・・・・・・・１１パルスを発生させるパ
ルス列パターン「１０１１０１１０１１１０１１０１１ ・・・・・・・・・・・・３パルスを発生させるパルス
列パターン「００１０００００１００００１００１・・
・・・・・・・・・・をへてＯパルスを発生させるパル
ス列パターン「００００００００００００００００１ を記憶装置内に格納せしめておく。
ス列パターンとして、１６パルスを発生させるためのパ
ルス列パターン「１１１１１１１１１１１１１１１１］ から、以下順に１５パルスを発生させるパルス列パター
ン・・・・・・・・・・・・１１パルスを発生させるパ
ルス列パターン「１０１１０１１０１１１０１１０１１ ・・・・・・・・・・・・３パルスを発生させるパルス
列パターン「００１０００００１００００１００１・・
・・・・・・・・・・をへてＯパルスを発生させるパル
ス列パターン「００００００００００００００００１ を記憶装置内に格納せしめておく。
そして、上述の如く、Ｘ軸に対してＡパルス即１６パル
スが与えられるとき、同時にＹ軸に対してＢパルスまた
はＢ＋１パルスとして例えば６パルスまたは７パルスを
発生するパルス例パターンのいずれか一方を選択するよ
うにしている。第４図および第５図は、夫々本発明の実
施例を示し、図中、１はストアート・プログラム形デー
タ処理装置、２は同期制御回路、２−１は例えば１６ビ
ツト分のシフト・レジスタ、２−２は１ピツト分のレジ
スタ、３−１ないし３−３はアンド回路、４は記憶手段
で１６パルスないし０パルスを発生するパルス列パター
ンを格納しているもの、５はレジスタで演算結果により
記憶手段４から選択された１つのパルス列パターンがセ
ツトされるもの、６はチヤネルを夫々表わしている。
スが与えられるとき、同時にＹ軸に対してＢパルスまた
はＢ＋１パルスとして例えば６パルスまたは７パルスを
発生するパルス例パターンのいずれか一方を選択するよ
うにしている。第４図および第５図は、夫々本発明の実
施例を示し、図中、１はストアート・プログラム形デー
タ処理装置、２は同期制御回路、２−１は例えば１６ビ
ツト分のシフト・レジスタ、２−２は１ピツト分のレジ
スタ、３−１ないし３−３はアンド回路、４は記憶手段
で１６パルスないし０パルスを発生するパルス列パター
ンを格納しているもの、５はレジスタで演算結果により
記憶手段４から選択された１つのパルス列パターンがセ
ツトされるもの、６はチヤネルを夫々表わしている。
図示しないテーブ情報から始点および終点情報が与えら
れ、演算状態に入ると第３図に関連して説明した如く、
先ず始点から最長軸であるＸ軸方向にＡパルス分へだた
つた位置でのＹ軸およびｚ軸における必要なパルス数を
直線補間演算する。
れ、演算状態に入ると第３図に関連して説明した如く、
先ず始点から最長軸であるＸ軸方向にＡパルス分へだた
つた位置でのＹ軸およびｚ軸における必要なパルス数を
直線補間演算する。
そして、記憶手段４から所望のパルス列パターンが選択
されレジスタ５内にセツトされる。即ち、１６ステツブ
分の分配パルス列がレジスタ５のＸ，Ｙ，Ｚに夫々セツ
トされる。第４図の実施例の場合、該１６ステツプのパ
ルス列は１度にシフト・レジスタ２−１に転送され、該
シフト・レジスタ２−１からフイード・パルスに同期し
て各制御軸に対して１ステツプ分ずつ送出されて行く。
されレジスタ５内にセツトされる。即ち、１６ステツブ
分の分配パルス列がレジスタ５のＸ，Ｙ，Ｚに夫々セツ
トされる。第４図の実施例の場合、該１６ステツプのパ
ルス列は１度にシフト・レジスタ２−１に転送され、該
シフト・レジスタ２−１からフイード・パルスに同期し
て各制御軸に対して１ステツプ分ずつ送出されて行く。
そして全部で１６ステツプ分送出し終つたときデータ処
理装置１に対して割込みをかけ、次の１６ステツプ分の
分配パルスを選択すべく直線補間演算を行なうようにす
る。即ち１６ステツプに１回の割込みをかけ、１回の補
間演算によつて１６ステツプ分の分配パルス列を得る。
また第５図の実施例の場合、上記レジスタ５にセツトさ
れた１６ステツプのパルス列はチヤネル６を介してサイ
クル・スチールによつて１ステツプ分ずつ１ビツト分の
レジスタ２−２に転送されて行く。そしてその内容はフ
イールド・パルスに同期して各制御軸に送出され、その
たびに同期制御回路２はチヤンネル６に対してサイクル
・スチールにより次の１ステツプ分の分配パルスの転送
を要求する。そして全体として１６ステツプ分の送出が
終了するとき、データ処理装置１に対して割込みをかけ
て次の１６ステツプ分の分配パルス列の抽出を行なう処
理を行なうようにさせる。以上説明した如く、本発明に
よればストアート・プログラム形のデータ処理装置１は
、例えば１６個のフイード・パルスに１回割込みがかけ
られ、そして該割込みにもとづき１６パルス分へだたつ
た位置について補間演算を行ない、記憶手段４から所望
のパルス列パノーンを選択しては各制御軸Ｘ，Ｙ，Ｚに
対して分配パルスとして送出するようにしている。そし
てこの場合補間演算も１回の演算により１６パルス分の
パルス列を得ることができるので、データ処理装置１の
占有される時間はＮ・（ｔ１＋Ｔ２） で足りることとなる。
理装置１に対して割込みをかけ、次の１６ステツプ分の
分配パルスを選択すべく直線補間演算を行なうようにす
る。即ち１６ステツプに１回の割込みをかけ、１回の補
間演算によつて１６ステツプ分の分配パルス列を得る。
また第５図の実施例の場合、上記レジスタ５にセツトさ
れた１６ステツプのパルス列はチヤネル６を介してサイ
クル・スチールによつて１ステツプ分ずつ１ビツト分の
レジスタ２−２に転送されて行く。そしてその内容はフ
イールド・パルスに同期して各制御軸に送出され、その
たびに同期制御回路２はチヤンネル６に対してサイクル
・スチールにより次の１ステツプ分の分配パルスの転送
を要求する。そして全体として１６ステツプ分の送出が
終了するとき、データ処理装置１に対して割込みをかけ
て次の１６ステツプ分の分配パルス列の抽出を行なう処
理を行なうようにさせる。以上説明した如く、本発明に
よればストアート・プログラム形のデータ処理装置１は
、例えば１６個のフイード・パルスに１回割込みがかけ
られ、そして該割込みにもとづき１６パルス分へだたつ
た位置について補間演算を行ない、記憶手段４から所望
のパルス列パノーンを選択しては各制御軸Ｘ，Ｙ，Ｚに
対して分配パルスとして送出するようにしている。そし
てこの場合補間演算も１回の演算により１６パルス分の
パルス列を得ることができるので、データ処理装置１の
占有される時間はＮ・（ｔ１＋Ｔ２） で足りることとなる。
また必要に応じて上述の△Ｘの補正については、Ａステ
ツブ以下のパルス列パターンを生成すればよい。そして
これによつて加工誤差などが増大されることもない。な
お記憶手段４はデータ処理装置１の外部にもうけてもよ
いことは明らかである。
ツブ以下のパルス列パターンを生成すればよい。そして
これによつて加工誤差などが増大されることもない。な
お記憶手段４はデータ処理装置１の外部にもうけてもよ
いことは明らかである。
第１図は１ステツプ毎に割込みをかける従来の方式の構
成を表わす一例、第２図は複数ステツプ毎に１回割込み
をかけるが複数ステツブに相当する回数の演算を行なう
方式の構成を表わす一例、第３図は本発明の直線補間演
算原理を説明する説明図、第４図および第５図は夫々本
発明の高速直線補間方式の一実施例構成を示す。 図中、１はストアート・プログラム形データ処理装置、
２−１または５は一時記憶手段、４はパルス列パターン
を格納する記憶手段を示す。
成を表わす一例、第２図は複数ステツプ毎に１回割込み
をかけるが複数ステツブに相当する回数の演算を行なう
方式の構成を表わす一例、第３図は本発明の直線補間演
算原理を説明する説明図、第４図および第５図は夫々本
発明の高速直線補間方式の一実施例構成を示す。 図中、１はストアート・プログラム形データ処理装置、
２−１または５は一時記憶手段、４はパルス列パターン
を格納する記憶手段を示す。
Claims (1)
- １ 指令データに応じて各制御軸に対する移動量をパル
ス列パターンの形で供給するストアード・プログラム形
データ処理装置をそなえる数値制御システムにおいて、
長軸に対する移動量Ａに対応して短軸に対する移動量０
ないしＡを複数個のパルス列パターンとして格納する記
憶手段をそなえ、短軸に対する移動量を演算して該演算
された各制御軸ごとの移動量に応じて上記記憶手段から
パルス列パターンを夫々Ａステップ分の分配パルス列と
して軸出せしめ、該Ａステップ分の分配パルス列を１ス
テップ分ずつ各制御軸に対して送出するようにし、該Ａ
ステツペ分の送出の終了により次のパルス列パターンを
要求する指冷信号を上記データ処理装置に指示するよう
構成され、長軸に対する移動量をＡステップごとに分割
した残余△×に関連して上記長軸と短軸との夫々に対す
る補正を上記Ａステップ以下のパルス列パターンによつ
て行なうようにしたことを特徴とする高速直線補間方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48078629A JPS5921041B2 (ja) | 1973-07-12 | 1973-07-12 | 高速直線補間方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48078629A JPS5921041B2 (ja) | 1973-07-12 | 1973-07-12 | 高速直線補間方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5026978A JPS5026978A (ja) | 1975-03-20 |
| JPS5921041B2 true JPS5921041B2 (ja) | 1984-05-17 |
Family
ID=13667159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48078629A Expired JPS5921041B2 (ja) | 1973-07-12 | 1973-07-12 | 高速直線補間方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5921041B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4480564A (en) * | 1983-04-27 | 1984-11-06 | The Singer Company | Button locating clamp for sewing machines |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834386A (ja) * | 1971-09-09 | 1973-05-18 |
-
1973
- 1973-07-12 JP JP48078629A patent/JPS5921041B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834386A (ja) * | 1971-09-09 | 1973-05-18 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5026978A (ja) | 1975-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3810114A (en) | Data processing system | |
| CN100480917C (zh) | 用于驱动数控机床进行空间圆弧插补加工的方法和装置 | |
| JPS63211405A (ja) | 高ダイナミックプロセス用数値制御装置 | |
| US4045660A (en) | Method and apparatus for automatically realigning a machine element to a predetermined position after power interruption | |
| US4956785A (en) | Numerical control method with a parallel processing function | |
| JPS6118009A (ja) | 加減速制御方式 | |
| JPS5833711A (ja) | 数値制御装置 | |
| JPS5921041B2 (ja) | 高速直線補間方式 | |
| US3585372A (en) | Electrical control system | |
| US3818301A (en) | Multiplexed machine control apparatus | |
| JPH0677204B2 (ja) | マルチシーケンサシステム | |
| JPS6232804B2 (ja) | ||
| JPS5921042B2 (ja) | 高速円弧補間方式 | |
| JPS6325866B2 (ja) | ||
| JP2000003212A (ja) | 曲線補間方法 | |
| JPS63193203A (ja) | ロボツト教示デ−タ位置修正方法 | |
| JPH0561524A (ja) | 数値制御装置 | |
| JP2995812B2 (ja) | 数値制御装置による工具軌跡生成方式 | |
| JPH07104855A (ja) | 電子カムの位相制御方法 | |
| JPS60239804A (ja) | 位置誤差補正方法 | |
| JPS58175004A (ja) | 数値制御装置におけるパルス分配回路 | |
| GB2087598A (en) | Automatic Control of Machine Tools | |
| JPS5868131A (ja) | 計算機システムへのクロツク供給制御方法 | |
| JPS586161B2 (ja) | パルスブンパイホウシキ | |
| JPH0561520A (ja) | 数値制御装置 |