JPS5920024A - プリント配線基板の入力素子保護回路 - Google Patents
プリント配線基板の入力素子保護回路Info
- Publication number
- JPS5920024A JPS5920024A JP57129295A JP12929582A JPS5920024A JP S5920024 A JPS5920024 A JP S5920024A JP 57129295 A JP57129295 A JP 57129295A JP 12929582 A JP12929582 A JP 12929582A JP S5920024 A JPS5920024 A JP S5920024A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- connector
- signal
- signal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ１発明の関連する技術分野
この発明は、電源部と信号供給部とを備える一方のプリ
ント配線基板に、電源部を独立に持たないマイクロコン
ピュータシステム等を実装した他方のプリント配線基板
をコネクタ接続する装置において、前記他方のプリント
配線基板の信号入力素子を保護する回路に関する。
ント配線基板に、電源部を独立に持たないマイクロコン
ピュータシステム等を実装した他方のプリント配線基板
をコネクタ接続する装置において、前記他方のプリント
配線基板の信号入力素子を保護する回路に関する。
（ｂ１発明の背景
小型化と携帯性を要求される一般的な電子機器では、デ
ータの処理部と電源部および信号インターフェイス部と
を別のプリント配線基板に実装し、必要に応じてそれら
をコネクタ接続するようにしている。
ータの処理部と電源部および信号インターフェイス部と
を別のプリント配線基板に実装し、必要に応じてそれら
をコネクタ接続するようにしている。
このように構成した装置では、通雷、電源部および信号
インターフェイス部を実装した第１のプリント配線基板
に、データ処理部を実装した第２のプリント配線基板を
コネクタ接続してから電源をオンし、また電源をオフし
てから第２のプリント配線基板を外すようにする。この
ようにするのは、コネクタ接続段階で第２のプリント配
線基板の信号入力素子に大きな逆バイアス電圧か印加さ
れないようにするためである。
インターフェイス部を実装した第１のプリント配線基板
に、データ処理部を実装した第２のプリント配線基板を
コネクタ接続してから電源をオンし、また電源をオフし
てから第２のプリント配線基板を外すようにする。この
ようにするのは、コネクタ接続段階で第２のプリント配
線基板の信号入力素子に大きな逆バイアス電圧か印加さ
れないようにするためである。
第１図は、上記の手順で両尽板を接続しなかった場合の
現象を説明する図である。同図において、コネクタ１の
左側は電源・信号インターフェイス部で、右側はデータ
処理部である。データ処理部の信号人力素子であるＭＯ
Ｓ）ランシスタＴＲ１は、ケート端子に保護用のタイオ
ートＤを接続している。通常、このＭＯＳトランジスタ
１゛Ｒ１およびダイオ−１” Ｄは、図示しない他の素
子とともにＩＣで構成されている。また、電源・信号イ
ンターフェイス部の信号出力素子はオーブンコレクタの
トランジスタＴＲ２で構成される。
現象を説明する図である。同図において、コネクタ１の
左側は電源・信号インターフェイス部で、右側はデータ
処理部である。データ処理部の信号人力素子であるＭＯ
Ｓ）ランシスタＴＲ１は、ケート端子に保護用のタイオ
ートＤを接続している。通常、このＭＯＳトランジスタ
１゛Ｒ１およびダイオ−１” Ｄは、図示しない他の素
子とともにＩＣで構成されている。また、電源・信号イ
ンターフェイス部の信号出力素子はオーブンコレクタの
トランジスタＴＲ２で構成される。
両方の基板を接続するコネクタ１は、両端に電源端子部
１ａ、ｌｂを備え、それらの間に信号端子部１１を備え
る。データ処理部はこの電源端子部１ａ、ｌｂを介して
電圧供給を受け、信号端子部１１を介して信号を受ける
。なお、電源・信号インターフェイス部には図示しない
電源スイ・７チが設けられている。
１ａ、ｌｂを備え、それらの間に信号端子部１１を備え
る。データ処理部はこの電源端子部１ａ、ｌｂを介して
電圧供給を受け、信号端子部１１を介して信号を受ける
。なお、電源・信号インターフェイス部には図示しない
電源スイ・７チが設けられている。
以上の構成で、コネクタｌが接続される前に」二記電源
スイッチが投入され、さらにコネクタ１の接続が正常に
なされず、少なくともプラス電ｉｐ端子部１ａが接続さ
れていてマイナス電源端子部１ｂが接続されない状態が
発生すると、図示する電流が流れる。すなわち、プラス
電源端子部１ａから流入した電流１は、Ｉｃその他の回
路部を通過してタイオー１” Ｄ 、信号端子部１１．
出力Ｉ・ランンスタゴＲを流れる。その結果、タイオー
１” Ｄの両端に順方向降下電圧が発生し、この電圧が
逆バイアスとなってＭＯＳトランジスタＴＲＩのケート
に印加されるようになる。通′帛、ＭＯ３Ｉ−ランシス
タＴＲＩのケート耐圧（逆バイアス耐圧）は、０．３Ｖ
程度である。したがって、上記のようにして電流が流入
すると、ダイオードＩ〕の順方向降下電圧で簡単にトラ
ンジスタＴＲＩが破壊する訳である。
スイッチが投入され、さらにコネクタ１の接続が正常に
なされず、少なくともプラス電ｉｐ端子部１ａが接続さ
れていてマイナス電源端子部１ｂが接続されない状態が
発生すると、図示する電流が流れる。すなわち、プラス
電源端子部１ａから流入した電流１は、Ｉｃその他の回
路部を通過してタイオー１” Ｄ 、信号端子部１１．
出力Ｉ・ランンスタゴＲを流れる。その結果、タイオー
１” Ｄの両端に順方向降下電圧が発生し、この電圧が
逆バイアスとなってＭＯＳトランジスタＴＲＩのケート
に印加されるようになる。通′帛、ＭＯ３Ｉ−ランシス
タＴＲＩのケート耐圧（逆バイアス耐圧）は、０．３Ｖ
程度である。したがって、上記のようにして電流が流入
すると、ダイオードＩ〕の順方向降下電圧で簡単にトラ
ンジスタＴＲＩが破壊する訳である。
このように、電源・信号インターフェイス側で電源スィ
ッチをオンにしたままコネクタ接続すると、」−記の状
態の発生ずる時間がＩ；１間的であっても、節用にデー
タ処理部の信号人力素子が破壊することになる。
ッチをオンにしたままコネクタ接続すると、」−記の状
態の発生ずる時間がＩ；１間的であっても、節用にデー
タ処理部の信号人力素子が破壊することになる。
（Ｃ１発明の目的
この発明の目的は、電源・信号インターフェイス例の電
源スィッチのオン、オフ状態にかかわらず、また、コネ
クタの接続の仕方が悪くても、データ処理部の信号出力
素子が、異常ルートで発生ずる破壊電圧から完全に保護
される、プリント配線基板の入力素子保護回路を提供す
ることにある。
源スィッチのオン、オフ状態にかかわらず、また、コネ
クタの接続の仕方が悪くても、データ処理部の信号出力
素子が、異常ルートで発生ずる破壊電圧から完全に保護
される、プリント配線基板の入力素子保護回路を提供す
ることにある。
（ｄ）発明の構成と効果
この発明は、コネクタ接続時に信号入力素子が破壊する
とき、すなわち入力保護ダイオードの両端に順方向降下
電圧が生じるときは、データ処理部の電源端子間電圧が
電源電圧より小さくなっているということに着目してな
されたものである。
とき、すなわち入力保護ダイオードの両端に順方向降下
電圧が生じるときは、データ処理部の電源端子間電圧が
電源電圧より小さくなっているということに着目してな
されたものである。
この発明は、データ処理部が形成されるプリント配線基
板に、その基板の電源端子間電圧を検出する電源端子間
電圧検出手段を設け、また、電源信号インターフェイス
部が形成されるプリント配線基板に、コネクタを介して
得られる前記電源端子間電圧検出手段の出力電圧が一定
値以下であるとき、および前記コネクタが非接続状態で
あるとき、前記電源・信号インターフェイス部の信号出
力素子を強制的にオフする信号出力素子制御手段を設け
、コネクタか非接続状態にあるとき、およびデータ処理
部の電源端子間電圧か一定の値以上であるときに、信号
出力素子をオフして人力保護クイオードに順方向電流か
流入しないようにしたものである。
板に、その基板の電源端子間電圧を検出する電源端子間
電圧検出手段を設け、また、電源信号インターフェイス
部が形成されるプリント配線基板に、コネクタを介して
得られる前記電源端子間電圧検出手段の出力電圧が一定
値以下であるとき、および前記コネクタが非接続状態で
あるとき、前記電源・信号インターフェイス部の信号出
力素子を強制的にオフする信号出力素子制御手段を設け
、コネクタか非接続状態にあるとき、およびデータ処理
部の電源端子間電圧か一定の値以上であるときに、信号
出力素子をオフして人力保護クイオードに順方向電流か
流入しないようにしたものである。
この発明によれば、電源・信号インターフェイス側の電
源スィッチがオンしていても、コネクタが完全に接続さ
れていなけれは、すなわちプラス電源端子部とマイナス
電源端子部それぞれが両糸板間で相互に完全に接続され
ていなければ、信号出力素子が強制的にオフされる。し
たがって、」二記電源スイッチがオン状態にあって且つ
コネクタの接続の仕方が良くない場合であっても、信号
入力素子が過大電圧から完全に保護されることになリ、
電源・信号インターフェイス側の電源スィッチが不要に
なるとともに、基板接続に注意を配る必要がないという
利点がある。
源スィッチがオンしていても、コネクタが完全に接続さ
れていなけれは、すなわちプラス電源端子部とマイナス
電源端子部それぞれが両糸板間で相互に完全に接続され
ていなければ、信号出力素子が強制的にオフされる。し
たがって、」二記電源スイッチがオン状態にあって且つ
コネクタの接続の仕方が良くない場合であっても、信号
入力素子が過大電圧から完全に保護されることになリ、
電源・信号インターフェイス側の電源スィッチが不要に
なるとともに、基板接続に注意を配る必要がないという
利点がある。
（ｅ）実施例の説明
第２図はこの発明の実施例の入力素子保護回路を設けた
ハス用車載装置のブｌコック図、第３Ｍは同装置のケー
ス構成図を示す。
ハス用車載装置のブｌコック図、第３Ｍは同装置のケー
ス構成図を示す。
」二記ハス用車載装置は、−屯載パノテリ （図示せず
）から供給される電圧２４Ｖを安定化した電圧５ｖに変
換する電源部２０、および各ハス停毎の乗、降客や走行
距離を検出する各種センサの出力処理をおこなうセンサ
インターフェイス部２１を備える電源・インターフェイ
ス部２と、前記セン刃インターフェイス部２１からのデ
ータを収集し、必要な結果を出力するデータコレクタ部
３とから構成される。データコレクタ部３は、センサイ
ンターフェイス部２１からのデータを受けるＩ１０イン
ターフェイス３０．マイクロブｌコセソザ３１、ハソテ
リハノクアンプされたＲＡＭ３２．１０グラム格納用Ｒ
ＯＭ３３のマイクロコンピュータシステムで構成され、
Ｉ１０インターフェイス３０はデータコレクタ部３の電
源端イ間電圧を検出する後述の電源端子間電圧検出回路
を含んでいる。また、センサインク−フェイスｑ＋＋２
１は」二記電源端子間電圧検出回路からの制御信号に基
ついて信号出力素子のオンオフを制御する信号出力素子
制御回路を含んでいる。データコレククｓＢ ３は、コ
ネクタ１の電源端子部１ａ、ｌｂから電源電圧を受け、
信号端子部１ｃ〜１ｈがら信号データを受げる。また出
力制御用端子部］ ｒｎを介して、１１０インターフエ
イス３０内の上記電源端子間電圧検出回路からセンサイ
ンク−フェイス部２１に、出力素子制御信号を送る。な
お、第３図において、データコレクタ部３は把手３ｂの
取りつりられた金属製のケース３ａ内に収納され、また
、電源・インターフェイス部２はデータコレクタ部３を
内部にセン１〜出来るようにした金属製のケース２ａ内
に収納される。
）から供給される電圧２４Ｖを安定化した電圧５ｖに変
換する電源部２０、および各ハス停毎の乗、降客や走行
距離を検出する各種センサの出力処理をおこなうセンサ
インターフェイス部２１を備える電源・インターフェイ
ス部２と、前記セン刃インターフェイス部２１からのデ
ータを収集し、必要な結果を出力するデータコレクタ部
３とから構成される。データコレクタ部３は、センサイ
ンターフェイス部２１からのデータを受けるＩ１０イン
ターフェイス３０．マイクロブｌコセソザ３１、ハソテ
リハノクアンプされたＲＡＭ３２．１０グラム格納用Ｒ
ＯＭ３３のマイクロコンピュータシステムで構成され、
Ｉ１０インターフェイス３０はデータコレクタ部３の電
源端イ間電圧を検出する後述の電源端子間電圧検出回路
を含んでいる。また、センサインク−フェイスｑ＋＋２
１は」二記電源端子間電圧検出回路からの制御信号に基
ついて信号出力素子のオンオフを制御する信号出力素子
制御回路を含んでいる。データコレククｓＢ ３は、コ
ネクタ１の電源端子部１ａ、ｌｂから電源電圧を受け、
信号端子部１ｃ〜１ｈがら信号データを受げる。また出
力制御用端子部］ ｒｎを介して、１１０インターフエ
イス３０内の上記電源端子間電圧検出回路からセンサイ
ンク−フェイス部２１に、出力素子制御信号を送る。な
お、第３図において、データコレクタ部３は把手３ｂの
取りつりられた金属製のケース３ａ内に収納され、また
、電源・インターフェイス部２はデータコレクタ部３を
内部にセン１〜出来るようにした金属製のケース２ａ内
に収納される。
次に、ｉ１０インターフェイス３０内の」二記電源端子
間電圧検出回路と、センサインターフェイス部２１内の
」二記信号出力素子制御回路とについて、第４図および
第５図を参照して説明する。
間電圧検出回路と、センサインターフェイス部２１内の
」二記信号出力素子制御回路とについて、第４図および
第５図を参照して説明する。
第４図は電源端子間電圧検出回路と信号出力素子制御回
路の動作を説明する図であり、コネクタ１のマイナス電
源端子６；、Ｈ１ｂが非接触状態にある場合を示し゛（
いる。また第５図（Ｊ電源端子間電圧検出回路の具体的
回路図である。
路の動作を説明する図であり、コネクタ１のマイナス電
源端子６；、Ｈ１ｂが非接触状態にある場合を示し゛（
いる。また第５図（Ｊ電源端子間電圧検出回路の具体的
回路図である。
第４図において、データコレクタ部の電源端子Ｉａ、ｌ
ｂ間の電圧を検出する電源端子間電圧検出回路４ （以
下ｖｃｃ ’検出回路という）は、入力部を」二記電源
端子部１ａ（ＶＣＣ’ライン）。
ｂ間の電圧を検出する電源端子間電圧検出回路４ （以
下ｖｃｃ ’検出回路という）は、入力部を」二記電源
端子部１ａ（ＶＣＣ’ライン）。
１、ｂ（アースライン）に接続し、出力部をトランジス
タ′Ｉ″Ｒ３のヘースに接続している。ｖｃｃ’検出回
路４は、第５図に示すように比較器４０と、同比較器の
入力側にフリソシ接続された抵抗Ｒ１〜Ｒ３，およびツ
ＬナークイオーＦ ７． Ｌ）とから構成される。以上
の構成から明らかなよう乙こ、比較器４０の出力が「１
」となるのは、次の（１）式の条イノ１か描足されたと
きである。
タ′Ｉ″Ｒ３のヘースに接続している。ｖｃｃ’検出回
路４は、第５図に示すように比較器４０と、同比較器の
入力側にフリソシ接続された抵抗Ｒ１〜Ｒ３，およびツ
ＬナークイオーＦ ７． Ｌ）とから構成される。以上
の構成から明らかなよう乙こ、比較器４０の出力が「１
」となるのは、次の（１）式の条イノ１か描足されたと
きである。
Ｖｌ（ツェナー電圧）
≦ Ｒ３・ＶＣＣ′／（Ｒ：２４１で３） ｆｌ）そ
して、比較器４ｏの出力が］−〇」であるときはＩ−ラ
ンシスタｌ’ Ｒ３をオフし、コネクタ１の端子部１ｍ
をハイにする。また、比較器４ｏの出力がｒｌＪである
ときはトランジスタＴＲ３をオンし、コネクタ１の端子
部１ｍをローにする。この実施例では、比較器４ｏが１
−１」になるツェナー電圧をＶＣＣ’−４，５Ｖになる
値に設定している。したがってＶＣＣ’−４，５Ｖ以下
に低下すると、コネクタ１の端子部１ｍをハ・イにして
、以下に説明する信号出力素子制御回路に信号出力素子
を強制的にオフする信号を送る。
して、比較器４ｏの出力が］−〇」であるときはＩ−ラ
ンシスタｌ’ Ｒ３をオフし、コネクタ１の端子部１ｍ
をハイにする。また、比較器４ｏの出力がｒｌＪである
ときはトランジスタＴＲ３をオンし、コネクタ１の端子
部１ｍをローにする。この実施例では、比較器４ｏが１
−１」になるツェナー電圧をＶＣＣ’−４，５Ｖになる
値に設定している。したがってＶＣＣ’−４，５Ｖ以下
に低下すると、コネクタ１の端子部１ｍをハ・イにして
、以下に説明する信号出力素子制御回路に信号出力素子
を強制的にオフする信号を送る。
電源・インク−フェイス側に設りられ、信号出力素子で
あるトランジスタ１゛Ｒ２は、信号出力素ｒ制御回路５
によって制御される。信号出力素子制御回路５は、コネ
クタ１の端子部１ｍからの制御信号とセンサからの信号
を入力し、そのノア条件をとって（たたし正論理）」二
記１〜ランシスタ′ｒＲ２に出力するノアケート５０と
、上記端子部１ｍからの制御信す人力側をＶ ＣＣにプ
ルアップするプルアンプ抵抗Ｒ４とから構成される。
あるトランジスタ１゛Ｒ２は、信号出力素ｒ制御回路５
によって制御される。信号出力素子制御回路５は、コネ
クタ１の端子部１ｍからの制御信号とセンサからの信号
を入力し、そのノア条件をとって（たたし正論理）」二
記１〜ランシスタ′ｒＲ２に出力するノアケート５０と
、上記端子部１ｍからの制御信す人力側をＶ ＣＣにプ
ルアップするプルアンプ抵抗Ｒ４とから構成される。
次に、以上の構成でコネクタ１を接続しようとするとき
の動作を説明する。
の動作を説明する。
コネクタＩを接続する前は、端イ部１ｍはプルアップ抵
抗Ｒ４によってハイ （論理′１）ムこ設定されている
。したがって信号出力素子のトランジスタ′Ｉ″Ｒ２は
オンしない。コー不りタＩを接続し、端子部Ｉａ、ｌｉ
および１ ｍがデータコレクタ部３と電源・インターフ
ェイス部２間でそれぞれ接続されると、第１図に示すよ
うに、ダイオ−１” Ｉ）を経路とする電流が流れよう
とする。しかし、このとき電流が流れると前述のように
電圧ｖｃｃ’がｖＣＣより低くなるので、その電圧、ｖ
ｃｃ′がＶＣＣ’検出回１洛４によってチェックされる
ことになる。そして、もしその電圧ＶＣＣ’が４．５Ｖ
以下であれば、トランジスタＴ Ｒ３がオンせずオフの
ままとなってノアケート５ｏを閉したままにする。した
がってトランジスタ′Ｉ″Ｒｌを破壊する稈度の危険な
電圧が、タイオードＤの両端に発生する可能性がある限
り、信す出力素子制御回路５は、トランジスタ′ｌ″Ｒ
２の導ｊｍを禁止する。一方、」二記電圧ｖｃｃ′が４
．５Ｖを越える値であれは、ｖｃｃ ’検出回路４はト
ランジスタ゛「Ｒ３をオンする。トランジスタｉ’ Ｒ
３がオンすると、ノアケー１−５０のオープン条件がな
くなり、センサからの信号に応じてトランジスタ’ＦＲ
２がオン。
抗Ｒ４によってハイ （論理′１）ムこ設定されている
。したがって信号出力素子のトランジスタ′Ｉ″Ｒ２は
オンしない。コー不りタＩを接続し、端子部Ｉａ、ｌｉ
および１ ｍがデータコレクタ部３と電源・インターフ
ェイス部２間でそれぞれ接続されると、第１図に示すよ
うに、ダイオ−１” Ｉ）を経路とする電流が流れよう
とする。しかし、このとき電流が流れると前述のように
電圧ｖｃｃ’がｖＣＣより低くなるので、その電圧、ｖ
ｃｃ′がＶＣＣ’検出回１洛４によってチェックされる
ことになる。そして、もしその電圧ＶＣＣ’が４．５Ｖ
以下であれば、トランジスタＴ Ｒ３がオンせずオフの
ままとなってノアケート５ｏを閉したままにする。した
がってトランジスタ′Ｉ″Ｒｌを破壊する稈度の危険な
電圧が、タイオードＤの両端に発生する可能性がある限
り、信す出力素子制御回路５は、トランジスタ′ｌ″Ｒ
２の導ｊｍを禁止する。一方、」二記電圧ｖｃｃ′が４
．５Ｖを越える値であれは、ｖｃｃ ’検出回路４はト
ランジスタ゛「Ｒ３をオンする。トランジスタｉ’ Ｒ
３がオンすると、ノアケー１−５０のオープン条件がな
くなり、センサからの信号に応じてトランジスタ’ＦＲ
２がオン。
オフ駆動する。このようにして、］・ランシスク′［Ｒ
１のケートに過大電圧が印加されるのを防止する。なお
、トランジスタＴＲＩのケートに印加される破壊危険電
圧は概ね０．３Ｖ以上であるが、電流ｉ ′ｈ＜流れる
ときは、１〜ランシスクＴＲ２のコレクターエミッタ間
で約０．２Ｖの電圧降下がある。し）こかって、トラン
ジスタ′Ｉ″Ｒ３をオンからオフに切り換える電圧ｖｃ
ｃ ′の値は、ｖｃｃを５Ｖとした場合、」二記のよう
に４．５Ｖ、或いはそれ以」二にする必要がある。
１のケートに過大電圧が印加されるのを防止する。なお
、トランジスタＴＲＩのケートに印加される破壊危険電
圧は概ね０．３Ｖ以上であるが、電流ｉ ′ｈ＜流れる
ときは、１〜ランシスクＴＲ２のコレクターエミッタ間
で約０．２Ｖの電圧降下がある。し）こかって、トラン
ジスタ′Ｉ″Ｒ３をオンからオフに切り換える電圧ｖｃ
ｃ ′の値は、ｖｃｃを５Ｖとした場合、」二記のよう
に４．５Ｖ、或いはそれ以」二にする必要がある。
第６図はコネクタ１を接続した状態で電源をオン、オフ
したときの、トランジスタボＲ３の動作状態を示す図で
ある。図において点ｐ、ｑはトラフ シス’ｌ ｉ’
Ｒ３の反転時であるが、このタイミンクは、ｖｃｃ’が
４．５Ｖに達したときである。
したときの、トランジスタボＲ３の動作状態を示す図で
ある。図において点ｐ、ｑはトラフ シス’ｌ ｉ’
Ｒ３の反転時であるが、このタイミンクは、ｖｃｃ’が
４．５Ｖに達したときである。
上記の実施例では、信号出力素子制御回路としてノアケ
ートを利用したか、信号出力素子としてｌ−ランジスク
１゛Ｒ２に代えて３ステートバツフアを用いる場合は、
その制御端子をコネクタ１の端子部１ ｍに直接接続す
ることで、３ステ−トハソファ自身を信号出力素子Ｊ御
回路として兼用することが出来る。第７図にその回路図
を示す。この３ステートバツフアを用いれは、回路構成
はさらに簡単となる。
ートを利用したか、信号出力素子としてｌ−ランジスク
１゛Ｒ２に代えて３ステートバツフアを用いる場合は、
その制御端子をコネクタ１の端子部１ ｍに直接接続す
ることで、３ステ−トハソファ自身を信号出力素子Ｊ御
回路として兼用することが出来る。第７図にその回路図
を示す。この３ステートバツフアを用いれは、回路構成
はさらに簡単となる。
以」二のように、ｖｃｃ ′検出回路でデータコレクタ
側の電源端子間電圧を検出し、コ不りク接続時にその電
圧が４．５Ｖｌｕ’ＦのレベルＧこあるかとうかを判定
することで電源・インターフェイス側の信号出力素子を
制御するようにしている。したがって、信号出力素子か
オンするときは、テークコレクタ側の電源端子間電圧か
絶対的に４．５Ｖを越えるレベルにあるときと限定され
るから、電源・インターフェイス側で電源スィッチをオ
ンにしたまま、且つコイ、フタの接続操作が悪くても、
１−ランジスタｉ’ Ｒ１は完全に保護される。
側の電源端子間電圧を検出し、コ不りク接続時にその電
圧が４．５Ｖｌｕ’ＦのレベルＧこあるかとうかを判定
することで電源・インターフェイス側の信号出力素子を
制御するようにしている。したがって、信号出力素子か
オンするときは、テークコレクタ側の電源端子間電圧か
絶対的に４．５Ｖを越えるレベルにあるときと限定され
るから、電源・インターフェイス側で電源スィッチをオ
ンにしたまま、且つコイ、フタの接続操作が悪くても、
１−ランジスタｉ’ Ｒ１は完全に保護される。
第１図は、信号入力素子が破壊するときの動作状態を説
明する図である。第２図はこの発明の実施例の入力素子
保護回路を設けたハス用車載装置のフロック図、第３図
１は同装置のケース構成図を示す。また、第４図は電源
端子間型ＪＪ二検出回路と信号出力素子制御回路の動作
を説明する図であり、コネクタｌのマイナス電源端子部
１ｂか非接馳状態にある場合を示していイ）。第５図は
電源θＩＪ子間型間電圧検出回路体的回路図である。第
６図はコネクタ１を接続した状態で電源をオン、オフし
たときの、トランジスタＴ Ｒ３のり１作状態を示す図
である。第７図は、信号出力素子制御回路の他の例の回
路図である。 １−コネクタ、２−電源・インターフェイス部（第１の
プリント配線基板）３−データコレワタ部（第２のプリ
ント配線基板）、４−電源端子間電圧検出回路、５−（
言号出力素子制御回路出願人 立石電機株式会社 代理人 弁理士 ｔＪさ森久人 ￥、４図
明する図である。第２図はこの発明の実施例の入力素子
保護回路を設けたハス用車載装置のフロック図、第３図
１は同装置のケース構成図を示す。また、第４図は電源
端子間型ＪＪ二検出回路と信号出力素子制御回路の動作
を説明する図であり、コネクタｌのマイナス電源端子部
１ｂか非接馳状態にある場合を示していイ）。第５図は
電源θＩＪ子間型間電圧検出回路体的回路図である。第
６図はコネクタ１を接続した状態で電源をオン、オフし
たときの、トランジスタＴ Ｒ３のり１作状態を示す図
である。第７図は、信号出力素子制御回路の他の例の回
路図である。 １−コネクタ、２−電源・インターフェイス部（第１の
プリント配線基板）３−データコレワタ部（第２のプリ
ント配線基板）、４−電源端子間電圧検出回路、５−（
言号出力素子制御回路出願人 立石電機株式会社 代理人 弁理士 ｔＪさ森久人 ￥、４図
Claims (1)
- （１）信号出力素子としてオープンコレクク素子または
３ステートハソフアを有するとともに電源供給端子をコ
ネクタ部に備えた第１のプリント配線基板に、入力保護
ダイオードを１妾続したＭＯＳトランジスタを信号入力
米子とし、電源入力端子をコネクタ部に備えた第２のプ
リント配線基板をコネクタ接続する装置において、前記
第２のプリント配線基板に設けられ、その基板の電源端
子間電圧を検出する電源端子間電圧検出手段と、前記第
１のプリント配線基板に設けられ、前記コネクタを介し
て得られる前記電源端子間電圧検出手段の出力電圧が一
定の値以下であるとき、および前記コネクタが非接続状
態であるとき、前記信号出力素子を強制的にオフする信
号出力素子制御手段とを備えてなる、プリント配線基板
の入力素子保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129295A JPS5920024A (ja) | 1982-07-23 | 1982-07-23 | プリント配線基板の入力素子保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57129295A JPS5920024A (ja) | 1982-07-23 | 1982-07-23 | プリント配線基板の入力素子保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5920024A true JPS5920024A (ja) | 1984-02-01 |
| JPS63818B2 JPS63818B2 (ja) | 1988-01-08 |
Family
ID=15006032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129295A Granted JPS5920024A (ja) | 1982-07-23 | 1982-07-23 | プリント配線基板の入力素子保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920024A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086899A (ja) * | 1983-10-18 | 1985-05-16 | 三菱電機株式会社 | 基板結線装置 |
| JPH03289322A (ja) * | 1988-04-15 | 1991-12-19 | Daimler Benz Ag | 監視すべき負荷を含む回路の検出兼エネルギ供給装置 |
-
1982
- 1982-07-23 JP JP57129295A patent/JPS5920024A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086899A (ja) * | 1983-10-18 | 1985-05-16 | 三菱電機株式会社 | 基板結線装置 |
| JPH021398B2 (ja) * | 1983-10-18 | 1990-01-11 | Mitsubishi Electric Corp | |
| JPH03289322A (ja) * | 1988-04-15 | 1991-12-19 | Daimler Benz Ag | 監視すべき負荷を含む回路の検出兼エネルギ供給装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63818B2 (ja) | 1988-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7385794B2 (en) | Secondary battery protection device | |
| PL163372B1 (en) | Power transistor state control unit | |
| JPH10124154A (ja) | 電源回路 | |
| JPS5920024A (ja) | プリント配線基板の入力素子保護回路 | |
| JPH07249973A (ja) | 電子機器 | |
| JPH07322527A (ja) | 電子機器の電源用アダプタ | |
| JPH05161263A (ja) | 電源接続検出回路 | |
| JP2003223249A (ja) | 電圧保護回路 | |
| JPS63124731A (ja) | 電子機器における２次電池の充電装置 | |
| JPH0513696A (ja) | 信号伝達回路 | |
| JPH05146085A (ja) | 電池の強制放電装置 | |
| US5691947A (en) | Multiplexed programming voltage and status over single conductor | |
| US8054124B2 (en) | Programmable electronics | |
| JP3627481B2 (ja) | インターフェイス回路 | |
| JPH0989974A (ja) | コネクタ脱落と電源異常の検出装置 | |
| JPH0944271A (ja) | コネクタ不正接続保護機能付き電源制御回路 | |
| JPS6142229A (ja) | インタフエイスケ−ブル電源供給方式 | |
| KR920007776Y1 (ko) | 데이타신호 보존 및 오 데이타신호 전송 방지회로 | |
| JPS61264916A (ja) | サ−ジ吸収回路 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| JP2000338928A (ja) | 車載用ｌｃｄモニタの保護装置及びその保護方法 | |
| JPH0844401A (ja) | ディジタル出力装置 | |
| JPS62152331A (ja) | パワ−素子駆動保護回路 | |
| JPS63288382A (ja) | メモリーカード | |
| JPS6220575B2 (ja) |