JPS591993B2 - 電子時計の時刻表示部調整装置 - Google Patents

Description

【発明の詳細な説明】 本発明はデジタル電子時計に関するもので、より具体的
には電子時計の押釦スイッチ式時刻設定及び調整装置に
関するものである。

従来、数多くの時刻修正機構が提案されており、例えば
従来技術として米国特許第３，４８５，０３３号、第３
，７６２，１５２号、第３．８１．０．３５６号及び第
３，８３４，１５２号等が公知である。

ところか、これら全ての従来技術においては、表示時刻
を修正するために数個のスイッチを使用している。

このように数個のスイッチを必要としているため、必然
的に時計の価格が上がり、また表示部を収容するケース
の空間が余分に必要となり、時計の故障の可能性が増し
、更には表示時刻の修正が面倒なものとなる。

しかし、表示時刻を設定、修正するためのスイッチ手段
が唯だ一つである時計が提供され又は、従来の時刻修正
機構の欠陥は実質的に除去される。

従って、本発明の目的は電気光学的表示装置を備えた電
子時計の時刻を修正するための単一の手動調整装置を提
供するにある。

本発明の他の目的は従来技術の時刻修正機構の欠陥を除
去する時刻修正装置を提供するにある。

本発明の他の目的は電気光学的表示装置を備えた電子時
計の複数の表示部の一部を識別して選択的に修正する手
動の調整装置を提供するにある。

本発明の更に他の目的は複数の表示部の一部を選択して
修正及び／または設定したり或いは必要な場合には、時
計の少なくとも振動子部分を一時休止させるための電子
回路を備えた手動の調整装置を提供するにある。

本発明の電子時計は異なった時間間隔を別個に表示する
ための複数個の表示部を備えた電気光学的表示装置、視
覚的に時を表示するため各表示部を励起するように該表
示装置に結合された計時回路、一つの手動スイッチ、該
スイッチによって作動され該スイッチか所定の手順で操
作されると該表示部の連続的かつ各別の識別をなし更に
表示されている時刻情報を個別にしかも選択的に調整す
るため該計時回路装置並びに該表示部に結合された回路
とからなる。

調整装置はこれら調整機能、即ち個別の時表示部の選択
並びに修正或いは設定以外に、駆動力を保存するため振
動子を休止させることによって時計を゛一時休止”させ
るための制御もできる。

以下に本発明の実施の一例を示す図面を参照にして本発
明を説明する。

図に於て同一の参照番号は同一部分を示す。

また、集積回路の結合ピンの数字はＲＣＡ ソリッド
ステート データブックシリーズ５ＳＤ−２０３ＡＣＯ
８／ＭＯ８Ｃ０８フいて示された表示を採用している。

第１図において示された、目覚まし時計２０は−の位の
分２１、十の位の分２２、−の位の時２３、十の位の時
２４、十の位の秒２５、曜日２６、並びにＨ付２７を示
す液晶表示部を有している。

尚、上記液晶表示装置以外にエレクトロクロミック表示
装置等の他の表示装置を用いることができるし、また目
覚まし時計以外に電子腕時計等の時計にも本発明は適応
することかできる。

本実施例では、液晶表示部は合計６つの数字と２組の棒
状部とを有している。

４つの数字は２つづつ２グループに分けられて一列に並
んで、それぞれ時間２３．２４と分２１．２２とを表示
し、コロン２８か２つのグループを分離している。

秒表示部２５は６本の棒状部からなり、各棒状部は１０
秒毎（１〜１０．１１〜２０．５１〜６０秒）に励起さ
れる。

日付表示部２γは２つの数字表示部からなり最大３１日
進光示できるようになっている。

また曜日表示部２６は週の曜日を示すため７つの棒状部
或いは点を備えている。

各数字表示部は７つの導電性区分からなり、基板上に８
の字を描いて配置されている。

各曜日表示部並びに秒表示部は一つの導電区分からなっ
ている。

第２の基板は第１の基板から約１ｎｍの間隙を置いて配
設され、導電被覆による透明電極を保有している。

側基板間の空隙は液晶物質によって充填されており、数
字、符号等は前記表示区分とこれに対向する透明電極間
に電位差を生せしめることによって表示される。

表示装置は１駆動回路によって励起され、この駆動回路
は主に水晶によって制御される発振子２９、周波数分割
装置３０、カウンター３Ｌ３２゜３３．３４．３５とデ
コーダー／ドライバー回路３６．３７からなっている。

更には、表示部２１〜２８を選択的にセットし、リセッ
トし、修正し、調整するため釦式スイッチ手段４３によ
って励起される制御及び修正用論理回路３８，３９，４
０，４１，４２が設けられている。

表示装置を励起するのに適した分割回路としては公知の
ものかいくつかあり、例えば米国特許第３．２５８，９
０６号、第３，３３３，４１０号、並びに第３，５７９
，９７６号に示されており、従って、複雑化をさけるた
めにと〜では詳述しない。

しかし、第１図、及び第３図〜第６図に関連して概略を
述べると、発振子は基本的には入力と出力との間に結合
された周波数４．１．９４３０４ ＭＩ（ｚ の水晶を
備えた増幅器である。

周波数分割装置３０は一般的にはタンデム式に結合され
た一連のフリップフロップで、秒カウンタ−３１にＩＨ
ｚのタイムベース入力を与え、また例えば３２Ｈｚの液
晶励振周波数を作る。

ＩＨｚの信号は秒カウンタ−３１（第３図参照）によっ
て６０に分割されて１分間隔のパルス、即ち６０秒カウ
ントにより生じるパルスを修正用論理ゲート３９を経て
分カウンターに供給し、そして秒カウント信号１０Ｓを
発生する。

秒カウント信号１０Ｓは、秒表示装置２５（第１図にお
いて６個の１０秒間隔毎の棒状表示体として示されてい
る）を励起するための制御信号を供給する論理回路（第
４図参照）に送られる。

１分間隔のパルスは、デコーダー／ドライバー論理回路
３６．３７に−の位並びに十の位の分カウントを供給す
る分カウンタ−３２に送られる。

表示装置を作動させるのに好適なデコーダー／ドライバ
ー論理回路は前記の従来特許に記述されている如（当技
術分野において公知であるので、複雑化を避けるため詳
述を省略する。

しかしながら、表示用の数字並びに記号を選択的に明滅
させる一実施例として第６図に具体的論理回路例を示す
。

表示部、即ち日付、曜日、時、分、所望の場合には秒、
は明滅制御信号、即ちＦＬＤｔ、ＦＬＤａ、ＦＬＨ。

ＦＬＭ、がそれぞれ各別の表示部に所定の順序即ち段階
に従って加えられることによって明滅する。

分カウンタ−３２（第３図の詳細図参照）はＯから５９
までの受信したパルス数をカウントし、表示部２Ｌ２２
をそれぞれ励起するデコーダー／ドライバー論理回路３
６．３７に−の位並びに十の位の分の出力計数信号を与
え、修正用論理ゲート４０を経て１時間パルス、即ち６
０分カウント出力を時カウンタ−３３に与える。

第３図に概要が示されている時カウンタ−３３は分カウ
ンタ−３２によって作られた時パルスの数をＯから１１
まで数えて−の位並びに十の位の時カウント信号をデコ
ーダ／ドライバー論理回路３６，２７に与え、一方この
論理回路はこの信号に応答して表示部２３．２４をそれ
ぞれ励起する。

時カウンタ−（第３図参照）からの１２個のパルス出力
１２Ｈ並びに１個の秒パルスは曜日カウンター３４と日
付カウンター３５にそれぞれ修正用論理ゲート４１．４
２（第５図参照）を通ってカロえられる。

曜日並びに日付カウンター３４．３５の出力信号は、そ
れぞれデコーダー／ドライバー３６．３７に加えられ表
示部２６．２７を励起する。

本発明に係る時刻修正回路３８〜４２を詳述する前に、
押釦スイッチ４３が所定の方法で操作されたときにこれ
ら回路によって行われる一連の論理行程を第２図にもと
づいて説明する。

先ず、押釦スイッチ４３を押しつゾけると日付表示部２
７は点滅しはじめる。

これは論理行程即ちブロック４５で示されている。

所定の時間Ｄ１、例えば４〜６秒経過後、論理行程４５
は終了し、論理行程４６が開始する。

論理行程４６は時間表示数字２３．２４とを点滅させか
つコロン２８を通常１ヘルツの割合で点滅させ、明光時
に’ ＡＭ”を消光時にｎ Ｐ Ｍ Ｉ＋表示をさせる
。

第２番目のり。時間経過後、論理行程４６は終了し、論
理行程４７が開始して曜日表示部２６を点滅させる。

第３番目のＤ１時間経過後、論理行程４８が開始し、分
表示部２１．２２を点滅させる。

そして第４番目のＤ１時間経過後、論理行程４４が開始
して時計を通常の調時機能へと復帰させる。

これら論理行程の間に表示部が点滅するのは１ヘルツの
割合で、例えば１／３秒が明光時間で２／３秒が消光時
間である。

そして、表示部の６各を呼掛ける前記論理行程の間、時
計は正確な時を刻みつゾげる。

ある表示部が呼掛けられている間（この場合呼掛けられ
ている表示部は点滅によって示される）、附号Ｐ１で示
された時刻修正押釦スイッチの抑圧が解除されると、前
述した一連の呼掛行程は中断され、その現に呼掛けられ
ている表示部は引き続き呼掛けられて、所定の延長され
た時間点滅しつづける。

このようにして修正されるべき時刻表示部が他の表示部
から明確に識別される。

例えば、時間表示用数字２３．２４が点滅している間、
即ち論理行程４６において、押釦スイッチ４３の抑圧が
解除されると、時間表示数字の点滅時間は、例えば次の
Ｄ１時間だけ延長され、時間表示部が現在呼掛けられて
おりこれを修正することができるということを示す。

この延長された点滅時間内に時刻修正のために押釦４３
が押圧されないと、時計は通常の計時動作へと復帰する
。

再び押釦スイッチ４３を押しつゾげると（論理行程５２
）、１ヘルツの割合で時間表示数字の修正が開始する（
論理行程５３）。

次に、押釦スイッチ４３の押圧を解くと、そのときに示
されている時間表示用数字にセットされて表示され、時
計を通常の計時動作へ復帰させる（論理行程４４）。

日付、曜日並ひに分の修正は同様にして行われる。

しかしながら、分表示用数字の修正或いは設定が行われ
るとき（論理行程４９）、秒計数装置を零にリセットす
る論理行程が付加される。

分表示用数字が論理行程４９で修正されている間に押釦
スイッチ４３の押圧が解除されると、分及び時間表示用
数字は点滅されて、一時休止動作が開始したことを示す
（論理行程５１）。

もしも、所定の時間Ｄ２、例えば８〜１６分間、この一
時休止動作のま〜で放置されると時計は休止する。

ここでＤ２時間の終了前に、再°び押釦スイッチ４３を
押して離すと時計は通常の計時動作に復帰する（論理行
程４４）。

次に押釦スイッチ４３の操作とこれに関連した制御論理
回路について、第３図、第５図及び第７図を参照にして
詳述する。

第７図において、先ず押釦スイッチ４３が押圧されると
、点線５４と５５の内側にそれぞれ示された非躍動（ａ
ｎ ｔｉ−ｂｏｕｎｃｅ）フリップフロップと４秒遅延
回路のリセット端子（ピン４と１０）に電圧ＶＥＥが印
加される。

この電圧はこれら回路がそれぞれ３２ヘルツと１ヘルツ
のクロックパルス率でトグルされるのを可能にする。

非躍動回路はフリップフロップ５８のピン１３の出力か
上昇して論理＋４１１＋状態になるまで３２ヘルツのパ
ルスを分割するが、この論理″１′′状態になると３２
ヘルツのクロックパルスがＮＯＲゲート５６のために非
躍動回路５４に加えられないようになる。

従って、このときフリップフロップ５８のピン１３Ｑと
ピン１２Ｑはそれぞれ高い論理レベルと低い論理レベル
にある。

押釦スイッチ４３が最初に押圧された状態にある間、Ｎ
ＡＮＤ ゲート６１．７１とＮＯＲゲート６２．７６の
出力はフリップフロップ５７のピン１の低論理状態によ
って論理”０”レベルに維持される。

このことはＮＯＲゲート６３のピン１の１ヘルツパルス
入力信号が４秒遅延回路５５を作動させることを可能に
し、この回路は４秒間隔でパルス状出力信号をフリップ
フロップ６４のピン１２と１３に与える。

フリップフロップ６４の４秒毎のパルスはフリップフロ
ップ５７のピン２の高即ち論理ルベルの出力と結合して
ＮＡＮＤゲート６５と６７を通してステートカウンター
６６を進ませる。

ステートカウンター６６はＮＡＮＤゲート７７からの４
秒計時パルスをカウントし、出力能動信号１〜４を連続
的に点滅用ＮＡＮＤゲート６７〜７０と修正ＮＡＮＤゲ
ート７２〜７５へ加える。

従って、各出力能動信号は４秒の持続時間をもつ。

１ヘルツ信号は点滅用ＮＡＮＤゲート６７〜７０の他の
各入力に力目えられる。

点滅用ＮＡＮＤゲート６７〜７０は、連続的に呼掛けら
れた時、即ちステートカウンターの出力能動信号１〜４
によって能動化された時に点滅能動信号ＦＬＤｔ（日付
点滅用）、ＦＬＨ（時点滅用）、ＦＬＤａ（曜日点滅用
）並びにＦＬＭ（分点滅相）をそれぞれ１ヘルツの信号
率で発生させる。

これらの信号は各表示部を連続的に゛点滅或いは明滅さ
せる各表示部用ドライバーに送られる（ドライバー回路
については第６図で詳述する）。

押釦スイッチの前記最初の抑圧が解放されると、非躍動
フリップフロップと４秒遅延回路５４゜５５がリセット
され、フリップフロップ５８のピン１２の出力を上昇さ
せて論理″１″状態に至らしめる。

このピン１２の高パルスの立上り区間はフリップフロッ
プ５７をトグルさせ、その出力ピン１，２にそれぞれ高
及び低論理レベルを生せしめる。

ピン２の低論理レベル、即ち論理ｅｊ ０１１状態はＮ
ＡＮＤゲート６５へ送られ、このゲート６５はステート
カウンター６６の進みを阻止して選択された表示部の点
滅を継続、即ち、修正用の呼掛けを継続させる。

次に、再び押釦スイッチ４３を押し続けると、非躍動フ
リップフロップ５４と４秒遅延回路５５は再びトグルか
ら解放される。

非躍動計数時の最後に、フリップフロップ５８のピン１
３の出力は論理ｎ １ ｙｐ状態にある。

このとき、フリップフロップ５７のピン１の出力も論理
ｅ＋ １１１状態であるから、ＮＡ］’ＪＤ ゲート
６１は、それ故、働かずに１ヘルツパルスはＮＯＲゲー
ト６３から送られない。

そして、４秒遅延回路５５はフリップ６４のピン１２が
低論理状態に達するまで（約４秒遅延後）引き続きトグ
ルしているためＮＯＲゲート６２と６３の出力をも低論
理状態に至らしめ、こうして１ヘルツ信号によって４秒
遅延回路５５の継続的なトグルを阻止している。

フリップフロップ６４のピン１３及びフリップフロップ
５７のピン１の論理“１”状態はＮＡＮＤ ゲート６
０に送られ、このＮＡＮＤゲート６０はインバーターＮ
ＡＮＤゲート７１を径由して各修正用 ＮＡＮＤゲート
７２〜７５の入力に修正能動信号を供給する。

各修正用ＮＡＮＤゲート７２〜１５の他の入力はステー
トカウンター６６の出力１〜４とそれぞれ結びつき、そ
の出力には対応する点滅用ＮＡＮＤゲート６７〜７０が
結びついている。

例えれば、ＮＡＮＤゲート６７と７２の入力はステート
カウンター６６の同じ出力信号１（ピン２の）と結びっ
ている。

ＮＡＮＤゲート６５によってステートカウンター６６の
進みは阻止されているため、呼掛けられている。

即ち点滅用ＮＡＮＤゲート６７〜７０によって点滅或い
は明滅している表示部はＮＡＮＤゲート７２〜７５の１
つのゲートからの能動信号によって修正される。

呼掛げられた修正用ＮＡＮＤゲート、即ち両方の入力に
能動信号或いは高論理状態を有するＮＡＮＤゲートから
の修正用信号、即ち５ＬＤｔ（日付修正）、５ＬＨ（時
修正）、５ＬＤａ（曜日修正）、ＳＬＭ（分修正）信号
はそれぞれカウンター３５．３３，３４．３２と結びつ
いて、それぞれ修正用ゲート論理回路４２，４０，４１
゜３９（修正ゲートとカウンターについては第３図と第
５図で詳述）を経て選択された表示部の修正、設定をな
す。

例えば、もしもＮＡＮＤゲート７１のピン４の出力及び
ステートカウンター６６のピン２の出力（出力信号１）
の両者が高レベルにあると、修正用ＮＡＮＤゲート７２
の出力は低レベルにある。

この低論理状態は論理ゲート４２（第５図参照）のピン
１，２及び８と結合して、２４時間ハルスの結合を解き
そしてピン９の１ヘルツパルスを日付カウンターの入力
に結合させ、これによって−の位の日付のカウンターの
修正と１ヘルツパルスの割合による表示とを行っている
。

分修正以外のあらゆる状態、即ち論理モードにおいて、
ＮＯＲゲート７８のピン１３を阻止するリセット２は低
状態で、次の押釦スイッチ４３の押圧の解除即ち第２回
目の解除はステートカウンター６６をＮＯＲゲート７６
．７９．８０を介してリセットし、時計の通常の作動モ
ード、即ちステートカウンター６６のピン３を出力論理
０１１ルベルに復帰させる。

時計の一時休止は、分修正後に第２回目として抑圧を解
除された押釦スイッチをそのま又の状態で所定の時間放
置することによって行われる。

分の修正の間、押釦スイッチ４３の抑圧を解除すると、
フリップフロップ８１はトグルされ、ピン１の出力を高
論理レベルにしてＮＯＲゲート８２．８３を能動化し、
分及び時表示部を１ヘルツパルスの割合で点滅させる。

従って、低論理状態のフリップフロップ８１のピン２に
よって、５１２のフリップフロップによる分割が可能と
なる。

もしも所定の時間内、例えば５１２秒間に押釦スイッチ
４３が押圧されないでそのま層こされていると、フリッ
プフロップ８４のＳＤ出力、即ち休止信号か伝達ゲート
８５（第３図参照）をトリガし、発振子２９を休止させ
る。

休止後時計を再び作動させるには、押釦スイッチを押し
込んで再び押圧を解く。

この動作はフリップフロップ８４を作動させＳＤ倍信号
リセットする。

【図面の簡単な説明】

第１図は数字表示部によって表示される時刻を修正並び
に設定する装置を備えた電子時計のブロツク図、第２図
は制御用釦スィッチの所定の順序に従った操作によって
一連の呼掛け、修正並びに休止を行う論理フローチャー
ト即ひブロック図、第３〜６図は第１図に示された電子
時計の各部の回路図である、第７図は制御用押釦スイッ
チによる作動回路図である。 ２１〜２５・・・・・・時刻表示部、２６・・・・・・
曜日表示部、２７・・・・・・日付表示部、２９・・・
・・・発振子、３０・・・・・・周波数分割装置、３１
〜３５・・・・・・カウンター、３６．３７・・・・・
・デコーダー／ドライバー回路、４３・・・・・・釦式
スイッチ、３８〜４２・・・・・・制御及び修正用論理
回路。

Claims (1)

1. 【特許請求の範囲】 １ 異なった時間間隔を別個に表示するための複数の表
   示部を備えた電気光学的表示装置、視覚的に時を表示す
   るため各表示部を励起するように該表示装置に結合され
   た計時回路装置、一つの手動押釦スイッチ、該押釦スイ
   ッチによって作動され、該計時回路装置並びに該表示部
   に結合され、該表示部を連続的かつ別個に識別するとと
   もに表示されている時刻情報を所定の順序に従って手動
   操作された該押釦スイッチによって各別にしかも選択的
   に調整する調整回路とからなり、前記調整回路は、前記
   押釦スイッチで作動するパルス発生手段５５と、該パル
   ス発生手段によって通常計時論理工程４４から順次修正
   すべき表示に対応する論理工程４５〜４８へと進行して
   いくステートカウンタ６６と、このステートカウンタ６
   ６の出力に結合されるとともに点滅信号も入力する修正
   すべき表示部に対応して設けられる点滅用のゲート手段
   ６７〜７０と、前記押釦スイッチの操作に応答して第１
   回目の抑圧解除を記憶するフリップフロップ手段５７と
   、パルス発生手段とステートカウンタとの間に介在して
   前記フリップフロップ手段の出力に応答するステートカ
   ウンタ進行禁止手段６５．７７と、所定時間を設定する
   手段と連動し、その所定時間内の押釦スイッチの押圧に
   よって作動する修正回路＆０，６１，７１，６４，５７
   と、ステートカウンタの出力に応答するとともに修正回
   路からの修正能動信号か入力する修正用のゲート手段７
   ２〜７５と、ステートカウンタをリセットして通常計時
   状態に復帰させるリセット手段５９．７６．７９，８０
   を備え、 ａ）該押釦スイッチが最初に押圧されている間、ステー
   トカウンタの状態を順次変化させ対応する点滅用ゲート
   手段を順次選択することによって各表示部を順次連続的
   に点滅させ： ｂ）修正すべき表示部の論理工程中で押釦スイッチの抑
   圧を解除したとき、フリップフロップ手段がトグルされ
   てその状態を記憶し、その時点で明滅している表示部を
   更に所定時間設定する手段により予め定められた時間明
   滅させて修正モードに入り、その所定時間が経過しても
   再度押釦スイッチの押圧がないときにはリセット手段が
   動作し ステートカウンタをリセットし；ｃ）修正モー
   ドにおいて、ステートカウンタの出力と修正回路からの
   修正能動信号との論理積によって修正用ゲート手段から
   前記計時回路装置に修正用信号を送り、これにより該押
   釦スイッチが第２回目に押圧されると明滅上でいる表示
   部の表示を別の表示に変更し； ｄ）予め定められている時間間隔中に該押釦スイッチの
   第２回目の解除がなされると、リセット手段で検出され
   てステートカウンタをリセットし、前記表示変更動作を
   終了させる共に、時計を通常の計時モードに復帰させる
   ことを特徴とする電子時計の時刻表示部調整装置。 ２ 前記表示部が異なった時間間隔を一連に且つ別個に
   表示する液晶からなる特許請求の範囲第１項記載の電子
   時計の時刻表示部調整装置。