JPS59198095A - 液晶表示カラ−テレビ - Google Patents
液晶表示カラ−テレビInfo
- Publication number
- JPS59198095A JPS59198095A JP7263283A JP7263283A JPS59198095A JP S59198095 A JPS59198095 A JP S59198095A JP 7263283 A JP7263283 A JP 7263283A JP 7263283 A JP7263283 A JP 7263283A JP S59198095 A JPS59198095 A JP S59198095A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- liquid crystal
- color
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は液晶カラーテレビに係わり、その構成に関する
。
。
従来、液晶のカラー化はゲストホスト型、色偏光板型、
カラーフィルター型と種々実用化されているが、テレビ
表示には高密度画素技術、３原色の発生方法、明度の向
上等の難問があり、これまで試みられているのは、ＴＰ
Ｔ等のアクティブマトリクスを用いて解決しようという
方法である。
カラーフィルター型と種々実用化されているが、テレビ
表示には高密度画素技術、３原色の発生方法、明度の向
上等の難問があり、これまで試みられているのは、ＴＰ
Ｔ等のアクティブマトリクスを用いて解決しようという
方法である。
しかし、アクティブマトリクスによる液晶パネルの製造
はコストダウンが困難で、大型パネル化がむづかしいと
いう欠点があり、４インチ以上のパネルを作るとなると
、従来の多重マトリクスパネルが有利である。しかし、
多重マトリクスパネルのカラー化は信号処理や端子処理
が困難で実用化されていない。本発明は、多重マ） Ｉ
Ｊクスパネルを用いた液晶カラーテレビの構成、信号処
理、端子処理について具体的提案をすることを目的とし
ている。以下、図面に基いて本発明を説明する０第１図
は本発明の液晶表示カラーテレビの主要ｔｔｌ成要素の
ブロック図である。本発明に直接係わらない部分は、省
略したり、簡単に示すにとどめた。第１図の１はカラー
テレビ信号処理回路であり、テレビ電波を受信し、同期
信号分離、色信号処理等を行ない、ＲＧＢの３原色信号
を発生するものである０このカラーテレビ信号処理回路
の構成自体は周知の技術であるＯ ＲＧＢの６原色のア
ナログ峡像信号はＡＤ変換回路２，３．４にそれぞれ接
続され所定のクロックタイミングでディジタル信号に変
換される。テレビの場合、４ビツトのディジタル化で十
分である。ドツトマトリクス液晶表示体１１の横方向の
画素数に応じてＡＤ変換クロックの周波数は変ってくる
０小型テレビの場合は、通常の家庭用ＴＶ受像機より縦
横とも半分位の画素数とする場合が多いので、その時に
はＡＤ変換クロックは４〜５ＭＨｚのクロックとなる。
はコストダウンが困難で、大型パネル化がむづかしいと
いう欠点があり、４インチ以上のパネルを作るとなると
、従来の多重マトリクスパネルが有利である。しかし、
多重マトリクスパネルのカラー化は信号処理や端子処理
が困難で実用化されていない。本発明は、多重マ） Ｉ
Ｊクスパネルを用いた液晶カラーテレビの構成、信号処
理、端子処理について具体的提案をすることを目的とし
ている。以下、図面に基いて本発明を説明する０第１図
は本発明の液晶表示カラーテレビの主要ｔｔｌ成要素の
ブロック図である。本発明に直接係わらない部分は、省
略したり、簡単に示すにとどめた。第１図の１はカラー
テレビ信号処理回路であり、テレビ電波を受信し、同期
信号分離、色信号処理等を行ない、ＲＧＢの３原色信号
を発生するものである０このカラーテレビ信号処理回路
の構成自体は周知の技術であるＯ ＲＧＢの６原色のア
ナログ峡像信号はＡＤ変換回路２，３．４にそれぞれ接
続され所定のクロックタイミングでディジタル信号に変
換される。テレビの場合、４ビツトのディジタル化で十
分である。ドツトマトリクス液晶表示体１１の横方向の
画素数に応じてＡＤ変換クロックの周波数は変ってくる
０小型テレビの場合は、通常の家庭用ＴＶ受像機より縦
横とも半分位の画素数とする場合が多いので、その時に
はＡＤ変換クロックは４〜５ＭＨｚのクロックとなる。
ＲＧＢのアナログ出力後に７トリクススイソチング回路
を設け、ＡＤ変換回路を１系統だけ用いる方法は考えら
れるが、マトリクススイッチング回路にアナログスイン
チが必要であり、雑音対策上からもＡＤ変換を６系統で
行った後にマ） ＩＪクス回路５を用いて映像信号の並
び変えを行った本実施例の方が有利である。カラーテレ
ビ信号処理回路１から水平同期信号、垂直同期信号をう
けてコントロール回路６が各種のタイミング信号を発生
する。これには、ＡＤ変換クロック、共通電極駆動回路
７の電極選択クロック、交流反転信号、画素電極駆動回
路８〜１０へのデータ書込クロック、ランチパルス、交
流反転信号、マトリクス回路５へのタイミング信号等が
含まれる。画素電極駆動回路８〜１０は、マ） ＩＪク
ス回路出力である４ビツトのデータを所定のタイミング
でンリーズにシフトレジスタに読み込み、共通電極の選
択クロックと同期したラッチパルスでメモリーにデータ
を移す必要があり、１フレ一ム分のデータメモリーを内
蔵している。４ビツトのデータから１６階調の、駆動信
号への変換も画素電極駆動回路内で行なわれる。ドツト
マトリクス液晶表示体１１は、本発明例では第二図に示
すように３重反転マ） ＩＪクス構造の画素電極構造を
採用した。しかし本質的には５重マトリクスにこだわら
なくてもよい。
を設け、ＡＤ変換回路を１系統だけ用いる方法は考えら
れるが、マトリクススイッチング回路にアナログスイン
チが必要であり、雑音対策上からもＡＤ変換を６系統で
行った後にマ） ＩＪクス回路５を用いて映像信号の並
び変えを行った本実施例の方が有利である。カラーテレ
ビ信号処理回路１から水平同期信号、垂直同期信号をう
けてコントロール回路６が各種のタイミング信号を発生
する。これには、ＡＤ変換クロック、共通電極駆動回路
７の電極選択クロック、交流反転信号、画素電極駆動回
路８〜１０へのデータ書込クロック、ランチパルス、交
流反転信号、マトリクス回路５へのタイミング信号等が
含まれる。画素電極駆動回路８〜１０は、マ） ＩＪク
ス回路出力である４ビツトのデータを所定のタイミング
でンリーズにシフトレジスタに読み込み、共通電極の選
択クロックと同期したラッチパルスでメモリーにデータ
を移す必要があり、１フレ一ム分のデータメモリーを内
蔵している。４ビツトのデータから１６階調の、駆動信
号への変換も画素電極駆動回路内で行なわれる。ドツト
マトリクス液晶表示体１１は、本発明例では第二図に示
すように３重反転マ） ＩＪクス構造の画素電極構造を
採用した。しかし本質的には５重マトリクスにこだわら
なくてもよい。
ただ、カラーテレビのように３原色の配列で信号を配分
する場合は、３重マトリクスが回路処理上容易である。
する場合は、３重マトリクスが回路処理上容易である。
第２図は、画素電極の並び方を示したもので、本発明に
用いる液晶表示体における例である。
用いる液晶表示体における例である。
１２〜１４は引出し電極端子を示しており、端子１２の
列と端子１４の列は段違いとし、接続端子ピッチが等価
的に広くなるように形成されている。
列と端子１４の列は段違いとし、接続端子ピッチが等価
的に広くなるように形成されている。
端子１２の列は、図で分るように第１の水平走査信号か
らＲＧＢＲＧ］３の信号列をとり出して表示し、さらに
第６の水平走査信号からＢＲＧＢＲＧの信号列をとり出
して表示するように構成する。
らＲＧＢＲＧ］３の信号列をとり出して表示し、さらに
第６の水平走査信号からＢＲＧＢＲＧの信号列をとり出
して表示するように構成する。
従って、端子１２の列に接続される画素電極駆動回路８
への４ビツトデータはマトリクス回路内で（１＋６ ｎ
）水平走査信号からＲＧＢ列の信号として作られる。
への４ビツトデータはマトリクス回路内で（１＋６ ｎ
）水平走査信号からＲＧＢ列の信号として作られる。
ここでｎは０又は正整数である。
画素電極駆動回路９は端子列１４に接続されるが、この
場合、ＢＲＧ又はＲＧＢの信号列となっている０しかし
端子列１３につながれる画素電極駆動回路１０は、ＧＢ
Ｒだけの信号列でよい。ここで３原色のＲＧＢの並べ方
は本列にこだわるものではなく、種々の並べ方があるこ
とをことわっておきたい。第２図は画素＠極の一部を示
したものであり、実際はこの並び方がくり返され３重５
万画素あるいはそれ以上の画素数として形成される０各
画素電極に対応して、ＲＧＢの６原色を発生するカラー
フィルターが配置される。表示電極は液晶のオンオフの
程度を制御するだけで、実際の色は背部に置かれた白色
のバンクライトの光をカラーフィルターを通して見るこ
ととなる。
場合、ＢＲＧ又はＲＧＢの信号列となっている０しかし
端子列１３につながれる画素電極駆動回路１０は、ＧＢ
Ｒだけの信号列でよい。ここで３原色のＲＧＢの並べ方
は本列にこだわるものではなく、種々の並べ方があるこ
とをことわっておきたい。第２図は画素＠極の一部を示
したものであり、実際はこの並び方がくり返され３重５
万画素あるいはそれ以上の画素数として形成される０各
画素電極に対応して、ＲＧＢの６原色を発生するカラー
フィルターが配置される。表示電極は液晶のオンオフの
程度を制御するだけで、実際の色は背部に置かれた白色
のバンクライトの光をカラーフィルターを通して見るこ
ととなる。
第３図は、マ） ＩＪクス回路の構成の一部のロジック
図であり、画素電極駆動回路８への供給データの作成回
路を示す。１５は６分割回路であり、端子１６には水平
同期信号が入り、６ｎ、６ｎ＋１．６ｎ＋２．６ｎ＋３
．６ ｎ＋４ 、６ ？ｌ＋５の６つの水平走査期間が
判別できるように形成する。
図であり、画素電極駆動回路８への供給データの作成回
路を示す。１５は６分割回路であり、端子１６には水平
同期信号が入り、６ｎ、６ｎ＋１．６ｎ＋２．６ｎ＋３
．６ ｎ＋４ 、６ ？ｌ＋５の６つの水平走査期間が
判別できるように形成する。
即ち・第１の水平同期信号が入ると出力１が高レベルと
なり他出力は低レベル、第２の水平同期信号が入ると、
出力２が高レベルとなり、他出力は低レベルとなる如く
に形成する。１７はＡＤ変換クロックを６分割する回路
で入力１８にはＡＤ変換クロックを入れる。このクロッ
クは、画素Ｎ極駆動回路へのデータ読込のクロックと同
じ周期である。これはＲＧＢ等のカラー信号の並びかえ
に用いる。１９はアンド回路記号、２０はオア回路記号
である。Ｒ３−Ｒ８は赤の信号をうけたＡＤ変換回路２
の出力、０１〜Ｇ８は同じく、ＡＤ変換回路乙の出力、
Ｂ１〜Ｂ８はＡＤ変換回路４の出力である。これによっ
て、画素電極駆動回路８への人力り、〜Ｄ８には、６ｎ
＋１の水平走査期間にＲＧＢＲＧＢの信号列、６ｎの水
平走査期間ｉ／ｉｍＢＲＧＢＦｔＧの信号列が発生する
。同様の手法で他の信号列も形成することができる。共
通電極の駆動信号は本例では、６水平走査期間ごとに切
替ることになるので、第３図の６分割回路１７の出力ａ
を利用してクロックを形成することができる０ 以上述べた如く、本発明の実施例に従えば、液晶表示カ
ラーテレビがアクティブマトリクスを用いなくても構成
でき、大型で安価な薄型カラーテレビの実現に大きく貢
献する。
なり他出力は低レベル、第２の水平同期信号が入ると、
出力２が高レベルとなり、他出力は低レベルとなる如く
に形成する。１７はＡＤ変換クロックを６分割する回路
で入力１８にはＡＤ変換クロックを入れる。このクロッ
クは、画素Ｎ極駆動回路へのデータ読込のクロックと同
じ周期である。これはＲＧＢ等のカラー信号の並びかえ
に用いる。１９はアンド回路記号、２０はオア回路記号
である。Ｒ３−Ｒ８は赤の信号をうけたＡＤ変換回路２
の出力、０１〜Ｇ８は同じく、ＡＤ変換回路乙の出力、
Ｂ１〜Ｂ８はＡＤ変換回路４の出力である。これによっ
て、画素電極駆動回路８への人力り、〜Ｄ８には、６ｎ
＋１の水平走査期間にＲＧＢＲＧＢの信号列、６ｎの水
平走査期間ｉ／ｉｍＢＲＧＢＦｔＧの信号列が発生する
。同様の手法で他の信号列も形成することができる。共
通電極の駆動信号は本例では、６水平走査期間ごとに切
替ることになるので、第３図の６分割回路１７の出力ａ
を利用してクロックを形成することができる０ 以上述べた如く、本発明の実施例に従えば、液晶表示カ
ラーテレビがアクティブマトリクスを用いなくても構成
でき、大型で安価な薄型カラーテレビの実現に大きく貢
献する。
第１図は本発明の液晶表示カラーテレビの主要構成要素
のブロック図である。 １・・カラーテレビ信号処理回路 ２〜４・・・ＡＤ変換回路 ５・・・マトリクス回路 ６・・・コントロール回路 ７・・共通電極駆動回路 ８〜１０・・・画素電極駆動回路 １１・・ドツトマトリクス液晶表示体 第２図は画素電極の並び方の一部を示す。 １２〜１４・・画素電極の引出し端子部第３図はマトリ
クス回路の構成の一部のロジック図である。 １５・・・６分割回路 １７・・６分割回路 １９・・−アンド回路記号 ２０・・・オア回路記号 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第３図
のブロック図である。 １・・カラーテレビ信号処理回路 ２〜４・・・ＡＤ変換回路 ５・・・マトリクス回路 ６・・・コントロール回路 ７・・共通電極駆動回路 ８〜１０・・・画素電極駆動回路 １１・・ドツトマトリクス液晶表示体 第２図は画素電極の並び方の一部を示す。 １２〜１４・・画素電極の引出し端子部第３図はマトリ
クス回路の構成の一部のロジック図である。 １５・・・６分割回路 １７・・６分割回路 １９・・−アンド回路記号 ２０・・・オア回路記号 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第３図
Claims (1)
- 【特許請求の範囲】 １ カラーテレビ信号処理回路、映像信号をディジタル
化するＡＤ変換回路、ディジタル化された映像信号を表
示列として並びかえるマ） ＩＪクス回路、テレビの同
期信号をうけて各回路の動作タイミングをコントロール
するに必要な信号を供゛給するコントロール回路、画素
電極駆動回路、共通電極駆動回路、ドツトマトリクス液
晶表示体、カラーフィルター、バックライトから構成さ
れ、前記ＡＤ変換回路が、ＲＧＢのカラ−３原色に対応
してろ系列設けられたことを特徴とする液晶表示カラー
テレビ。 ２５原色の６通りの順列から選んだ１つをＲＧＢとする
時、前記マトリクス回路が前記３つのＡＤ変換回路出力
をうけて、各画素電極に対応する時間タイミングにて、
ＲＧＢ 、ＧＥＲ、ＢＲＧの３種の順列のカラー表示信
号列を発生することを特徴とする特許請求の範囲１項記
載の液晶表示カラーテレビ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072632A JPH0817494B2 (ja) | 1983-04-25 | 1983-04-25 | マトリクス液晶表示体の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58072632A JPH0817494B2 (ja) | 1983-04-25 | 1983-04-25 | マトリクス液晶表示体の駆動回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197510A Division JP2537749B2 (ja) | 1993-08-09 | 1993-08-09 | マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59198095A true JPS59198095A (ja) | 1984-11-09 |
| JPH0817494B2 JPH0817494B2 (ja) | 1996-02-21 |
Family
ID=13494953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072632A Expired - Lifetime JPH0817494B2 (ja) | 1983-04-25 | 1983-04-25 | マトリクス液晶表示体の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817494B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745461A (en) * | 1986-04-11 | 1988-05-17 | Casio Computer Co., Ltd. | R,G,B level control in a liquid crystal TV using average of composite video signal |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418886A (en) * | 1977-07-12 | 1979-02-13 | Mitsubishi Chem Ind Ltd | Production of olefin polymer |
| JPS5425776A (en) * | 1977-07-28 | 1979-02-26 | Mitsubishi Electric Corp | Field intensity detector |
| JPS5547792A (en) * | 1978-09-30 | 1980-04-04 | Hitachi Ltd | Chroma circuit |
| JPS5724187A (en) * | 1980-07-18 | 1982-02-08 | Matsushita Electric Ind Co Ltd | Drive circuit for color matrix panel |
-
1983
- 1983-04-25 JP JP58072632A patent/JPH0817494B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418886A (en) * | 1977-07-12 | 1979-02-13 | Mitsubishi Chem Ind Ltd | Production of olefin polymer |
| JPS5425776A (en) * | 1977-07-28 | 1979-02-26 | Mitsubishi Electric Corp | Field intensity detector |
| JPS5547792A (en) * | 1978-09-30 | 1980-04-04 | Hitachi Ltd | Chroma circuit |
| JPS5724187A (en) * | 1980-07-18 | 1982-02-08 | Matsushita Electric Ind Co Ltd | Drive circuit for color matrix panel |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745461A (en) * | 1986-04-11 | 1988-05-17 | Casio Computer Co., Ltd. | R,G,B level control in a liquid crystal TV using average of composite video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817494B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1305803C (en) | Modular flat-screen television displays and modules and circuit drives therefor | |
| US5079636A (en) | Modular flat-screen television displays and modules and circuit drives therefor | |
| US4980775A (en) | Modular flat-screen television displays and modules and circuit drives therefor | |
| GB2139795A (en) | Method of driving liquid crystal matrix display | |
| US4980774A (en) | Modular flat-screen television displays and modules and circuit drives therefor | |
| JPS63253984A (ja) | マトリクス型カラー表示装置 | |
| US5298912A (en) | Multi-tone display device | |
| JPH09101503A (ja) | 表示装置 | |
| US5068740A (en) | Modular flat-screen television displays and modules and circuit drives therefor | |
| EP0371665B1 (en) | Display apparatus and method of driving display panel | |
| US4982275A (en) | Modular flat-screen color television displays and modules and circuit drives therefor | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| US4982273A (en) | Modular flat-screen color television displays and modules and circuit drives therefor | |
| JPH099180A (ja) | 液晶表示装置の駆動方法 | |
| JP2556007B2 (ja) | カラ−液晶表示装置 | |
| JPS59198095A (ja) | 液晶表示カラ−テレビ | |
| US4982272A (en) | Modular flat-screen color television displays and modules and circuit drives therefor | |
| JPH08241060A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| JP2537749B2 (ja) | マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ | |
| JPH084331B2 (ja) | 画像表示装置 | |
| US7212181B1 (en) | Multi-tone display device | |
| JPH08171370A (ja) | 液晶ディスプレイ駆動方法 |