JP2537749B2 - マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ - Google Patents
マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビInfo
- Publication number
- JP2537749B2 JP2537749B2 JP5197510A JP19751093A JP2537749B2 JP 2537749 B2 JP2537749 B2 JP 2537749B2 JP 5197510 A JP5197510 A JP 5197510A JP 19751093 A JP19751093 A JP 19751093A JP 2537749 B2 JP2537749 B2 JP 2537749B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- primary colors
- output
- matrix liquid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマトリクス液晶表示体の
駆動回路及びその駆動回路を備える液晶表示カラーテレ
ビの構成に関する。
駆動回路及びその駆動回路を備える液晶表示カラーテレ
ビの構成に関する。
【０００２】
【従来の技術】従来、液晶のカラー化はゲストホスト
型、色偏光板型、カラーフィルタ型と種々実用化されて
いるが、映像表示には高密度画素技術、３原色の発生方
法、明度の向上等の難問があり、これまで試みられてい
るのは、ＴＦＴ等のアクティブマトリクス液晶パネルを
用いて解決しようとする方法である。
型、色偏光板型、カラーフィルタ型と種々実用化されて
いるが、映像表示には高密度画素技術、３原色の発生方
法、明度の向上等の難問があり、これまで試みられてい
るのは、ＴＦＴ等のアクティブマトリクス液晶パネルを
用いて解決しようとする方法である。
【０００３】
【発明が解決しようとする課題】従来のマトリクス液晶
表示体の駆動回路においては、マトリクス配列された画
素に３原色を対応付けたマトリクス液晶表示体に対し
て、色配列に応じた３原色の映像信号を供給するため
に、３原色のアナログ映像信号をマトリクス回路により
選択して駆動回路に供給することが行われていた。しか
し、この構成においては、マトリクス回路を構成するア
ナログスイッチを駆動する際のスイッチングノイズが問
題となる。アナログスイッチがスイッチングする際のレ
ベル変動が、アナログ映像信号に重畳され、レベル変動
ノイズを含んだ映像信号となり、その映像信号を表示す
ると、画質の劣化を招くことになる。また、別の問題と
して、高周波数成分を含む映像信号をアナログスイッチ
を介して選択するには、アナログスイッチのサイズを大
きくして高帯域まで平坦な周波数特性を持たせなければ
ならないが、逆にスイッチの寄生容量が大きくなって高
周波信号を鈍らせてしまう相反した問題も有していた。
表示体の駆動回路においては、マトリクス配列された画
素に３原色を対応付けたマトリクス液晶表示体に対し
て、色配列に応じた３原色の映像信号を供給するため
に、３原色のアナログ映像信号をマトリクス回路により
選択して駆動回路に供給することが行われていた。しか
し、この構成においては、マトリクス回路を構成するア
ナログスイッチを駆動する際のスイッチングノイズが問
題となる。アナログスイッチがスイッチングする際のレ
ベル変動が、アナログ映像信号に重畳され、レベル変動
ノイズを含んだ映像信号となり、その映像信号を表示す
ると、画質の劣化を招くことになる。また、別の問題と
して、高周波数成分を含む映像信号をアナログスイッチ
を介して選択するには、アナログスイッチのサイズを大
きくして高帯域まで平坦な周波数特性を持たせなければ
ならないが、逆にスイッチの寄生容量が大きくなって高
周波信号を鈍らせてしまう相反した問題も有していた。
【０００４】本発明の目的は、かかる問題を解決し、３
原色映像信号を液晶表示体の色配列に応じて選択する際
のマトリクス回路の回路ノイズが、映像信号に与える影
響を低減して、映像信号のＳ／Ｎ比を高め、マトリクス
液晶表示体に高画質のカラー表示をさせる駆動回路及び
それを備えた液晶表示カラーテレビを実現することにあ
る。
原色映像信号を液晶表示体の色配列に応じて選択する際
のマトリクス回路の回路ノイズが、映像信号に与える影
響を低減して、映像信号のＳ／Ｎ比を高め、マトリクス
液晶表示体に高画質のカラー表示をさせる駆動回路及び
それを備えた液晶表示カラーテレビを実現することにあ
る。
【０００５】
【課題を解決するための手段】本発明によるマトリクス
液晶表示体の駆動回路は、３原色が対応付けられた画素
がマトリクス配列され、該画素への３原色の対応付けが
列方向にＮ行（Ｎは複数）を単位に繰り返され、且つ行
方向にＭ列（Ｍは複数）を単位に繰り返されてなるマト
リクス液晶表示体の駆動回路であって、３原色のアナロ
グ映像信号を出力する信号処理手段と、前記３原色のア
ナログ映像信号を３原色のデジタル映像信号に各々変換
する３系列のＡＤ変換手段と、前記マトリクス液晶表示
体の画素に対応付けられた３原色の配列順序に応じて、
前記ＡＤ変換手段の出力する前記デジタル映像信号を選
択出力する選択手段と、該選択手段から出力された前記
デジタル映像信号に応じた駆動信号を前記マトリクス液
晶表示体の各列の画素に出力する駆動手段を備え、前記
選択手段は、Ｎ個の水平走査期間を繰り返し計数してな
る計数出力と、前記ＡＤ変換手段の変換タイミングを示
すクロックＭ個を繰り返し計数してなる計数出力との論
理に基づき、前記マトリクス液晶表示体の画素配列の単
位となるＮ行の各行において単位となるＭ個の原色のデ
ジタル映像信号を、前記３系列のＡＤ変換手段から繰り
返し選択出力するデジタル回路であることを特徴とす
る。
液晶表示体の駆動回路は、３原色が対応付けられた画素
がマトリクス配列され、該画素への３原色の対応付けが
列方向にＮ行（Ｎは複数）を単位に繰り返され、且つ行
方向にＭ列（Ｍは複数）を単位に繰り返されてなるマト
リクス液晶表示体の駆動回路であって、３原色のアナロ
グ映像信号を出力する信号処理手段と、前記３原色のア
ナログ映像信号を３原色のデジタル映像信号に各々変換
する３系列のＡＤ変換手段と、前記マトリクス液晶表示
体の画素に対応付けられた３原色の配列順序に応じて、
前記ＡＤ変換手段の出力する前記デジタル映像信号を選
択出力する選択手段と、該選択手段から出力された前記
デジタル映像信号に応じた駆動信号を前記マトリクス液
晶表示体の各列の画素に出力する駆動手段を備え、前記
選択手段は、Ｎ個の水平走査期間を繰り返し計数してな
る計数出力と、前記ＡＤ変換手段の変換タイミングを示
すクロックＭ個を繰り返し計数してなる計数出力との論
理に基づき、前記マトリクス液晶表示体の画素配列の単
位となるＮ行の各行において単位となるＭ個の原色のデ
ジタル映像信号を、前記３系列のＡＤ変換手段から繰り
返し選択出力するデジタル回路であることを特徴とす
る。
【０００６】また、本発明による液晶表示カラーテレビ
は、３原色が対応付けられた画素がマトリクス配列さ
れ、該画素への３原色の対応付けが列方向にＮ行（Ｎは
複数）を単位に繰り返され、且つ行方向にＭ列（Ｍは複
数）を単位に繰り返されてなるマトリクス液晶表示体
と、３原色のアナログ映像信号を出力する信号処理手段
と、前記３原色のアナログ映像信号を３原色のデジタル
映像信号に各々変換する３系列のＡＤ変換手段と、前記
マトリクス液晶表示体の画素に対応付けられた３原色の
配列順序に応じて、前記ＡＤ変換手段の出力する前記デ
ジタル映像信号を選択出力する選択手段と、該選択手段
から出力された前記デジタル映像信号に応じた駆動信号
を前記マトリクス液晶表示体の各列の画素に出力する駆
動手段とを備え、前記選択手段は、Ｎ個の水平走査期間
を繰り返し計数してなる計数出力と、前記ＡＤ変換手段
における変換タイミングを示すクロックＭ個を繰り返し
計数してなる計数出力との論理に基づき、前記マトリク
ス液晶表示体の画素配列の単位となるＮ行の各行におい
て単位となるＭ個の原色のデジタル映像信号を、前記３
系列のＡＤ変換手段から繰り返し選択出力するデジタル
回路であることを特徴とする。
は、３原色が対応付けられた画素がマトリクス配列さ
れ、該画素への３原色の対応付けが列方向にＮ行（Ｎは
複数）を単位に繰り返され、且つ行方向にＭ列（Ｍは複
数）を単位に繰り返されてなるマトリクス液晶表示体
と、３原色のアナログ映像信号を出力する信号処理手段
と、前記３原色のアナログ映像信号を３原色のデジタル
映像信号に各々変換する３系列のＡＤ変換手段と、前記
マトリクス液晶表示体の画素に対応付けられた３原色の
配列順序に応じて、前記ＡＤ変換手段の出力する前記デ
ジタル映像信号を選択出力する選択手段と、該選択手段
から出力された前記デジタル映像信号に応じた駆動信号
を前記マトリクス液晶表示体の各列の画素に出力する駆
動手段とを備え、前記選択手段は、Ｎ個の水平走査期間
を繰り返し計数してなる計数出力と、前記ＡＤ変換手段
における変換タイミングを示すクロックＭ個を繰り返し
計数してなる計数出力との論理に基づき、前記マトリク
ス液晶表示体の画素配列の単位となるＮ行の各行におい
て単位となるＭ個の原色のデジタル映像信号を、前記３
系列のＡＤ変換手段から繰り返し選択出力するデジタル
回路であることを特徴とする。
【０００７】すなわち、本発明の最たる特徴は、マトリ
クス液晶表示体の画素に対応付けられた原色の配列順序
に応じて、ＡＤ変換回路の出力する３原色のデジタル映
像信号を選択出力するマトリクス回路を備えることにあ
る。
クス液晶表示体の画素に対応付けられた原色の配列順序
に応じて、ＡＤ変換回路の出力する３原色のデジタル映
像信号を選択出力するマトリクス回路を備えることにあ
る。
【０００８】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【０００９】図１は本発明のマトリクス液晶表示体の駆
動回路を用いてなる液晶カラーテレビの主要構成要素の
ブロック図である。本発明に直接係わらない部分は、省
略したり、簡単に示すにとどめた。図１の１はカラーテ
レビ信号処理回路であり、テレビ電波を受信し、同期信
号分離、色信号処理等を行い、ＲＧＢの３原色信号を発
生するものである。このカラーテレビ信号処理回路の構
成自体は周知の技術である。ＲＧＢの３原色のアナログ
映像信号はＡＤ変換回路２、３、４にそれぞれ接続され
所定のクロックタイミングでディジタル信号に変換され
る。テレビの場合、４ビットのディジタル化で十分であ
る。ドットマトリクス液晶表示体１１の横方向の画素数
に応じてＡＤ変換クロックの周波数は変わってくる。小
型テレビの場合は、通常の家庭用ＴＶ受像機より縦横と
も半分位の画素数とする場合が多いので、その時にはＡ
Ｄ変換クロックは４〜５ＭＨｚのクロックとなる。ＲＧ
Ｂのアナログ出力後にマトリクススイッチング回路を設
け、ＡＤ変換回路を１系統だけ用いる方法は考えられる
が、マトリクススイッチング回路にアナログスイッチが
必要であり、雑音対策上からもＡＤ変換を３系統で行な
った後にマトリックス回路（選択手段）５を用いて映像
信号の並び変えをおこなった本実施例の方が有利であ
る。
動回路を用いてなる液晶カラーテレビの主要構成要素の
ブロック図である。本発明に直接係わらない部分は、省
略したり、簡単に示すにとどめた。図１の１はカラーテ
レビ信号処理回路であり、テレビ電波を受信し、同期信
号分離、色信号処理等を行い、ＲＧＢの３原色信号を発
生するものである。このカラーテレビ信号処理回路の構
成自体は周知の技術である。ＲＧＢの３原色のアナログ
映像信号はＡＤ変換回路２、３、４にそれぞれ接続され
所定のクロックタイミングでディジタル信号に変換され
る。テレビの場合、４ビットのディジタル化で十分であ
る。ドットマトリクス液晶表示体１１の横方向の画素数
に応じてＡＤ変換クロックの周波数は変わってくる。小
型テレビの場合は、通常の家庭用ＴＶ受像機より縦横と
も半分位の画素数とする場合が多いので、その時にはＡ
Ｄ変換クロックは４〜５ＭＨｚのクロックとなる。ＲＧ
Ｂのアナログ出力後にマトリクススイッチング回路を設
け、ＡＤ変換回路を１系統だけ用いる方法は考えられる
が、マトリクススイッチング回路にアナログスイッチが
必要であり、雑音対策上からもＡＤ変換を３系統で行な
った後にマトリックス回路（選択手段）５を用いて映像
信号の並び変えをおこなった本実施例の方が有利であ
る。
【００１０】カラーテレビ信号処理回路１から水平同期
信号、垂直同期信号をうけてコントロール回路６が各種
のタイミング信号を発生する。これには、ＡＤ変換クロ
ック、共通電極駆動回路７の電極選択クロック、交流反
転信号、画素電極回路８〜１０へのデータ書き込みクロ
ック、ラッチパルス、交流反転信号、マトリックス回路
５へのタイミング信号等が含まれる。画素電極駆動回路
８〜１０は、マトリクス回路出力である４ビットのデー
タを所定のタイミングでシリーズにシフトレジスタに読
み込み、共通電極の選択クロックと同期したラッシパル
スでメモリーにデータを映す必要があり、１フレーム分
のデータメモリーを内蔵している。４ビットのデータか
ら１６階調の駆動信号への変換も画素電極駆動回路内で
行なわれる。ドットマトリクス液晶表示体１１は、本発
明の実施例では図２に示すように３重反転マトリックス
構造の画素電極構造を採用した。しかし本質的には３重
マトリクスにこだわらなくてもよい。ただ、カラーテレ
ビのように３原色の配列で信号を配分する場合は、３重
マトリクスが回路処理上容易である。
信号、垂直同期信号をうけてコントロール回路６が各種
のタイミング信号を発生する。これには、ＡＤ変換クロ
ック、共通電極駆動回路７の電極選択クロック、交流反
転信号、画素電極回路８〜１０へのデータ書き込みクロ
ック、ラッチパルス、交流反転信号、マトリックス回路
５へのタイミング信号等が含まれる。画素電極駆動回路
８〜１０は、マトリクス回路出力である４ビットのデー
タを所定のタイミングでシリーズにシフトレジスタに読
み込み、共通電極の選択クロックと同期したラッシパル
スでメモリーにデータを映す必要があり、１フレーム分
のデータメモリーを内蔵している。４ビットのデータか
ら１６階調の駆動信号への変換も画素電極駆動回路内で
行なわれる。ドットマトリクス液晶表示体１１は、本発
明の実施例では図２に示すように３重反転マトリックス
構造の画素電極構造を採用した。しかし本質的には３重
マトリクスにこだわらなくてもよい。ただ、カラーテレ
ビのように３原色の配列で信号を配分する場合は、３重
マトリクスが回路処理上容易である。
【００１１】図２は画素電極の並び方を示したもので、
本発明に用いる液晶表示体における例である。１２〜１
４は引出し電極端子を示しており、端子１２の列と端子
１４の列は段違いとし、接続端子ピッチが等価的に広く
なるように形成されている。端子１２の列は、図で分る
ように第１の水平走査信号からＲＧＢＲＧＢの信号列を
とり出して表示し、さらに第６の水平走査信号ＢＲＧＢ
ＲＧの信号列をとり出して表示するように構成する。従
って、端子１２の列に接続される画素電極駆動回路８へ
の４ビットデータはマトリクス回路内で（１＋６ｎ）水
平走査信号からＲＧＢ列の信号として作られる。ここで
ｎは０又は整数である。画素電極駆動回路９は端子列１
４に接続されるが、この場合、ＢＲＧ又はＲＧＢの信号
列となっている。しかし端子列１３につながれる画素電
極駆動回路１０は、ＧＢＲだけの信号列でよい。ここで
３原色のＲＧＢの並び方は本列にこだわるものではな
く、種々の並べ方があることをことわっておきたい。図
２は画素電極の一部を示したものであり、実際はこの並
び方がくり返され３〜５万画素あるいはそれ以上の画素
数として形成される。各画素電極に対応して、ＲＢＧの
３原色を発生するカラーフィルターが配置される。表示
電極は液晶のオンオフの程度を制御するだけで、実際の
色は背部に置かれた白色のバックライトの光をカラーフ
ィルターを通して見ることとなる。
本発明に用いる液晶表示体における例である。１２〜１
４は引出し電極端子を示しており、端子１２の列と端子
１４の列は段違いとし、接続端子ピッチが等価的に広く
なるように形成されている。端子１２の列は、図で分る
ように第１の水平走査信号からＲＧＢＲＧＢの信号列を
とり出して表示し、さらに第６の水平走査信号ＢＲＧＢ
ＲＧの信号列をとり出して表示するように構成する。従
って、端子１２の列に接続される画素電極駆動回路８へ
の４ビットデータはマトリクス回路内で（１＋６ｎ）水
平走査信号からＲＧＢ列の信号として作られる。ここで
ｎは０又は整数である。画素電極駆動回路９は端子列１
４に接続されるが、この場合、ＢＲＧ又はＲＧＢの信号
列となっている。しかし端子列１３につながれる画素電
極駆動回路１０は、ＧＢＲだけの信号列でよい。ここで
３原色のＲＧＢの並び方は本列にこだわるものではな
く、種々の並べ方があることをことわっておきたい。図
２は画素電極の一部を示したものであり、実際はこの並
び方がくり返され３〜５万画素あるいはそれ以上の画素
数として形成される。各画素電極に対応して、ＲＢＧの
３原色を発生するカラーフィルターが配置される。表示
電極は液晶のオンオフの程度を制御するだけで、実際の
色は背部に置かれた白色のバックライトの光をカラーフ
ィルターを通して見ることとなる。
【００１２】図３は、マトリクス回路（選択手段）の構
成の一部のロジック図であり、画素電極駆動回路８への
供給データの製作回路を示す。１５は６分割回路であ
り、端子１６には水平同期信号が入り、６ｎ＋１、６ｎ
＋２、６ｎ＋３、６ｎ＋４、６ｎ＋５、６ｎ＋６の６つ
の水平走査期間が判別できるように形成する。即ち、第
１の水平同期信号が入ると出力１が高レベルとなり他出
力は低レベル、第２の水平同期信号が入ると、出力２が
高レベルとなり、他出力は低レベルとなる如くに形成す
る。１７はＡＤ変換クロックを３分割する回路で入力１
８にはＡＤ変換クロックを入れる。このクロックは、画
素電極駆動回路へのデータ読み込みのクロックと同じ周
期である。これはＲＧＢ等のカラー信号の並びかえに用
いる。１９はアンド回路記号、２０はオア回路記号であ
る。Ｒ1 〜Ｒ8 は赤の信号をうけたＡＤ変換回路２の出
力、Ｇ1 〜Ｇ8 は同じく、ＡＤ変換回路３の出力、Ｂ1
〜Ｂ8 はＡＤ変換回路４の出力である。これによって、
画素電極駆動回路８への入力Ｄ1 〜Ｄ8 には、６ｎ＋１
の水平走査期間にＲＧＢＲＧＢの信号列、６ｎ＋６の水
平走査期間にＢＲＧＢＲＧの信号列が発生する。同様の
手法で他の信号列も形成することができる。共通電極の
駆動信号は本例では、３水平走査期間ごとに切換ること
になるので、図３の３分割回路１７の出力ａを利用して
クロックを形成することができる。
成の一部のロジック図であり、画素電極駆動回路８への
供給データの製作回路を示す。１５は６分割回路であ
り、端子１６には水平同期信号が入り、６ｎ＋１、６ｎ
＋２、６ｎ＋３、６ｎ＋４、６ｎ＋５、６ｎ＋６の６つ
の水平走査期間が判別できるように形成する。即ち、第
１の水平同期信号が入ると出力１が高レベルとなり他出
力は低レベル、第２の水平同期信号が入ると、出力２が
高レベルとなり、他出力は低レベルとなる如くに形成す
る。１７はＡＤ変換クロックを３分割する回路で入力１
８にはＡＤ変換クロックを入れる。このクロックは、画
素電極駆動回路へのデータ読み込みのクロックと同じ周
期である。これはＲＧＢ等のカラー信号の並びかえに用
いる。１９はアンド回路記号、２０はオア回路記号であ
る。Ｒ1 〜Ｒ8 は赤の信号をうけたＡＤ変換回路２の出
力、Ｇ1 〜Ｇ8 は同じく、ＡＤ変換回路３の出力、Ｂ1
〜Ｂ8 はＡＤ変換回路４の出力である。これによって、
画素電極駆動回路８への入力Ｄ1 〜Ｄ8 には、６ｎ＋１
の水平走査期間にＲＧＢＲＧＢの信号列、６ｎ＋６の水
平走査期間にＢＲＧＢＲＧの信号列が発生する。同様の
手法で他の信号列も形成することができる。共通電極の
駆動信号は本例では、３水平走査期間ごとに切換ること
になるので、図３の３分割回路１７の出力ａを利用して
クロックを形成することができる。
【００１３】
【発明の効果】以上述べた如く、本発明によれば以下に
述べる効果を奏することができる。
述べる効果を奏することができる。
【００１４】ａ）アナログ映像信号の状態で選択出力す
ると、スイッチングにより重畳され、変化したアナログ
レベルがそのままノイズとして表示されてしまうが、そ
のレベル変動ノイズはデジタル信号の二値を識別する上
では影響ないのであって、本発明では、デジタル映像信
号の状態で選択出力する構成であるので、３原色の映像
信号を選択出力する際のレベル変動ノイズの影響をほと
んど受けにくい。 ｂ）映像信号をデジタル信号の形で選択するので、選択
手段のデジタル回路を構成するデジタルスイッチ素子の
サイズは小さくすることができ、小さなデジタルスイッ
チ素子においてはアナログスイッチよりレベル変動や寄
生容量が低減されるので、ノイズの発生が小さくなる。
ると、スイッチングにより重畳され、変化したアナログ
レベルがそのままノイズとして表示されてしまうが、そ
のレベル変動ノイズはデジタル信号の二値を識別する上
では影響ないのであって、本発明では、デジタル映像信
号の状態で選択出力する構成であるので、３原色の映像
信号を選択出力する際のレベル変動ノイズの影響をほと
んど受けにくい。 ｂ）映像信号をデジタル信号の形で選択するので、選択
手段のデジタル回路を構成するデジタルスイッチ素子の
サイズは小さくすることができ、小さなデジタルスイッ
チ素子においてはアナログスイッチよりレベル変動や寄
生容量が低減されるので、ノイズの発生が小さくなる。
【００１５】ｃ）デジタル信号を入出力するデジタル回
路によりデジタル映像信号を選択するので、アナログス
イッチの如き大きなサイズとはならず、回路が集積化で
き、それにより選択手段が小型化できる。
路によりデジタル映像信号を選択するので、アナログス
イッチの如き大きなサイズとはならず、回路が集積化で
き、それにより選択手段が小型化できる。
【００１６】ｄ）マトリクス液晶表示体の画素に対応付
けられた原色の配列の繰り返し数を、水平走査期間とＡ
Ｄ変換手段における変換タイミングクロックの計数値と
して設定し、この計数出力の論理に基づきＡＤ変換され
た３原色のデジタル映像信号を選択しているので、非常
に簡単な回路構成でタイミングずれを発生させない選択
手段のデジタル回路を構成できる。また、選択手段を全
てデジタル回路化できるので、より一層ノイズの影響を
受けにくくなる。
けられた原色の配列の繰り返し数を、水平走査期間とＡ
Ｄ変換手段における変換タイミングクロックの計数値と
して設定し、この計数出力の論理に基づきＡＤ変換され
た３原色のデジタル映像信号を選択しているので、非常
に簡単な回路構成でタイミングずれを発生させない選択
手段のデジタル回路を構成できる。また、選択手段を全
てデジタル回路化できるので、より一層ノイズの影響を
受けにくくなる。
【００１７】以上、本発明によれば、複数個の水平走査
期間を繰り返し計数してなる計数出力と、ＡＤ変換手段
における変換タイミングを示す複数個のクロックを繰り
返し計数してなる計数出力との論理に基づき、選択手段
のデジタル回路においてデジタル映像信号の状態で３原
色の映像信号を選択出力するので、映像信号に与えるノ
イズの影響を小さくでき、映像信号のＳ／Ｎ比を向上し
て、ノイズの混入が少ない高画質の映像を得ることがで
きる。
期間を繰り返し計数してなる計数出力と、ＡＤ変換手段
における変換タイミングを示す複数個のクロックを繰り
返し計数してなる計数出力との論理に基づき、選択手段
のデジタル回路においてデジタル映像信号の状態で３原
色の映像信号を選択出力するので、映像信号に与えるノ
イズの影響を小さくでき、映像信号のＳ／Ｎ比を向上し
て、ノイズの混入が少ない高画質の映像を得ることがで
きる。
【図１】本発明のマトリクス液晶表示体の駆動回路を用
いた液晶カラーテレビの主要構成要素のブロッック図で
ある。
いた液晶カラーテレビの主要構成要素のブロッック図で
ある。
【図２】画素電極の並び方の一部を示す図である。
【図３】マトリクス回路の構成の一部のロジック図であ
る。
る。
１ カラーテレビ信号処理回路 ２〜４ ＡＤ変換回路 ５ マトリクス回路 ６ コントロール回路 ７ 共通電極駆動回路 ８〜１０ 画素電極駆動回路 １１ ドットマトリクス液晶表示体 １２〜１４ 画素電極の引出し端子部 １５ ６分割回路 １７ ３分割回路 １９ アンド回路記号 ２０ オア回路記号
Claims (4)
- 【請求項１】３原色が対応付けられた画素がマトリクス
配列され、該画素への３原色の対応付けが列方向にＮ行
（Ｎは複数）を単位に繰り返され、且つ行方向にＭ列
（Ｍは複数）を単位に繰り返されてなるマトリクス液晶
表示体の駆動回路であって、 ３原色のアナログ映像信号を出力する信号処理手段と、
前記３原色のアナログ映像信号を３原色のデジタル映像
信号に各々変換する３系列のＡＤ変換手段と、前記マト
リクス液晶表示体の画素に対応付けられた３原色の配列
順序に応じて、前記ＡＤ変換手段の出力する前記デジタ
ル映像信号を選択出力する選択手段と、該選択手段から
出力された前記デジタル映像信号に応じた駆動信号を前
記マトリクス液晶表示体の各列の画素に出力する駆動手
段を備え、 前記選択手段は、Ｎ個の水平走査期間を繰り返し計数し
てなる計数出力と、前記ＡＤ変換手段の変換タイミング
を示すクロックＭ個を繰り返し計数してなる計数出力と
の論理に基づき、前記マトリクス液晶表示体の画素配列
の単位となるＮ行の各行において単位となるＭ個の原色
のデジタル映像信号を、前記３系列のＡＤ変換手段から
繰り返し選択出力するデジタル回路であることを特徴と
するマトリクス液晶表示体の駆動回路。 - 【請求項２】前記選択手段は、３原色の６通りの順列か
ら選んだ１つをＡＢＣとする時、第１の前記水平走査期
間にはＡＢＣ、第２の前記水平走査期間にはＢＣＡ、第
３の前記水平走査期間にはＣＡＢの順序で繰り返し選択
出力してなることを特徴とする特許請求の範囲第１項記
載のマトリクス液晶表示体の駆動回路。 - 【請求項３】３原色が対応付けられた画素がマトリクス
配列され、該画素への３原色の対応付けが列方向にＮ行
（Ｎは複数）を単位に繰り返され、且つ行方向にＭ列
（Ｍは複数）を単位に繰り返されてなるマトリクス液晶
表示体と、３原色のアナログ映像信号を出力する信号処
理手段と、前記３原色のアナログ映像信号を３原色のデ
ジタル映像信号に各々変換する３系列のＡＤ変換手段
と、前記マトリクス液晶表示体の画素に対応付けられた
３原色の配列順序に応じて、前記ＡＤ変換手段の出力す
る前記デジタル映像信号を選択出力する選択手段と、該
選択手段から出力された前記デジタル映像信号に応じた
駆動信号を前記マトリクス液晶表示体の各列の画素に出
力する駆動手段とを備え、 前記選択手段は、Ｎ個の水平走査期間を繰り返し計数し
てなる計数出力と、前記ＡＤ変換手段における変換タイ
ミングを示すクロックＭ個を繰り返し計数してなる計数
出力との論理に基づき、前記マトリクス液晶表示体の画
素配列の単位となるＮ行の各行において単位となるＭ個
の原色のデジタル映像信号を、前記３系列のＡＤ変換手
段から繰り返し選択出力するデジタル回路であることを
特徴とする液晶表示カラーテレビ。 - 【請求項４】前記選択手段は、３原色の６通りの順列か
ら選んだ１つをＡＢＣとするとき、第１の前記水平走査
期間にはＡＢＣ、第２の前記水平走査期間にはＢＣＡ、
第３の前記水平走査期間にはＣＡＢの順序で繰り返し選
択出力してなることを特徴とする特許請求の範囲第３項
記載の液晶表示カラーテレビ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197510A JP2537749B2 (ja) | 1993-08-09 | 1993-08-09 | マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197510A JP2537749B2 (ja) | 1993-08-09 | 1993-08-09 | マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58072632A Division JPH0817494B2 (ja) | 1983-04-25 | 1983-04-25 | マトリクス液晶表示体の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06343177A JPH06343177A (ja) | 1994-12-13 |
| JP2537749B2 true JP2537749B2 (ja) | 1996-09-25 |
Family
ID=16375675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197510A Expired - Lifetime JP2537749B2 (ja) | 1993-08-09 | 1993-08-09 | マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537749B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100296961B1 (ko) | 1998-04-22 | 2001-10-25 | 박종섭 | 액정표시소자의 색상조정회로 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5547792A (en) * | 1978-09-30 | 1980-04-04 | Hitachi Ltd | Chroma circuit |
| JPS57200091A (en) * | 1981-06-03 | 1982-12-08 | Hitachi Ltd | Matrix display unit |
-
1993
- 1993-08-09 JP JP5197510A patent/JP2537749B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06343177A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6239781B1 (en) | Gray-scale signal generating circuit and liquid crystal display | |
| US4822142A (en) | Planar display device | |
| US5010413A (en) | Method and apparatus for displaying an enlarged image on multiple monitors to form a composite image | |
| KR100318698B1 (ko) | 액티브매트릭스표시장치 | |
| US6700560B2 (en) | Liquid crystal display device | |
| GB2139395A (en) | Television receiver with liquid crystal matrix display panel | |
| US5298912A (en) | Multi-tone display device | |
| JPS63253984A (ja) | マトリクス型カラー表示装置 | |
| KR20030078786A (ko) | 화상 표시 방법 및 화상 표시 장치 | |
| US5600344A (en) | Liquid crystal display | |
| JPH07507158A (ja) | 様々なグレーレベルの表示用プロセス及びこのプロセスを遂行するシステム | |
| US5189407A (en) | Multi-color display system | |
| US6064361A (en) | Method of driving LCD | |
| EP0273995A1 (en) | Planar display device | |
| JP2537749B2 (ja) | マトリクス液晶表示体の駆動回路及び液晶表示カラ―テレビ | |
| JPS6253989B2 (ja) | ||
| JPH0817494B2 (ja) | マトリクス液晶表示体の駆動回路 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| US7394494B2 (en) | Sub-sampling apparatus and method and image sensor employing the same | |
| JP2569594B2 (ja) | カラー画像表示回路 | |
| JPS6253990B2 (ja) | ||
| JPH10503351A (ja) | ライン数変換手段付き画像表示装置 | |
| KR100819501B1 (ko) | 더블스캔 방식의 보간 주사방식에 의해 해상도를 향상시킨전광판 시스템 | |
| JP3548666B2 (ja) | 液晶コントローラおよび液晶表示装置 |