JPS59197919A - Collision preventing system - Google Patents

Collision preventing system

Info

Publication number
JPS59197919A
JPS59197919A JP7246183A JP7246183A JPS59197919A JP S59197919 A JPS59197919 A JP S59197919A JP 7246183 A JP7246183 A JP 7246183A JP 7246183 A JP7246183 A JP 7246183A JP S59197919 A JPS59197919 A JP S59197919A
Authority
JP
Japan
Prior art keywords
input
initial selection
output
microprocessor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7246183A
Other languages
Japanese (ja)
Other versions
JPH0443306B2 (en
Inventor
Masami Wakabayashi
正美 若林
Kazuhiko Momoi
百井 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7246183A priority Critical patent/JPS59197919A/en
Publication of JPS59197919A publication Critical patent/JPS59197919A/en
Publication of JPH0443306B2 publication Critical patent/JPH0443306B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To inhibit a delayed signal so as to make control of an input interface easier, by installing a logical means which prevents initial selection from a data channel device and asynchronous status report from a processor from colliding against each other. CONSTITUTION:An MPU1, ROM2, RAM3, plural peripheral devices 5, and a channel interface controlling section 4 connected with a data channel device DCH are connected with the data bus 6 of an input-output controlling device. An FF10 which is set by means of initial selection from the device DCH, gates 7 and 8 consisting an MPU lead, and FF9 which inputs an asynchronous signal RPASY from the MPU1 and the output of the gate 8 are installed to the controlling section 4. At the controlling section 4, collision between the initial selection from the device DCH and the signal RPASY from the MPU1 is prevented and either one of them, which is delayed than the other, is inhibited. Thus the control of an input interface is made easier.

Description

【発明の詳細な説明】 +a)発明の技術分野 本発明はマイクロプロセンサーによって制御される入出
力制御装置のチャネルインタフェース制御部における、
入出力装置からの非同期ステータス報告とデータチャネ
ル装置からの入出力装置に対するイニシャルセレクショ
ンとの衝突を防止する方式に関す。
Detailed Description of the Invention +a) Technical Field of the Invention The present invention relates to a channel interface control section of an input/output control device controlled by a microprocessor sensor.
This invention relates to a method for preventing a collision between an asynchronous status report from an input/output device and an initial selection for the input/output device from a data channel device.

(b)  技術の背景 最近のデータ処理装置の大型化に伴う入出力装置の数の
増大化と、マイクロプロセッサ−の本格的導入動向によ
る各種装置への応用化に伴い、入出力制御装置への応用
が考えられるようになり、入出力制御装置におけるデー
タチャネル装置と入出力装置とのインタフェース制御に
新しい展開が必要になってきた。
(b) Background of the technology With the recent increase in the number of input/output devices due to the increase in the size of data processing devices and the application to various devices due to the trend of full-scale introduction of microprocessors, the need for input/output control devices has increased. As applications have become more conceivable, new developments have become necessary in the interface control between the data channel device and the input/output device in the input/output control device.

(C1従来技術と問題点 従来、よく知られている入出力制御装置は布線論理によ
って制御されていたこと、及び接続される入出力装置の
数も少なかったことから、データチャネル装置からのイ
ニシャルセレクション(コマンドアドレス語(CAW 
5フエツチ、チャネルコマンド語(CCW )フェッチ
完了後の起動シーケンスにおける、入出力制御装置との
信号授受〕と入出力装置からの非同期ステータス報告(
入出力装置からの各種起動信号)との衝突は余4り問題
とはならなかった。即ち、布線論理による優先処理と、
応答確認方式をベースとした入出力インタフェース信号
の授受で対処できた。
(C1 Prior Art and Problems Conventionally, well-known input/output control devices were controlled by wiring logic, and the number of connected input/output devices was small. Selection (Command Address Word (CAW)
5 fetch, signal exchange with the input/output control device in the startup sequence after completion of channel command word (CCW) fetch] and asynchronous status report from the input/output device (
Collisions with various activation signals from input/output devices did not pose any problems. In other words, priority processing based on wiring logic,
This could be handled by sending and receiving input/output interface signals based on the response confirmation method.

然し、最近のデータ処理装置の大型化に伴い、入出力装
置の数が増加してきたこと、及び入出力制御装置をマイ
クロプロセッサ−で制御する様になって、前記相互の信
号の衝突処理が問題となる様になってきた。即ち、入出
力装置からのステータス報告が多数の入出力装置によっ
て、同時に行われること、及び入出力制御装置がデータ
チャネル装置とは独立に動作するマイクロプロセッサ−
で制御される為、入出力装置からの非同期ステータス信
号がマイクロプロセンサーで同期化せれていても、本質
的にはマイクロプロセンサーとデータチャネル装置との
同期ずれが残る問題があった。
However, with the recent increase in the size of data processing devices, the number of input/output devices has increased, and the input/output control devices have come to be controlled by microprocessors, causing problems in handling the collision of mutual signals. It's starting to look like this. That is, status reporting from input/output devices is performed simultaneously by a large number of input/output devices, and the input/output control device is a microprocessor that operates independently of the data channel device.
Therefore, even if the asynchronous status signals from the input/output devices are synchronized with the microprocessor sensor, there is essentially a problem that the microprocessor sensor and the data channel device remain out of synchronization.

fd)  発明の目的 本発明は上記従来の欠点に鑑み、マイクロプロセンサー
によって制御される入出力制御装置において、マイクロ
プロセンサーからの非同期ステータス報告とデータチャ
ネル装置からのイニシャルセレクションとの衝突を防止
する方式を提供することを目的とする。
fd) Purpose of the Invention In view of the above-mentioned conventional drawbacks, the present invention provides an input/output control device controlled by a microprocessor sensor to prevent collision between an asynchronous status report from a microprocessor sensor and an initial selection from a data channel device. The purpose is to provide a method.

+81  発明の構成 そしてこの目的は、本発明によればマイクロプロセンサ
ーによって制御される入出力制御装置において、データ
チャネル装置との間に設けられたチャネルインタフェー
ス制御部に、前記マイクロプロセンサーからデータバス
を通して送られてくる入出力装置の非同期ステータス報
告と、データチャネル装置からのイニシャルセレクショ
ンと・の衝突を防止する論理手段を設け、前記マイクロ
プロセッサ−からの非同期ステータス報告が早い場合は
、前記データチャネル装置からのイニシャルセレクショ
ンに対してコントロールビジーを報告して、前記非同期
ステータス報告を優先し、前記データチャネル装置から
のイニシャルセレクションが早い場合は、入出力インタ
フェース信号の1つであるアドレスアウト信号、セレク
トアラトイ「号を受信した時点で、イニシャ□ルセレク
ションビットをオンとして、前記衝突防止手段に入力し
、前記マイクロプロセンサーからの非同期ステータス報
告を抑止するように制御する方式を提供することによっ
て達成される。
+81 Structure and object of the invention According to the present invention, in an input/output control device controlled by a microprocessor sensor, a channel interface control section provided between the microprocessor sensor and a data bus logical means are provided to prevent a collision between an asynchronous status report of an input/output device sent through the microprocessor and an initial selection from a data channel device; Control busy is reported for the initial selection from the device to give priority to the asynchronous status report, and if the initial selection from the data channel device is early, the address out signal, which is one of the input/output interface signals, is This is achieved by providing a control method in which the initial selection bit is turned on and inputted to the collision prevention means at the time when the ARATOI signal is received, and the asynchronous status report from the microprocessor is suppressed. be done.

ffl  発明の実施例 以下本発明を図面によって詳述する。第1図が本発明に
関連するマイクロプロセッサ−によって制御される入出
力制御装置をブロック図で示したもので、1がマイクロ
プロセンサー(以下MPυという)、2が読み取り専用
メモリ (ROM ) 、 3がランダムアクセスメモ
リ (RAM ) 、 4が本発明の主眼となる衝突防
止手段を組み込んであるチャネルインタフェース制御部
、5が周辺装置(以下PUという)、6がデータバスで
ある。従って、いわゆる入出力制御装置の範鴫に入る部
分はPU 5を除いたものとなる。
ffl Embodiments of the Invention The present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing an input/output control device controlled by a microprocessor related to the present invention, where 1 is a microprocessor (hereinafter referred to as MPυ), 2 is a read-only memory (ROM), and 3 is a microprocessor-controlled input/output control device. 4 is a random access memory (RAM), 4 is a channel interface control unit incorporating collision prevention means, which is the main focus of the present invention, 5 is a peripheral device (hereinafter referred to as PU), and 6 is a data bus. Therefore, the parts that fall under the category of so-called input/output control devices are those other than the PU 5.

この入出力制御装置においては、MPU 1がデータバ
ス6を通して、読み取り専用メモリ (ROM )2よ
りマイクロ命令を読み出し、そのマイクロプログラムに
よって、PU5及びチャネルインタフェース制御部4か
ら入ってくる各種データを読み取り、データバス6を通
してランダムアクセスメモリ (RAM ) 3に一旦
蓄積して、所望の入出力制御を行うようにしている。
In this input/output control device, an MPU 1 reads microinstructions from a read-only memory (ROM) 2 through a data bus 6, and uses the microprogram to read various data coming from a PU 5 and a channel interface control unit 4. The data is temporarily stored in a random access memory (RAM) 3 via a data bus 6 to perform desired input/output control.

本発明は、チャネルインタフェース制御部4に接続され
ているデータチャネル装置(DCH)からの のイニシャルセレクションと、PU5から′非同期ステ
ータス情報をMPU 1が処理してチャネルインタフェ
ース制御部4に送出する非同期ステータス報告との衝突
を防止する回路構成に主眼があり、チャネルインタフェ
ース制御部4に設けられている。
The present invention provides initial selection from a data channel device (DCH) connected to the channel interface control unit 4 and asynchronous status information from the PU 5 that is processed by the MPU 1 and sent to the channel interface control unit 4. The main focus is on a circuit configuration that prevents collisions with reports, and is provided in the channel interface control section 4.

第2図がその具体的な構成の1例であって、7ツブであ
る。
FIG. 2 shows an example of its specific configuration, which has seven tubes.

第1図を参照しながら本図における論理動作を説明する
と、DCHからのイニシャルセレクションの起動がある
と、先ずチャネルインタフェース制御部4のクロックに
よって、イニシャルセレクションビット(SELTD 
) 10がセットされる。これをMPLI 1が読み取
ると、その読み取り信号1?EADが論理積回路8に入
力され、前記イニシャルセレクションビット(SBLT
D ) 10を否定回路7によって反転した出力信号と
論理積をとることになり、結果的にはフリップフロップ
9はセントされず、フリップフロップ9の出力信号であ
るPASY信号(MPU1が処理すべき入出力装置から
のステータス情報を既に持っており、DCHからのイニ
シャルセレクション起動を抑止する為の信号)はオフの
ままとなる。
To explain the logical operation in this figure with reference to FIG. 1, when the initial selection is activated from the DCH, the initial selection bit (SELTD
) 10 is set. When MPLI 1 reads this, the read signal 1? EAD is input to the AND circuit 8, and the initial selection bit (SBLT
D) 10 is ANDed with the output signal inverted by the NOT circuit 7, and as a result, the flip-flop 9 is not sent, and the output signal of the flip-flop 9, the PASY signal (the input signal to be processed by the MPU 1), is It already has status information from the output device, and the signal for inhibiting initial selection activation from the DCH remains off.

若し、MPU 1がこのイニシャルセレクションピッ)
 (SELTD ) 10信号を読み取った時、該信号
がオンとなっていないと、否定回路7の出力は論理“1
”となっているので、論理積回路8でMPU 1からの
読み取り信号READとの論理積がとれて、フリップフ
ロップ9がセットされ、前記PASY信号がオンとなる
If MPU 1 is this initial selection pin)
(SELTD) When reading the 10 signal, if the signal is not on, the output of the inverter 7 is logic “1”.
”, the AND circuit 8 performs an AND with the read signal READ from the MPU 1, sets the flip-flop 9, and turns on the PASY signal.

本発明は、チャネルインタフェース制御部4に設けられ
た衝突防止回路における上記PASY信号を、マイクロ
プログラムでオンとするかどうかによって、DC)lか
らのイニシャルセレクションを優先するか、MPU1か
らの非同期ステータス報告を優先するかを決めるもので
ある。
The present invention prioritizes the initial selection from DC) or the asynchronous status report from MPU 1, depending on whether the above-mentioned PASY signal in the collision prevention circuit provided in channel interface control section 4 is turned on by a microprogram. It is for deciding whether to give priority to

第3図がチャネルインタフェース制御部4における入出
力インタフェース信号の主要信号についてタイムチャー
トで示したもので、DCHからのイニシャルセレクショ
ンが早い場合を(イ)で示し、MPU 1からの非同期
ステータス報告が早い場合を(ロ)で示している。
Figure 3 shows a time chart of the main input/output interface signals in the channel interface control unit 4. (A) indicates the case where the initial selection from the DCH is early, and the asynchronous status report from the MPU 1 is early. Cases are shown in (b).

図において、■がDC)lにおけるコマンドアドレス語
(CAW )フェッチを示し、■が上記コマンドアドレ
ス語(CAW )によるチャネルコマンド梧(C(W 
)フェッチを示し、■が本発明に関連するイニシャルセ
レクションを示している。
In the figure, ■ indicates the command address word (CAW) fetch in DC)l, and ■ indicates the channel command (C(W)) fetch by the command address word (CAW).
) indicates a fetch, and ■ indicates an initial selection related to the present invention.

■のイニシャルセレクション動作において、アドレスア
ウト(ADO) 、セレクトアウト(SLO)。
In the initial selection operation (2), address out (ADO) and select out (SLO).

オペレージコンナルイン(OPI ) 、アドレスイン
(ADI ) 、コマンドアウト(CMO) 、ステー
タスイン(STI ) 、サービスアウト(SVO) 
、バスアウト(BO) 、バスイン(Bl)の各信号の
タイミング関係については、公知の入出力インタフェー
スに従って動作しているので、ここでは特に説明しない
が、本発明の主眼であるイニシャルセレクションビット
(SELTD )10と前述のPASY信号の動作につ
いてみると、(イ)はDCHからのイニシャルセレクシ
ョンが早い場合で、アドレスアウト(ADO)とセレク
トアウト(SLO)を受信すると、先ずイニシャルセレ
クションビット(SELTD ) 10をオンとする。
Operational In (OPI), Address In (ADI), Command Out (CMO), Status In (STI), Service Out (SVO)
, bus out (BO), and bus in (Bl) are operated according to a known input/output interface, so they will not be particularly explained here. ) 10 and the operation of the above-mentioned PASY signal, (a) is a case where the initial selection from DCH is early, and when address out (ADO) and select out (SLO) are received, the initial selection bit (SELTD) 10 Turn on.

MPU 1におけるマイクロプログラムは入出力装置の
非同期ステータス報告を行う前に、必ずこのイニシャル
セレクションビット(SI!LTD)10信号の有無の
チェックを行い、イニシャルセレクションビット(SE
LTD )10がオンの場合は、第2図で説明した論理
でPASY信号は出力されないので、肝υ1のマイクロ
プログラムによる非同期ステータス報告を抑止すること
ができる。
The microprogram in MPU 1 always checks the presence or absence of this initial selection bit (SI!LTD) 10 signal before reporting the asynchronous status of the input/output device, and
LTD ) 10 is on, the PASY signal is not output according to the logic explained in FIG. 2, so asynchronous status reporting by the main microprogram υ1 can be suppressed.

このイニシャルセレクションビット (SELTD )
lOは、チャネルインタフェース−御部4がDCHより
コマンドアウト(CMO)信号と共にバスアウト(BO
)線に送出されたコマンドをMPUに処理させる為に、
MPUに対して割り込みを掛け、MPUがこのコマンド
割り込みの処理を終わった時にリセットする様に制御さ
れる。
This initial selection bit (SELTD)
lO is the channel interface control unit 4 that receives the command out (CMO) signal and bus out (BO) from the DCH.
) In order to have the MPU process the command sent to the line,
It is controlled to issue an interrupt to the MPU and reset when the MPU finishes processing this command interrupt.

(ロ)はMPUのマイクロプログラムからの非同期ステ
ータス報告が早い場合で、マイクロプログラムがイニシ
ャルセレクションビット(SELTD )10をリード
した時、この信号がオフであるときに限り、第2図で説
明した論理に従って、PASY信号がオンとなり、この
時点でDCHからイニシャルセレクションがあった場合
、チャネルインタフェース制御部4はDCHに対してコ
ントロールビジーを報告〔具体的には、チャネルインタ
フェース制御部4において、ハードウェアによってステ
ータスイン(STI )信号を報告させる〕してDCH
からの。
(b) is a case where the asynchronous status report from the MPU microprogram is early, and when the microprogram reads initial selection bit (SELTD) 10, only when this signal is off, the logic explained in Figure 2 is applied. Accordingly, if the PASY signal is turned on and there is an initial selection from the DCH at this point, the channel interface control unit 4 reports control busy to the DCH [Specifically, in the channel interface control unit 4, the hardware Status In (STI) signal is reported] and the DCH
from.

イニシャルセレクションをキヤ、ンセルする様に制御さ
れる。このPASY信号は、MPUのマイクロプログラ
ムで非同期ステータス報告をチャネルインタフェース制
御部4を通してDCHに送り、関連する処理を終了した
所でRPASYをチャネルインタフェース制御部4に送
り、リセットするように制御される。
Controlled to cancel the initial selection. This PASY signal is controlled by the microprogram of the MPU so that an asynchronous status report is sent to the DCH through the channel interface control section 4, and when the related processing is completed, an RPASY is sent to the channel interface control section 4 for resetting.

(g>発明の効果 以上詳細に説明したように、本廃明によればマイクロプ
ロセンサーによって制御される入出力制御装置のチャネ
ルインタフェース制御部において、データチャネル装置
からのイニシャルセレクションとマイクロブ、ロセソサ
ーからの非同期ステータス報告との衝突を防止する論理
手段を設けることによって、いづれか一方が早ければ他
方の信号を抑止する様に制御されるので、最近の様に入
出力・装置の数が多(、データチャネル装置とは異なる
クロックで動作するマイクロプロセンサーによっても容
易に入出力インタフェースの制御ができる効果がある。
(g> Effects of the Invention As explained in detail above, according to the present invention, in the channel interface control section of the input/output control device controlled by the microprocessor, initial selection from the data channel device, microb, and processor By providing logic means to prevent collisions with asynchronous status reporting of the The microprocessor sensor, which operates with a clock different from that of the channel device, also has the effect of easily controlling the input/output interface.

【図面の簡単な説明】[Brief explanation of drawings]

第1図ばマイクロプロセンサーによって制御される入出
力制御装置をブロック図で示した図、第2図は本発明の
主眼である衝突防止回路の1実施例を示した図、第3図
°は本発明を実施した場合の入出力インタフェース信号
のタイムチャート図である。 図面において、1はマイクロプロセッサ−12は読み取
り専用メモリ (ROM ) 、 3はランダムアクセ
スメモーリ (RAM )、 4はチャネルインクフェ
ース制御部、5ば周辺装置、6はデータバスl5ELT
Dはイニシャルセレクションビット、 PASYはデー
タチャネル装置からのイニシャルセレクションを抑止す
る信号、をそれぞれ示す。 寥 1 回 A5γ 率 2  図 拳 3 図
Figure 1 is a block diagram showing an input/output control device controlled by a micropro sensor, Figure 2 is a diagram showing one embodiment of a collision prevention circuit, which is the main focus of the present invention, and Figure 3 is a block diagram of an input/output control device controlled by a microprocessor sensor. FIG. 3 is a time chart diagram of input/output interface signals when the present invention is implemented. In the drawing, 1 is a microprocessor, 12 is a read-only memory (ROM), 3 is a random access memory (RAM), 4 is a channel interface control unit, 5 is a peripheral device, and 6 is a data bus 15ELT.
D indicates an initial selection bit, and PASY indicates a signal for inhibiting initial selection from the data channel device.寥 1 time A5γ rate 2 figure fist 3 figure

Claims (1)

【特許請求の範囲】[Claims] マイクロプロセッサ−によって制御される入出力制御装
置において、データチャネル装置との間に設けられたチ
ャネルインタフェース制御部に、前記マイクロプロセン
サーからデータバスを通して送られてくる入出力装置の
非同期ステータス報告と、データチャネル装置からのイ
ニシャルセレクションとの衝突を防止する論理手段を設
け、前記マイクロプロセンサーからの非同期ステータス
報告が早い場合は、前記データチャネル装置からのイニ
シャルセレクションに対してコントロールビジーを報告
して、前記非同期ステータス報告を優先し、前記データ
チャネル装置からのイニシャルセレクションが早い場合
は、入出力インタフェース信号の1つであるアドレスア
ウト信号、セレクトアウト信号を受信した時点で、イニ
シャルセレクションビットをオンとして、前記衝突防止
手段に入力し、前記マイクロプロセンサーからの非同期
ステータス報告を抑止するように制御することを特徴と
する衝突防止方式。
In an input/output control device controlled by a microprocessor, an asynchronous status report of the input/output device sent from the microprocessor through a data bus to a channel interface control unit provided between the microprocessor and the data channel device; providing logic means for preventing a collision with an initial selection from a data channel device, and reporting a control busy for the initial selection from the data channel device if the asynchronous status report from the microprocessor sensor is early; If the asynchronous status report is given priority and the initial selection from the data channel device is early, an initial selection bit is turned on at the time of receiving an address out signal and a select out signal, which are one of the input/output interface signals, A collision prevention method, characterized in that the collision prevention method is controlled by inputting information to the collision prevention means to suppress an asynchronous status report from the microprocessor sensor.
JP7246183A 1983-04-25 1983-04-25 Collision preventing system Granted JPS59197919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7246183A JPS59197919A (en) 1983-04-25 1983-04-25 Collision preventing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7246183A JPS59197919A (en) 1983-04-25 1983-04-25 Collision preventing system

Publications (2)

Publication Number Publication Date
JPS59197919A true JPS59197919A (en) 1984-11-09
JPH0443306B2 JPH0443306B2 (en) 1992-07-16

Family

ID=13489959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7246183A Granted JPS59197919A (en) 1983-04-25 1983-04-25 Collision preventing system

Country Status (1)

Country Link
JP (1) JPS59197919A (en)

Also Published As

Publication number Publication date
JPH0443306B2 (en) 1992-07-16

Similar Documents

Publication Publication Date Title
US4218739A (en) Data processing interrupt apparatus having selective suppression control
US4890219A (en) Mode conversion of computer commands
JP2634130B2 (en) Method and computer system for controlling use of a bus
JPS6242306B2 (en)
JPS59197919A (en) Collision preventing system
US4802087A (en) Multiprocessor level change synchronization apparatus
JPS5821736B2 (en) Memory control method
JPH023217B2 (en)
JPS5922145A (en) Interruption control system
JP2781999B2 (en) Startup method of common data channel device in multiprocessor system
JPS6048792B2 (en) Control signal collision prevention circuit
JPS58115521A (en) Bus controlling system
JPS5932809B2 (en) DMA channel bus usage control method
JPS6214866B2 (en)
JPH0693226B2 (en) Interrupt reporting device
JPH04215152A (en) Memory write protect controller
JPS61198355A (en) Multi-processor system
JPH0736820A (en) I/o controller
JPH0533414B2 (en)
JPS62190953A (en) Control circuit for communication control unit of communication control equipment
JPS6394356A (en) Interruption processing control system
JPS6310464B2 (en)
JPH08221279A (en) External interrupt signal processor
JPS5983262A (en) Computer stopping device of multicomputer system
JPH01120634A (en) Interruption controller