JPS5919502B2 - デ−タ伝送システム受信装置の自動再同期装置 - Google Patents

デ−タ伝送システム受信装置の自動再同期装置

Info

Publication number
JPS5919502B2
JPS5919502B2 JP52117331A JP11733177A JPS5919502B2 JP S5919502 B2 JPS5919502 B2 JP S5919502B2 JP 52117331 A JP52117331 A JP 52117331A JP 11733177 A JP11733177 A JP 11733177A JP S5919502 B2 JPS5919502 B2 JP S5919502B2
Authority
JP
Japan
Prior art keywords
phase
command pulse
receiving device
equalizer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52117331A
Other languages
English (en)
Other versions
JPS5346208A (en
Inventor
ロアツク・ベルナ−ル・イブ・ギド−
ジヤン・ルイ・ルノダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE
Original Assignee
TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE filed Critical TEREKOMYUNIKASHION RAJIOEREKUTORITSUKU E TEREHONIKU TE AARU TE
Publication of JPS5346208A publication Critical patent/JPS5346208A/ja
Publication of JPS5919502B2 publication Critical patent/JPS5919502B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0071Control of loops
    • H04L2027/0073Detection of synchronisation state

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】 本発明は、搬送波のコヒーレント検波可能な変調を介す
るデータ伝送システムにおいて使用され、伝送に当り所
定数の可調整フィルタ係数を使用する自動適応形等化器
と、自動適応形等化器に結合されかつ局部搬送波発生器
から局部搬送波を供給きれる復調装置とを備える受信装
置を自動再同期一゛するため、局部搬送波発生器及び復
調装置を位相制御ループ内に装置し、位相制御ループに
おいては復調装置も、メモリを有しかつデータ伝送に当
り所定の時定数を有する積分回路に位相誤差信号を供給
し、かつ積分回路が局部搬送波発生器に制御信号を供給
して局部搬送波の位相を受信した被変調信号の搬送波の
位相に同期するようにし、さらに、復調装置に接続され
かつ受信装置の同期喪失を示す混乱指示信号を送出する
混乱検出器を備えるデータ伝送システム受信装置用の自
動再同期装置に関するものである。
送信装置および受信装置の間において送信装置、伝送路
または受信装置に強い妨害信号が作用するという不測の
擾乱の如きある異常状態が生じた場合、この受信装置は
その同期を喪失し、従つてこの受信装置はかかる異常状
態が消滅した後も受信装置自体によつては回復できない
ある不正動作状態に到達してしまう。
かかる同期喪失を生ぜしめる事態としては例えば伝送線
路の短時間遮断がある。この種の事態に感応する受信装
置の部分は、不測の事態の後永続的に制御不能にするこ
とができる自動適応形等化器の係数の調整および局部搬
送波の安定化に関連する。
従来の受信装置自動再同期装置ではデータ伝送の開始時
に常用される方式を使用している。
この目的のため受信装置において同期喪失を検出する必
要があり、警報信号を遠方の送信装置へ転送してデータ
信号をデータ伝送を開始するために使用されるいわゆる
トレーニング列で置換する必要がある。受信装置の再同
期の後データ伝送を再開することができる。この従来方
式は同期喪失を示す情報を伝送するため受信装置を含む
変復調装置から送信装置を含む変復調装置に至る特殊な
復帰(リターン)回路を必要とする。
従つてこの方式は4線式回線を介して相互接続された変
復調装置には好適であるが、2線式回線を介して相互接
続された変復調装置または多点(マルチポイント)回路
網の一部を構成する変復調装置においては使用が難かし
いという欠点がある。かかる欠点を除去するため本発明
の目的は、遠方の送信装置から特殊なトレーニング列を
送信させることがなく、データ信号だけから受信装置の
自動再同期動作を起動させることができる自動再同期装
置を提供するにある。
本発明の自動再同期装置は、前記混乱指示信号と同時に
生ずる第1および第2指令パルスを形成する手段を備え
、第1および第2指令パルスの所定最大持続時間を適切
に選定して第2指令パルスの最大持続時間が第1指令パ
ルスの最大持続時間を越えるようにし、また前記手段は
第2指令パルスの最大持続時間の終端から所定時間後に
生ずる持続時間の短い第3パルスを形成し、第1指令パ
ルスを用いて等化器の可調整フイルタ係数および前記積
分回路のメモリに存在する信号を零に等しくし、第2指
令パルスを用いて第1指令パルスの最大持続時間の終端
後減少した数の可調整フイルタ係数を作用させて前記積
分回路の時定数を減少させ、第3指令パルスを用いて前
記混乱検出器をその起動位置に再設定する如く構成した
ことを特徴とする。
以下図面につき本発明の実施例を説明する。
第1図には本発明の同期装置をデータ伝送用受信装置に
おける関連要素と共に示し、これら要素は伝送に当り同
期が喪失した場合にこの受信装置を自動的に再度同期さ
せる本発明の同期装置によつて作動する。受信装置は遠
方の送信装置(図示せず)においてデータ信号によつて
変調された搬送波を入力端子1において受信する。受信
装置は受信搬送波に位相同期した局部基準搬送波を介し
データを再生するため自動適応形等化器および復調器を
備えている。本発明は、受信装置の構成とは無関係に、
即ちパスバンド等化器と呼ばれる等化器を復調器の前段
に配置する受信装置および復調器をベースバンド等化器
と呼ばれる等化器の前段に配置する受信装置の両方にお
いて任意の形式の搬送波変調(位相変調、振幅変調また
は周波数変調)に適用することができる。一例として、
第1図においては受信装置の入力端子1に供給される搬
送波はデータ信号によつて位置変調されており、かつこ
の受信装置はパスバンド等化器を復調器の前段に配置す
る構成を有するものと仮定する。
このパスバンド等化器は例えば本件出願人の特公昭55
−5290号公報(特許第1014387号)に記載さ
れた等化器で構成し、復調器は例えば本件出願人の特公
昭5532309号公報(特許第1040642号)に
記載された位相弁別器を使用する。パスバンド等化器2
はデイジタル形式とし、サンプリングおよび符号化回路
3によつて供給される同相パスバンド信号の符号化サン
プルと、移相回路5を介し90゜だけ位相推移されたパ
スバンド信号を供給されるサンプリングおよび符号化回
路4によつて供給される直角パスバンド信号の符号化サ
ンプルとを使用する。
これらサンプリングおよび符号化回路3および4ではク
ロツクパルス発生器6によつてサンプリング用波数を供
給し、等化器2の後段に前記特公昭55−32309号
公報に記載された形式の位相弁別器7を使用することに
より変調レートまたは速度に等しい減少したサンプリン
グ周波数で作動させることが可能になる。パスバンド等
化器2はパスバンド信号の同相および直角成分の信号サ
ンプルをそれぞれ処理する2個のデイジタルフイルタを
備え、これらデイジタルフイルタの係数はそれぞれa(
k)およびb(k)で示し、ここでkは−Nおよび+N
の間の整数である。
等化は係数a(k)およびb(k)(ここにk;0)に
対する調整回路を介して得られ、調整回路はこれら係数
を巡回を示す関係式昌−11 に従つて反復方式で調整する。
これら関係式は係数a(k)およびb(k)が各反復ス
テツプまたは段階において値αΔa(k)およびαΔb
(k)だけ増加することを示し、ここでΔa(k)およ
びΔb(k)は等化器で各反復ステツプnにおいて算出
された項であり、αは1より小さいかまたは1に等しい
重み係数であり、特にその値により等化の行われる速度
が決まる。
殊に、項Δa(k)およびΔb(k)は伝送されたデー
タ信号に対応する位相跳躍を用いて算出され、かかる位
相跳躍は位相弁別器7の出力端子8において再生され、
これを第1図において出力端子8および等化器2の間の
結線9によつて示す。本発明を正しく理解するには、等
化器2において係数a(k)およびb(k)を含むメモ
リを図示すれば十分である。
かかるメモリの説明を簡明にするため係数a(k)を含
むメモリを次の態様でグループに分け、即ちメモI月0
が中央の係数a(0)を含み、メモリ11および12が
それぞれ係数a(1)−AOVおよび係数a(M+1)
−a(N)を含み(ここでMは1より大きくNより小さ
い)、メモリ13および14がそれぞれ係数a(−1)
−a(−M)および係数a(M−1)−a(−N)を含
むようにする。係数b(k)を含むメモリ10′〜14
′も同一態様でグループに分ける。メモリ10および1
0′はそれぞれ固定値1およびOに等しい係数a(0)
およびb(0)を保持する。調整可能な係数を保有する
メモリ11〜14および11′〜14′には矢印を付し
たリード線で示すクリア入力線を設け、これらクリア入
力線は同期喪失の場合後述の如く再同期装置によつて供
給される指令信号を転送する。受信装置の正常作動に当
りこれらクリア入力線には単一信号は到来せず、その場
合等化器2のメモリ11〜14および11′〜14′に
おけるすべての係数は所定の小さい値に固定された重み
係数αを介し上述した態様で自動的に調整される。等化
器2の2個の出力端子15および16において得られる
等化されたパスバンド信号の同相および直角成分はデイ
ジタル位相弁別器7の2個の入力端子17および18に
供給し、更に位相弁別器7はROM(読出し専用メモリ
)21から生ずる受信搬送波に位相同期された局部基準
搬送波の同相および直角成分を入力端子19および20
に供給される。
局部搬送波の位相はメモリレジスタ22の出力端子に発
生する。
局部搬送波に対する位相制御ループ回路を備える位相弁
別器7は、例えば特公昭55−32309号に記載され
た形式のものとする。各サンプリング瞬時JTに位相弁
別器7は、伝送されたデータ信号に対応する瞬時(j−
1)TおよびJTの間の位相跳躍SPjを出力端子8に
おいて送出する。位相弁別器7は瞬時(j−1)Tおよ
びJTの間における伝送された被変調搬送波の総位相変
化ΔφYを出力端子23から送出し、この総位相変化Δ
φ1は、伝送されたデータの関数として長さTのこの時
間間隔中に起る位相跳躍SPjと、長さTの同じ時間間
隔中に伝送される無変調搬送波自体の位相変化に等しい
一定項との和である。位相弁別器7は、瞬時(j−1)
TおCよびJTの間に受信した搬送波の位相変化Δφj
と、これらの瞬時の間に送信された搬送波の位相変化Δ
φYの差である位相誤差Ejを出力端子24から送出す
る。
この位相誤差Ejは伝送路によつて発生する雑音並に周
波数および/または位相オフセツトの結果生ずる。Yj
−YJ″j 局部基準搬送波の位相は各サンプリング瞬時に局部搬送
波の位相φiを次式Rj′ j− − J (ここでφ1−1は先行瞬時(j−1)Tにおける局部
搬送波の位相であり、Δφ1は上述したよゝ j
うに規定され、δφは位相誤差Ejに基づいて算出され
る位相補正項である)に従つて計算することにより受信
搬送波の位相に安定化される。
位相補正項を計算する回路25は出力端子24に接続さ
れ、位相補正項δψを送出する。加算器26は和Δφ丁
十δψを送出し、この和がメモリjレジスタ22に蓄積
されたφr− と同時に加算j−!器27に供給される
ので各サンプリング瞬時』Tにこの加算器27は関係式
(2)に従つて位相φ『をj送出する。
位相補正項計算回路25は2つの項δφ1およびδψ2
の和として位相補正項δψを算出し、この和は加算器2
8を介して得られる。
項δφ,は位相誤差Ejに比例し、積γEj(ここにγ
は1より小さいかまたは1に等しい重み係数)を形成す
る乗算器29を介して得られる。項δφ2は位相誤差E
jの積分に比例し、加算器31の出力端子および一方の
入力端子の間に接続したメモリレジスタ30で構成する
積分回路を介して得られ、加算器31の他方入力端子は
乗算器32の出力端子に接続する。この乗算器32は積
βE,(ここにβは1より大きいかまたは1に等しい重
み係数)を形成する。レジスタ30は積分回路のメモリ
を構成し、係数βの値はこの積分回路の時定数を決定す
る。局部搬送波が安定化された後、係数βはデータ伝送
に当り小さい値に固定される。一時的な伝送ライン遮断
の如き現象により、等化器のフイルタ係数および局部搬
送波の位相の永続的誤調整からなる受信装置の同期喪失
が起り、この誤調整は対応する調節装置によつては実際
上許容できる時間間隔内に補正できず、その理由は、か
かる調節装置はデータ伝送の開始時における同期動作に
追随する正常な伝送に当り最適動作を行うよう構成され
ているからである。
特に、同期動作の開始後、等化器係数及び局部搬送波位
相の所望値からのずれは通常極めて小さくかつ極めて緩
慢にしか変化しないので、等化器係数の増分Δa(k)
及びΔb(k)を決定する重み係数α並に局部搬送波安
定化の時定数を決定する重み係数βの双方が極めて小さ
い値を有している。従つて、かかる同期喪失の結果、位
相弁別器7の出力端子8に位相跳躍の形態で再生される
データ信号に許容できない数の誤りが生ずることとなる
。この同期喪失がいまにも起りそうであるということは
、瞬時(j−1)T及びJTの間に受信した搬送波の位
相変化Δφ0が位相弁別器の判定領域の中央へ最j早や
近づかず、判定領域を限定する境界に近づくことから明
らかになる。
かかる境界の周りに適当な警報領域を規定することによ
り、位相変化Δφ9がこの警報領域に入つたとき警報パ
ルスをj送出する混乱検出器33によつて、同期喪失が
いまにも起りそうであることを検出することができ、こ
の混乱検出器は本例の受信装置では本件出願人の特公昭
58−40864号公報に記載された態様で構成配置す
ることができ、この特許公報に記載されかつ位相弁別器
7の出力端子34および35から送出された信号X3,
X3を供給されると混乱検出器33は受信装置の同期喪
失を示す論理信号を送出する。
本発明ではこの論理信号により、受信装置の同期を自動
的に回復させることができ、その際従来の同期装置の如
くある種の指令を遠方の送信装置へ伝送する必要がない
のでこの送信装置はデータ信号の伝送を継続することが
できる。
本発明の再同期装置は、混乱指示信号が発生する瞬時T
から第2図に示した3個の指令パルス11,12,13
を形成する回路36を備える。第1および第2指令パル
スI,および12は混乱指示信号と同時に発生し、その
最大持続時間τ,およびτ2を適切に選定して第2指令
パルス12の最大持l続時間τ2が第1指令パルス11
の最大持続時間τ1を超えるようにする。第3指令パル
ス13は第2指令パルス12の終端後ある時間間隔τ3
をおいて生ずる持続時間の短いパルスである。第1図に
示したように、指令パルスI,および12は2個のτ
ANDゲート37および38の出力端子に発生し、これ
らANDゲートは一方の入力端子に混乱指示信号を供給
させ、かつ他方入力端子にはそれぞれ遅延時間τ1およ
びτ2を形成する2個の回路39および40によつて遅
延され、2個のインバータ041および42によつて反
転された擾9乱指示信号を供給される。第3指令パルス
13は、混乱指示信号によつてトリガされ固定持続時間
τ2+τ3を有するパルスを発生する単安定回路43を
介して形成され、回路44がこのパルスの後縁を検出し
て持続時間の短いパルスを送出する。第1指令パルス1
1はメモI月1,13および1V,13′のクリア入力
端子に供給し、かつ0Rゲート45,46および47,
48を介しメモリ12,14および12′,14′のク
リア入力端子に供給して等化器2の可調整フイルタ係数
を零にするようにする。
更にこのパルス11は位相補正項計算回路25のメモリ
レジスタ30の入力端子に供給して、このレジスタ30
に存在する信号を零に等しくする。第2指令パルス12
は0Rゲート45,46および47,48を介しメモリ
12,14および12′,14′のクリア入力端子に供
給されるので、第1指令パルスI,の終端から第2指令
パルス12の終端までこれらメモリにおける可調整フイ
ルタ係数は値零に維持させる一方、メモリ11,13お
よび1V,13′における可調整フイルタ係数は等化器
2の係数に対する調整回路によつて調整される。
更に第2指令パルス12はANDゲート49の一方の入
力端子およびインバータ50の入力端子に供給し、イン
バータ50の出力端子はANDゲート51の一方の入力
端子に接続する。
ANDゲート49および51の出力端子は0Rゲート5
2の入力端子に接続し、0Rゲート52の出力端子は積
分回路30,31の時定数を固定する重み係数βを供給
される乗算器32の入力端子に接続する。第2指令パル
ス12が存在しない場合にはこの係数βはANDゲート
51の他方入力端子に供給された小さい値βmを有し、
第2指令パルス12が存在する場合には係数βはAND
ゲート49の他方入力端子に供給された大きい値βMを
有し、これらの間には常にO〈βm〈βMく1の関係が
成立つ。回路44の出力端子において得られる第3指令
パルス13は混乱検出器33のりセツト入力端子53に
供給する。本例同期装置の動作は次の通りである。
混乱指示信号が発生する瞬時T。から起動されるが遠方
の送信装置によつて供給されるデータ信号は何等変化さ
れていない。第1指令パルス11の持続時間τ1は初期
段階に対応し、この初期段階に際し等化器2はその休止
状態に調整され(すべての可調整フイルタ係数は零に等
しくされる)かつメモリレジスタ30は空状態になる。
持続時間τ1は極めて短く、変調レートに対応する周期
の程度である。第1指令パルス11の終端から実際の再
同期段階が開開始される。
第2指令パルス12に際し等化器2は減少した数の可調
整フイルタ係数(メモリ11および13における2M個
の係数a(k)並にメモI)1Vおよび13′における
2M個の係数b(k))と、正常伝送状態に対応する小
さい値に維持される変化しない係数αと共に作動する。
かかる状態において等化器2は近似等化動作を行うこと
ができ、この等化動作の所要時間(アクイジシヨン時間
)は比較的長い。同時に位相補正項計算回路25におけ
る積分回路30,31は重み係数βの大きい値βMに対
応する小さい時定数で作動する。かかる場合には、伝送
路にかなりの周波数オフセツトが存在しても局部搬送波
の位相の同期所要時間は比較的短い。混乱指示信号は第
2指令パルス12の最大持続時間τ2の終端以前に消失
することができ、τ2は例えば1.5秒である。
第2指令パルス12の消失直後に等化器2はすべての可
調整フイルタ係数(メモリ11〜14における2N個の
係数a(k)およびメモリ1V〜14′における2N個
の係数b(k))と共に作動し、積分回路30,31は
重み係数βの小さい値βmに対応する大きい時定数で作
動する。従つて、受信装置のすべての要素が正常伝送状
態になるから受信装置は再同期動作を停止する。補正を
行うことが難かしい伝送路に起因して第2指令パルス1
2の最大持続時間τ2の終端以前に橿乱指示信号が消失
した場合には、等化器2のすべての可調整フイルタ係数
は第2指令パルス12が消失した後作動状態となり係数
βが小さい値βmになる。すべての可調整係数と共に作
動する等化器は伝送路を実際上良好に等化することがで
き、従つて等化器は受信装置の再同期を指示する混乱指
示信号を消失させることができる。第3指令パルス13
が発生する瞬時(例えば第2指令パルス12の終端後τ
3=4秒)には受信装置は再同期することができない。
この場合混乱指示信号を依然存在させる必要があるなら
ば、短時間パルス13に際し消失する混乱指示信号はパ
ルス13の終端後に再び現れ、新たな再同期動作が開始
される。上述した再同期装置は、自動適応形等化器と、
位相同期ループを介し受信搬送波の位相に安定化した位
相の局部搬送波を再生するための回路とを有する任意の
受信装置において使用することができる。
等化器の形式つまりパスバンド等化器であるかベースバ
ンド等化器であるかとは無関係に常に、可調整フイルタ
係数の値を零に等しくし、然る後一部の可調整フイルタ
係数を作用させ、最後にすべての可調整フイルタ係数を
作用させることができる。更に位相同期ループは位相比
較器(第1図の実施例では位相弁別器7に設ける)の後
段に積分回路を必ず備え、この積分回路は位相比較器か
ら生ずる位相誤差信号を供給され、かつその出力により
局部搬送波の位相または周波数を制御するよう作用する
。積分回路のメモリにおける信号を零に等しくし、かつ
積分回路の時定数を調節することは常に行うことができ
る。
【図面の簡単な説明】
第1図は本発明の同期装置の実施例を示すプロツク図、
第2図は第1図の作動説明図である。 1・・・・・・受信装置入力端子、2・・・・・・パス
バンド等化器、3,4・・・・・・サンプリングおよび
符号化回路、5・・・・・・移相回路、6・・・・・・
クロツクパルス発生器、7・・・・・・位相弁別器、1
0〜14、10′〜14t・・・・・メモリ、15,1
6・・・・・・出力端子、21・・・・・・、22・・
・・・・メモリレジスタ、25・・・・・・位相補正項
計算回路、26,27・・・・・・加算器、28,31
・・・・・・加算器、29,32・・・・・・乗算器、
30・・・・・・メモリレジスタ、33・・・・・・混
乱検出器、36・・・・・・指令パルス発生回路、39
,40・・・・・・遅延回路、43・・・・・・単安定
回路、44・・・・・・短時間パルス発生回路。

Claims (1)

    【特許請求の範囲】
  1. 1 搬送波のコヒーレント検波可能な変調を介するデー
    タ伝送システムにおいて使用され、伝送に当り所定数(
    2N)の可調整フィルタ係数(a(k)、b(k)、但
    しk=±1、±2、・・・・・・、±N)を使用する自
    動適応形等化器と、自動適応形等化器に結合されかつ局
    部搬送波発生器から局部搬送波を供給される復調装置と
    を備える受信装置を自動再同期するため、局部搬送波発
    生器及び復調装置を位相制御ループ内に配置し、位相制
    御ループにおいては復調装置も、メモリを有しかつデー
    タ伝送に当り所定の時定数を有する積分回路に位相誤差
    信号を供給し、かつ積分回路が局部搬送波発生器に制御
    信号を供給して局部搬送波の位相を受信した被変調信号
    の搬送波の位相に同期するようにし、さらに、復調装置
    に接続されかつ受信装置の同期喪失を示す混乱指示信号
    を送出する混乱検出器を備えるデータ伝送システム受信
    装置用の自動再同期装置において、前記混乱指示信号と
    同時に生ずる第1および第2指令パルスI_1、I_2
    を形成する手段を備え、第1および第2指令パルスの所
    定最大持続時間(τ_1、τ_2)を適切に選定して第
    2指令パルスI_2の最大持続時間(τ_2)が第1指
    令パルスI_1の最大持続時間(τ_1)を越えるよう
    にし、また前記手段は第2指令パルスI_2の最大持続
    時間(τ_2)の終端から所定時間(τ_3)後に生ず
    る持続時間の短い第3パルスI_3を形成し、第1指令
    パルスI_1を用いて自動適応形等化器の可調整フィル
    タ係数(a(k)、b(k))および前記積分回路のメ
    モリに存在する信号を零に等しくし、第2指令パルスI
    _2を用いて第1指令パルスI_1の最大持続時間(τ
    _1)の終端後減少した数(2N)の可調整フィルタ係
    数(a(k)、b(k)、但しk=±1、±2、・・・
    ・・・、±Mであり、M<N)を作用させて前記積分回
    路の時定数を減少させ、第3指令パルスI_3を用いて
    前記混乱検出器をその起動位置に再設定する如く構成し
    たことを特徴とするデータ伝送システム受信装置の自動
    再同期装置。
JP52117331A 1976-10-06 1977-10-01 デ−タ伝送システム受信装置の自動再同期装置 Expired JPS5919502B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7630034A FR2367386A1 (fr) 1976-10-06 1976-10-06 Dispositif de resynchronisation automatique d'un recepteur pour transmission de donnees
FR000007630034 1976-10-06

Publications (2)

Publication Number Publication Date
JPS5346208A JPS5346208A (en) 1978-04-25
JPS5919502B2 true JPS5919502B2 (ja) 1984-05-07

Family

ID=9178444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52117331A Expired JPS5919502B2 (ja) 1976-10-06 1977-10-01 デ−タ伝送システム受信装置の自動再同期装置

Country Status (7)

Country Link
US (1) US4180705A (ja)
JP (1) JPS5919502B2 (ja)
CA (1) CA1116258A (ja)
DE (1) DE2744430C2 (ja)
FR (1) FR2367386A1 (ja)
GB (1) GB1556135A (ja)
SE (1) SE429489B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247940A (en) * 1979-10-15 1981-01-27 Bell Telephone Laboratories, Incorporated Equalizer for complex data signals
JPS57109089A (en) * 1980-12-26 1982-07-07 Nec Corp Initial value resetting circuit for operational amplifier
JPS57159943U (ja) * 1981-04-02 1982-10-07
EP0739563B1 (en) * 1994-01-12 2000-09-27 Rca Thomson Licensing Corporation Higher order digital phase loop filter
US10404499B2 (en) 2016-12-22 2019-09-03 Intel Corporation Dispersion compensation for waveguide communication channels

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879664A (en) * 1973-05-07 1975-04-22 Signatron High speed digital communication receiver
US3878468A (en) * 1974-01-30 1975-04-15 Bell Telephone Labor Inc Joint equalization and carrier recovery adaptation in data transmission systems
US3943448A (en) * 1974-09-11 1976-03-09 Hycom Incorporated Apparatus and method for synchronizing a digital modem using a random multilevel data signal
JPS5152264A (ja) * 1974-09-11 1976-05-08 Sharp Kk
US3955141A (en) * 1974-10-18 1976-05-04 Intertel, Inc. Synchronizing circuit for modems in a data communications network
FR2295649A1 (fr) * 1974-12-20 1976-07-16 Trt Telecom Radio Electr Egaliseur de ligne autoadaptatif pour systeme de transmission de donnees
FR2337468A1 (fr) 1975-12-29 1977-07-29 Trt Telecom Radio Electr Discriminateur de phase pour recepteur d'un systeme de transmission de donnees

Also Published As

Publication number Publication date
US4180705A (en) 1979-12-25
SE7711007L (sv) 1978-04-07
DE2744430C2 (de) 1985-08-01
JPS5346208A (en) 1978-04-25
SE429489B (sv) 1983-09-05
FR2367386B1 (ja) 1982-03-05
GB1556135A (en) 1979-11-21
DE2744430A1 (de) 1978-04-13
FR2367386A1 (fr) 1978-05-05
CA1116258A (en) 1982-01-12

Similar Documents

Publication Publication Date Title
EP0105503B1 (en) Automatic adaptive equalizer having improved reset function
US3585298A (en) Timing recovery circuit with two speed phase correction
US6788749B2 (en) Erasure based instantaneous loop control in a data receiver
US4371974A (en) NRZ Data phase detector
EP0047303B1 (en) Method and apparatus for demodulating quadriphase differential transmissions
US5276711A (en) Receiver for a data signal which includes data symbols occurring at a given Baud rate
US5640523A (en) Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US3943448A (en) Apparatus and method for synchronizing a digital modem using a random multilevel data signal
US4831637A (en) Apparatus and technique for timing jitter cancellation in a data receiver
JPS5919502B2 (ja) デ−タ伝送システム受信装置の自動再同期装置
US6154510A (en) Symbol timing recovery based on adjusted, phase-selected magnitude values
US5832039A (en) Data processing circuit
US4803438A (en) 8-phase phase-shift keying demodulator
US4362997A (en) Quadriphase differential demodulator
EP1006660B1 (en) Clock reproduction and identification apparatus
US5521939A (en) Timing reproduction device
US4165488A (en) Derangement detector in a receiver of a system for data transmission by means of phase modulation of a carrier
EP0594246B1 (en) Data processing circuit
KR100261287B1 (ko) 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법
JPH0515336B2 (ja)
JPH0752839B2 (ja) Dpll回路の収束判定器
JPH07221634A (ja) クロックの同期化
JPH03280758A (ja) モデムのハングアップ防止方式
JPS58107752A (ja) 位相設定方式
JPH04115637A (ja) クロック同期式通信方式における受信クロック位相自動調整方法及び装置