JPH07221634A - クロックの同期化 - Google Patents
クロックの同期化Info
- Publication number
- JPH07221634A JPH07221634A JP6292398A JP29239894A JPH07221634A JP H07221634 A JPH07221634 A JP H07221634A JP 6292398 A JP6292398 A JP 6292398A JP 29239894 A JP29239894 A JP 29239894A JP H07221634 A JPH07221634 A JP H07221634A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- phase
- accumulator
- teletext
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
- H04N7/0352—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for regeneration of the clock signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
用されるクロック信号の位相をテレテキストデータライ
ンと最適な位相関係を持つように正確に調整できるクロ
ック同期化回路を提供する。 【構成】 XORゲート9の一方の入力としてテレテキ
スト信号を供給し、その他方の入力としてこのテレテキ
スト信号の1/2の周波数のクロック信号を供給する。
XORゲートからの出力を一定数のテレテキスト信号サ
イクルでアキュムレータ10に供給し、このアキュムレ
ータで累積された値をクロック発生器4に供給する。こ
の累積値は、テレテキスト信号の位相に関してテレテキ
スト信号をサンプルするために使用されるべき信号の位
相を変更するために使用される。
Description
化、特にテレテキスト或いはプログラム送達制御(PD
C)デコーディング(復号化)システムにおけるクロッ
ク信号の同期化に関するものである。
(PDC)デコーディングシステムはディジタルデータ
をテレビジョン信号とともに送信することによって動作
する。ディジタルデータはテレビジョン信号によって搬
送される画像情報のライン間で伝送される。データは固
定のクロックレート(一般には6.9375MHz)で
一連のディジタルデータラインとして送られ、これらデ
ータラインは画像信号ライン間にはさみ込まれる。デー
タは、テレビジョン信号からディジタルデータを抽出す
るために、同じ周波数でクロック同期されたデータデコ
ーダによってサンプルされる。これらシステムが持つ問
題は、データクロックレートがテレビジョン信号の任意
の部分と同相でリンク(連結)されず、その結果、各テ
レビジョンにおけるデータデコーダによって使用される
クロック信号それ自体を受信したデータ信号と同期させ
なければならないということである。
あり、テレテキストデータが、ビデオレコーダ(ビデオ
記録再生装置)を制御するために、プログラムの開始及
び停止を指示する「ラベル」を含むものである。
ラインは1と0が交互する8ビットよりなるクロック
「ラン・イン」で始まり、データレコーダはこのクロッ
ク「ラン・イン」を認識することができ、かつテレテキ
ストデータラインと最適の位相関係を持つようにデータ
ラインをサンプルするために、使用されるべきクロック
信号の位相を調整することができなければならない。テ
レテキストのクロック同期化に対する既知のシステムは
到来するラン・イン信号のエッジを計数することによっ
て動作し、4ビットの後で次のエッジを見つけ出し、テ
レテキストデータに関してテレテキストデコーダによっ
て使用されるべきサンプリング位相がこのエッジに続く
2つの6.9375MHzのクロックサイクルを開始さ
せるときに取られる。この位相はテレテキストデータの
全ラインをサンプリングするために使用される。
頼できるものではない。何故ならば、この技術は完全で
ある第5番目のビットの前縁に全く依存し、かつこの単
一のエッジが受信される品質及び精度がテレテキストデ
ータの全ラインに対するデータサンプリングの有効性を
決定するからである。何等かのノイズ又は干渉又はサン
プリングエラーがこの第5番目のエッジを劣化させる
と、テレテキストデータの全ラインが失われる可能性が
あり、結果としてこのタイプのシステムは干渉及びノイ
ズに非常に敏感である。従って、テレテキストデータの
クロックレート及びテレテキストデコーダのクロックの
相対位相が正確なサンプリングに対して最適であるよう
に調整できないことが全くあり得る。
しいマーク対スペース比を有する信号についてのみ動作
可能であるということであり、結果として、初めのクロ
ックラン・イン信号に基づく位相調整を遂行することだ
けが可能であり、実際のテレテキストデータの受信中は
クロック位相を調整するのに使用できないということで
ある。何故ならば、テレテキストデータは可変のマーク
対スペース比を有するからである。
を、少なくとも一部分、克服するクロック同期化システ
ムを提供しようとするものである。
て供給され、このデータ信号周波数の1/2の周波数の
第1のクロック信号が他方の入力として供給される排他
的ORゲートと、アキュムレータと、クロック発生器と
を具備し、前記排他的ORゲートの出力が一定数のデー
タ信号サイクルにわたって前記アキュムレータに供給さ
れ、その結果前記アキュムレータが前記データ信号及び
第1のクロック信号の相対位相に関係した数を発生し、
この数が前記クロック発生器に供給され、前記クロック
発生器が前記数に依存して前記データ信号のサンプリン
グをクロック同期するために使用される、前記データ信
号周波数の第2のクロック信号の位相を調整するクロッ
ク位相同期化回路を提供する。
同様の部分が全図を通じて同じ参照番号を有する添付図
面を参照して詳細に説明する。図1を参照すると、テレ
テキストクロック同期化回路1が示されている。この回
路はPDCシステムにも等しく適用することができるで
あろう。回路1には、ライン2を通じて入力ビデオ信号
が供給され、かつライン3を通じてローカルクロックか
らの111MHzのクロック信号が供給される。このビ
デオ信号はディジタル信号を発生するためにデータスラ
イサにおいてスライスされたアナログビデオ信号であ
る。データスライサは1ビットのアナログ−ディジタル
(A−D)変換器である。111MHzクロック信号は
ライン3によってクロック発生器4に供給される。この
クロック発生器4はクロック信号を分周して55.5M
Hzのクロック信号をライン5に、また、6.9375
MHzの出力信号をライン6に、そして3.46875
MHzのクロック信号をライン7に、それぞれ発生す
る。111MHz信号は1/2に分周されて55.5M
Hzの信号を発生し、また、1/16に分周されて6.
9375MHzの信号を発生する。6.9375MHz
信号はその後1/2に分周されて3.46875MHz
の信号を発生し、その結果、6.9375MHz信号及
び3.46875MHz信号は固定の位相関係を有す
る。ライン6の6.9375MHz信号は、テレテキス
トデコーダが到来するテレテキストデータを読み取ると
きにテレテキストデコーダをクロック同期するために使
用される出力クロック信号であり、これは32の位相の
任意の1つの位相を有し得る。何故ならば、この6.9
375MHz信号は、それが導出される111MHzク
ロック信号の32の立ち上がり及び立ち下がりエッジの
任意のものに基づいている可能性があるからである。
・イン部分は、各テレビジョン信号ラインにおけるその
時間位置がテレビジョンライン同期化パルスに関して定
められているので、容易に検出することができる。この
タイミングは、クロックラン・インが容易に見つけ出さ
れることを可能にするのには十分な精度であるが、しか
し、クロックラン・イン及びテレテキストデータの正確
な位相がテレビジョンライン同期化パルスから予測され
ることを可能にするほど正確ではない。クロックラン・
インは通常、8ビットを持つと言われているけれど、実
際には、クロックラン・インは12〜16ビットからな
る。何故ならば、クロックラン・インの最初の数ビット
はクロック同期化の基準として安全には使用できないか
ら、これら最初の数ビットは、クロックラン・インが最
小の12ビットのシステムにおいて伝送された位相及び
振幅が信頼できる8ビットを、送逹し始めようとしてい
るという信号として単に使用されるだけであるからであ
る。また、あるシステムではこれら8ビットの後でさら
に4ビットまでのビットが存在することもある。
出されると、アナログビデオ入力信号はライン2を通じ
てクロック同期化システム1に供給される。このライン
2を通じてのアナログビデオ入力はライン5上の55.
5MHz信号によってクロック同期されたD型ラッチ8
に供給される。このD型ラッチ8は到来するスライスさ
れたビデオ信号を55.5MHzでサンプルし、その結
果のディジタル出力はライン13を通じて排他的OR
(XOR)ゲート9の1つの入力に供給される。XOR
ゲート9の他方の入力にはライン7上の3.46875
MHz信号が供給される。XORゲート9からの出力は
ライン12を通じてアキュムレータ(累算器)10に供
給される。
ら55.5MHzのクロック信号及びライン11を通じ
てクロックラン・インの開始及び終了を指示する可能化
信号がそれぞれ供給される。ライン11の信号はクロッ
クラン・インが受信されているときには高レベル、そし
て他のすべてのときには低レベルである。ライン11の
可能化信号が低レベルから高レベルに移行すると、アキ
ュムレータ10は可能化されて累算を始め、また、ライ
ン11の可能化信号が高レベルから低レベルに移行する
と、アキュムレータ10は累算を中止してその累積値を
クロック発生器4に送る。
ックラン・イン信号の位相とライン7を通じての3.4
6875MHzの信号の位相とを比較する位相コンパレ
ータ(比較器)として作用する。
ク同期するために使用されるライン6上の6.9375
MHzの出力信号はクロックラン・イン及びテレテキス
トデータラインと90°(π/2)位相がずれており、
データ処理において良く知られているように、テレテキ
ストデータのサンプリングが常に各ビットの中心で生
じ、最も信頼できるサンプリングを提供するようにする
ことが望ましい。
3.46875MHzの信号の位相が90°ずれている
と、XORゲート9からのライン12を通じての出力
は、マーク対スペース比が正確に1:1である6.93
75MHzの方形波である。この場合のライン7、1
1、12及び13上の信号を図2に示す。アキュムレー
タ10は、それがライン5を通じて55.5MHzのク
ロック信号を受信し、かつライン12を通じての入力が
高レベルであるとき毎に1だけカウントを増加し、ま
た、それがライン5を通じて55.5MHzのクロック
信号を受信し、かつライン12を通じての入力が低レベ
ルであるとき毎に1だけカウントを減少するように、構
成されている。その結果、ライン7及び13上にある信
号の位相が正確に90°ずれているときにアキュムレー
タによって発生される数値はゼロであり、これら2つの
信号の位相が90°より多くずれているか或いは少なく
ずれているかに依存して正或いは負の値が発生される。
ライン11を通じての可能化信号は常にクロックラン・
インの8ビット(4つの1と4つの0)の間アキュムレ
ータ10を可能化するから、アキュムレータによって発
生される最終の値は、4で割り算して、ライン6を通じ
ての6.9375MHzのクロック信号出力の位相を調
整するのに直接使用することができる。
は、アキュムレータのカウントは1以外のある数から開
始されよう。アキュムレータは、位相のチャージを最も
近似する位相に丸めるために、0よりはむしろ1から開
始される。
が正である場合には、クロック信号の位相は進められる
必要があり、値が負である場合には位相が遅らされる必
要がある。
の1つが失われると、XORゲート9の出力はライン7
上の入力の周波数の方形波に戻り、これは最終のアキュ
ムレータ値に何等の影響も与えない。その結果、このシ
ステムは干渉又はノイズによってクロックラン・インの
ビットが失われることには影響を受けない。
性のあるエラー源は初期データスライサ又はA/D変換
器のスライスレベルが高過ぎるか低過ぎるかである。こ
れは、不良受信状態がベースバンド信号に重畳される低
周波数の発振を生じさせる同一チャネル干渉を生じさせ
るときに、起こり得る。データスライサはしばしばこの
発振に順応する問題を有し、その結果スライスされたク
ロックラン・インが不均等なマーク対スペース比を持つ
ことになる。このシステムはこの問題に影響を受けな
い。何故ならば、入力信号のビットの中心を見つけ出す
からである。
在する。それは位相コンパレータとして作用するXOR
ゲート9が+90°と−90°の位相間でのみ働くとい
うことである。図3に位相差に対するXORゲート9の
出力特性のグラフが示されている。このグラフは位相差
に対する入力ビデオ信号の各サイクルによってアキュム
レータ10で発生される計数値を示す。理解できるよう
に、これは0と90°間の位相差に対して90°と18
0°間の位相差に対して与える出力値と同じ出力値を与
える対称関数であり、そして正の位相差が正の出力を発
生し、負の位相差が負の出力を発生する。例えば、この
グラフに示された2つの点A及びBは、それらが全く異
なる位相差に対応するにもかかわらず、両方ともXOR
位相コンパレータ9及びアキュムレータ10から同じ出
力を与える。
することによって除去できる。これは状態ロガー14を
追加した点を除き図1のシステムと同一である。状態ロ
ガー14はライン7及び13の信号状態を検査し、そし
てライン7上の基準クロック信号が、ライン13上のサ
ンプリングデータが低レベルから高レベルに(0から1
に)遷移するときに、低レベルであるか高レベルである
かを指示する信号を発生する。基準クロックがこの時点
で低レベルであると、位相差は+90°から−90°の
範囲内になければならず、状態ロガーの出力は0であ
る。一方、基準クロックがこの時点で高レベルである
と、位相差は90°より大きくなければならず、状態ロ
ガーの出力は1である。アキュムレータ10が、位相差
が90°より大きいことを知らされると、アキュムレー
タ10は各計数値の大きさを8から引き算し、その値を
累積された合計値に加算する前にはその符号を変えな
い。従って、−1のカウントが−7に変更されるであろ
うし、また、+2のカウントが+6に変更されるであろ
う。状態ロガー14をノイズに不感知にさせるために、
クロックラン・イン期間中、ライン13上の信号の低レ
ベルから高レベルへの変化毎に状態ロガーに出力を発生
させ、かつまた、アキュムレータ10に、これら信号を
累積させ、そして全クロックラン・イン期間にわたって
発生する過半数の高い又は低い指示が正しい値として取
り扱われるべきであると想定させる、ことが好ましい。
かくして、この累積値が4又はそれ以下であるならば、
アキュムレータは位相差が±90°の範囲内にあると想
定し、累積値が5又はそれ以上であるならば、アキュム
レータは位相差が90°より大きいと想定する。
と1つの符号ビットとを記憶する7ビットカウンタを含
む。例えば、ライン7上のクロック信号がその理想位置
より45°先にあった場合には、即ち、クロックラン・
イン信号より45°先にあった場合には、3.4687
5MHz信号が導出される6.9375MHzのクロッ
ク信号が90°進み過ぎているに違いなく、従って、こ
の6.9375MHzクロック信号が90°遅らされな
ければならないということになる。この90°の遅れ
は、すべてのクロック信号が導出される111MHzの
クロック信号の8つの位相に対応する(6.9375M
Hzクロック信号の32の使用可能な位相は11.25
°の位相ずれがある)。この状況において、図5に示す
ように、アキュムレータは28回減少計数し、かつ68
回増加計数して32の合計を与え、最後の2ビットを除
去し、4で割り算して丸め機能を行ったあと、これは8
の値を提供し、それ故、6.9375MHzクロックは
その使用できる位相の8つだけ進められ、テレテキスト
データラインの最良のクロック同期を提供する。
号が90°位相がずれており、従って、6.9375M
Hzクロックがその理想位置から180°ずれている場
合であろう。この場合にはアキュムレータは+8を8回
計数するか、又は−8を8回計数し、+64又は−64
の値を提供する(アキュムレータが−8を計数するか+
8を計数するかは、それが90°より非常に僅かに小さ
い位相ずれであるか或いは90°より非常に僅かに大き
い位相ずれであるかに依存する)。割り算の後、これは
6.9375MHzクロック信号に対する反対の位相を
選択する+16又は−16の値を提供し、これは完全な
位相反転であるので、これが+16の変化として行われ
ても−16の変化として行われてもかまわない。
はデータのライン中ずっと不変であり、従って、ラン・
インがテレテキストデコーダクロック信号をテレテキス
トデータラインに同期させるために使用されると、さら
にその上のいかなる位相調整も必要なくなる。しかしな
がら、テレテキストデータを含むテレビジョン信号がビ
デオレコーダに記録される場合には、テープ速度の変動
によりテレテキストデータ信号の位相が1ラインのデー
タ中で大いに変化するということが再生時に良く分かる
であろう。テレテキストクロック信号の連続的な調整が
そのような位相のドリフトを補正できるようにするため
に、この同期化システムはクロックラン・イン中だけで
なくデータライン中ずっと動作することが可能にされて
いる。この場合、ライン11を通じてテレテキストデー
タクロック周波数の1/8の適当な信号を提供すること
によって、アキュムレータを周期的にクリアすることは
勿論必要である。
位相はテレビジョン信号同期化パルスから、又は前のテ
レテキストデータラインの位相から推論することはでき
ないけれど、前のテレテキストデータラインに対して決
定された6.9375MHzのクロック信号の位相と同
じ位相を使用して各テレテキストデータラインに対する
各クロック校正動作をクロック発生器4に開始させるこ
とは実際には有益であることが分かった。何故ならば、
テレテキストデータの位相はランダムに変化するという
よりはテレテキストラインからテレテキストラインへで
ドリフトする傾向があるので、上記方法は一般的には必
要とする位相ずれの量を最小限にするからである。ただ
し、ランダムな変動を除外することはできない。
化回路の一例を示すブロック図である。
図である。
フである。
化回路の他の例を示すブロック図である。
図である。
Claims (6)
- 【請求項1】 データ信号が1つの入力として供給さ
れ、このデータ信号周波数の1/2の周波数の第1のク
ロック信号が他方の入力として供給される排他的ORゲ
ートと、アキュムレータと、クロック発生器とを具備
し、前記排他的ORゲートの出力が一定数のデータ信号
サイクルにわたって前記アキュムレータに供給され、前
記アキュムレータが前記データ信号及び第1のクロック
信号の相対位相に関係した数を発生し、この数が前記ク
ロック発生器に供給され、前記クロック発生器が前記数
に依存して前記データ信号のサンプリングをクロック同
期するために使用される、前記データ信号周波数の第2
のクロック信号の位相を調整することを特徴とするクロ
ック位相同期化回路。 - 【請求項2】 前記データ信号はテレテキスト信号であ
る請求項1に記載の同期化回路。 - 【請求項3】 状態ロギング手段が設けられ、該状態ロ
ギング手段は、前記排他的ORゲートに供給される前記
データ信号及び第1のクロック信号を比較してそれら間
の位相差が±90°の範囲内であるか否かを指示する出
力を発生する請求項1又は2に記載の同期化回路。 - 【請求項4】 前記第2のクロック信号の位相は前記数
及び前記状態ロギング手段の出力に依存して調整される
請求項3に記載の同期化回路。 - 【請求項5】 前記アキュムレータに第3のクロック信
号が供給され、前記アキュムレータは、クロックパルス
を受信し、かつ前記排他的ORゲートからの信号が高レ
ベルであるとき毎に、そのカウントを1だけ増加させ、
また、クロックパルスを受信し、かつ前記排他的ORゲ
ートからの信号が低レベルであるとき毎に、そのカウン
トを1だけ減少させる請求項1〜4のいずれかに記載の
同期化回路。 - 【請求項6】 前記データ信号は6.9375MHzの
周波数を有し、前記第3のクロック信号は55.5MH
zの周波数を有する請求項5に記載の同期化回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9322609.0 | 1993-11-02 | ||
GB9322609A GB2283625A (en) | 1993-11-02 | 1993-11-02 | Clock synchronisation |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07221634A true JPH07221634A (ja) | 1995-08-18 |
Family
ID=10744536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6292398A Pending JPH07221634A (ja) | 1993-11-02 | 1994-11-01 | クロックの同期化 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0651516A1 (ja) |
JP (1) | JPH07221634A (ja) |
KR (1) | KR950016272A (ja) |
GB (1) | GB2283625A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2856534A1 (fr) * | 2003-06-20 | 2004-12-24 | St Microelectronics Sa | Circuit de reception de teletexte |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1262878A (en) * | 1969-06-23 | 1972-02-09 | Marconi Co Ltd | Improvements in or relating to phase discriminating circuits |
US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
FR2564664B1 (fr) * | 1984-05-15 | 1993-06-18 | Adam Pierre | Dispositif de recuperation d'un signal periodique |
NL8401629A (nl) * | 1984-05-22 | 1985-12-16 | Philips Nv | Elektrische schakeling met een faseregelkring. |
US5068628A (en) * | 1990-11-13 | 1991-11-26 | Level One Communications, Inc. | Digitally controlled timing recovery loop |
-
1993
- 1993-11-02 GB GB9322609A patent/GB2283625A/en not_active Withdrawn
-
1994
- 1994-09-19 EP EP94306828A patent/EP0651516A1/en not_active Withdrawn
- 1994-11-01 KR KR1019940028499A patent/KR950016272A/ko not_active Application Discontinuation
- 1994-11-01 JP JP6292398A patent/JPH07221634A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
GB9322609D0 (en) | 1993-12-22 |
EP0651516A1 (en) | 1995-05-03 |
KR950016272A (ko) | 1995-06-17 |
GB2283625A (en) | 1995-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0311972B1 (en) | Auto-threshold / adaptive equalizer | |
US4575860A (en) | Data clock recovery circuit | |
US5539355A (en) | Frequency-shift-keying detector using digital circuits | |
US6137850A (en) | Digital bit synchronizer for low transition densities | |
US4301417A (en) | Quadriphase differential demodulator | |
US6701140B1 (en) | Digital receive phase lock loop with cumulative phase error correction and dynamically programmable correction rate | |
US5717728A (en) | Data/clock recovery circuit | |
CA1278833C (en) | Synchronizing clock signal generator | |
EP0162505B1 (en) | Arrangement for generating a clock signal | |
US5036525A (en) | Adaptive equalizer | |
EP0056649B1 (en) | Digital signal receiver | |
US4423520A (en) | Quantization circuit for image data transmission system | |
US4672329A (en) | Clock generator for digital demodulators | |
EP1006660B1 (en) | Clock reproduction and identification apparatus | |
US4362997A (en) | Quadriphase differential demodulator | |
JPH07221634A (ja) | クロックの同期化 | |
US5479456A (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
US4415933A (en) | Carrier wave recovery circuit | |
US3626306A (en) | Automatic baud synchronizer | |
EP0625837A2 (en) | Automatic false synchronization correction mechanism for biphase-modulated signal reception | |
EP0594246B1 (en) | Data processing circuit | |
JPS596102B2 (ja) | 搬送波再生回路 | |
JPH04357730A (ja) | シリアル伝送の同期化装置 | |
JP2514819B2 (ja) | 搬送波再生装置 | |
JPH04119737A (ja) | データ復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
A977 | Report on retrieval |
Effective date: 20070201 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080107 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20080305 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080407 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080501 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |