JPS5919464B2 - パタ−ン認識装置 - Google Patents

パタ−ン認識装置

Info

Publication number
JPS5919464B2
JPS5919464B2 JP55076798A JP7679880A JPS5919464B2 JP S5919464 B2 JPS5919464 B2 JP S5919464B2 JP 55076798 A JP55076798 A JP 55076798A JP 7679880 A JP7679880 A JP 7679880A JP S5919464 B2 JPS5919464 B2 JP S5919464B2
Authority
JP
Japan
Prior art keywords
coordinate
pad
register
pattern
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55076798A
Other languages
English (en)
Other versions
JPS572539A (en
Inventor
哲男 肥塚
雅人 中島
雄史 稲垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55076798A priority Critical patent/JPS5919464B2/ja
Publication of JPS572539A publication Critical patent/JPS572539A/ja
Publication of JPS5919464B2 publication Critical patent/JPS5919464B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0107Ytterbium [Yb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

【発明の詳細な説明】 本発明はパターン認識方式に関し、特にオリジナルパタ
ーンが例えば四角形や円形、三角形等の単純パターンで
あるときに、その一部に切欠部が存在する場合でもオリ
ジナルパターンの中心位置を認識できるようにしたパタ
ーン認識方式に関するものである。
例えば第1図に示す如く、ICチップ1をりードフレー
ム2に組込む場合、ICチップ1を電気的にテストし、
そのあとでリードフレーム2にICチップ1を固着し、
それから工Cチップ上に設けられたパッド3−0、3−
1・・・・・・3−nとリードフレームに設けられた端
子4−0、4−1・・・・・・4−nとをAU線5でワ
イヤボンデングすることが行なわれる。
そしてこのワイヤボンディングを自動的に行なうために
はICチップ上に設けられたパッド3−0、3−1・・
・・・・の装置とリードフレーム上の端子4−0、4−
1の位置とを正確に自動ワイヤボンディング装置が認識
する必要がある。この場合、リードフレーム2は一定の
状態で自動的に送出されるので、その端子4−0、4−
1は比較的正確に位置合せされているが、ICチップ1
をリードフレーム2に固着する精度が低く、たて、横、
回転などのずれがありチップ上のパッド3−0、3−1
、・・・、3−nを正確に認識する必要がある。このた
めに従来は、(1)パッドのオリジナルパタ・ −ンを
辞書としてメモリに格納しておくとともに、パッドの画
像信号をこの辞書と比較して一致点を検出し、パッドの
位置ずれやICチップの傾き等を検出することが行なわ
れたが、これは辞書を必要とするために大容量のメモリ
を必要とすることj と、また一致点を検出するまでの
比較回数がかなり多いので位置検出が遅いという問題点
がある。
このために、(2)辞書を使用せずにパット位置の検出
を行なうことが考えられるが、パッドの形状が後述する
ように正確な四辺形や円形等でない場合フ が存在する
ためパッドとして認識されないことが存在する。即ち工
Cチップはそれがリードフレーム上に固着される前に電
気的なテストを受ける。このためにパツドにプローブが
あてられてこのプローブによるプローブ跡が生じ、パツ
ド3には例えば第2図イ,口,ハに示す如く、一部分が
欠けて四辺形の一部が損傷したり、円形欠部が生じたり
して、いわゆるプローブ跡6が存在する。そのためにパ
ツド部分が変形し、パツドとして認識されなかつたりま
たパツドの中心位置を正しく検出することが困難であつ
た。したがつて本発明はこのように辞書を使用しないで
パツドの位置を検出する場合にプローブ跡が存在しても
そのパツドの中心位置を正確に認識できるようにしたパ
ターン認識方式を提供することを目的とするものであつ
て、そのために本発明におけるパターン認識方式では、
予じめ形状と大きさの定められているパターンを光学的
に観測し、得られた観測パターン信号にもとづき、上記
パターンの中心位置を検出するパターン認識方式におい
て上記観測パターン信号にもとづいて該観測パターンの
外接四辺形を求め、該外接四辺形の中心位置を上記観測
パターンの中心位置と認識するようにしたことを特徴と
する。
本発明を詳述するに先立ち、本発明の原理を第3図およ
び第4図にもとづき説明する。
第3図に示す如く、リードフレーム2にICチツプ1を
固着するとき、多少傾斜して所定位置よりずれてICチ
ツプ1が固着されることが多い。
したがつてこの状態でICチツプ1上のパツドを例えば
工業用TVカメラ等でスキヤンする場合には、第4図の
実線で示す如く、パツド3が角度θだけ傾斜して存在す
ることになる。そしてこのパツド3にはテストの際に付
与されたプローブ跡6が存在している。本発明において
はこのパツド3の外接四辺形EFGHを作成しその中心
点0をパツド3の中心点として認識するように構成する
。このために、パツド3を走査してその頂点A,B,C
′Dの各座標(XaFya)F(XbラYb)ラ(Xc
′Yc)および(Xd,yd)を求め、そのx座標の最
小値Xaと最大値XOおよびy座標の最小値島と最大イ
而′dにより形成されたE(Xa,yd),F(Xa,
yb),G(XO,yb),H(XO,yd)により、
上記パツド3の外接四辺形EFGHを形成させるもので
ある。このようにして得た外接四辺形EFGHの中心点
0(XO,yO)は) Xa+Xcyb+YdX,
.。
.V,.:で得ることができ、これはパツド3の中心点
と一致するものである。
以下本発明の一実施例を第5図乃至第7図にもとづき説
明する。
第5図は本発明の一実施例構成を示し、第6図はその動
作説明図、第7図は傾斜角θを測定する場合の説明図で
ある。
図中、7は2値化回路、8はXアドレスカウンタ、9は
Yアドレスカウンタ、10は外接四辺形作成部、11は
X座標ミニマムレジスタ、12はX座標マキシマムレジ
スタ、13は第1比較回路、14は第2比較回路、15
はY座標ミニマムレジスタ、16はY座標マキシマムレ
ジスタ、17は第3比較回路、18は第4比較回路であ
る。
2値化回路7は、例えば工業用TVカメラにより伝達さ
れた画像信号を基準電圧と比較することにより、伝達さ
れた信号がパツドに対するものか否かを識別し、パツド
に対するものを例えば「1」として2値化するものであ
る。
Xアドレスカウンタ8は走査位置のX座標を示すもので
あつて、X方向に対する走査開始とともにサンプルクロ
ツクを計数してそのX座標値を示すものである。
Yアドレスカウンタ9は走査位置のY座標を示すもので
あつて、Xアドレスカウンタ8がある走査線についてそ
のX方向の走査を終え次の走査線に対する走査を開始す
る前に発生するキャリーを計数することによりY座標値
を示すことができる。
外接四辺形作成部10は、パツドに外接する四辺形を作
成するものであつてX座標ミニマムレジスタ11、X座
標マキシマムレジスタ12、Y座標ミニマムレジスタ1
5、Y座標マキシマムレジスタ16、第1比較回路13
、第2比較回路14、第3比較回路17および第4比較
回路18を具備している。X座標ミニマムレジスタ11
にはパツドのX座標のうち最小値がセツトされ、X座標
マキシマムレジスタ12にはパツドのX座標のうち最大
値がセツトされ、Y座標ミニマムレジスタ15にはパツ
ドのY座標のうち最小値がセツトされ、そしてY座標マ
キシマムレジスタ16にはパツドのY座標のうち最大値
がセツトされるものである。これらX座標およびY座標
の最大値、最小値にもとづき外接四辺形を得ることがで
きる。第1比較回路13はXアドレスカウンタ8から伝
達されたX座標値がX座標ミニマムレジスタ11にセツ
トされているX座標値よりも大きいか小さいかを比較し
て、小さい場合にこれをX座標ミニマムレジスタ11に
セツトするよう動作するものである。
第2比較回路14はXアドレスカウ !ンタ8から伝達
されたX座標値がX座標マキシマムレジスタ12にセツ
トされているX座標値よりも大きいか小さいかを比較し
て、大きい場合にこれをX座標マキシマムレジスタ12
にセツトするように動作するものである。同様に第3比
較回路17はYアドレスカウンタ9から伝達されたY座
標値がY座標ミニマムレジスタ15にセツトされている
Y座標よりも小さい場合にこれをY座標ミニマムレジス
タ15にセツトし、第4比較回路18はYアドレスカウ
ンタ9から伝達されY座標値がY座標マキシマムレジス
タ16にセツトされているY座標値よりも小さい場合に
これをY座標マキシマムレジスタ16にセツトするよう
動作するものである。いま第6図において、上方より走
査を開始して、走査がY座標Ydの位置の走査を行つて
パツド3の点Dに達したとき、第5図の2値化回路7は
「1」を出力し、外接四辺形作成部10に印加する。
これにより第1比較回路13、第2比較回路14、第3
比較回路17および第4比較回路18が動作して、その
ときのXアドレスカウンタ8およびYアドレスカウンタ
9から伝達されたX座標値XdおよびY座標値Ydと、
X座標値ミニマムレジスタ11、X座標マキシマムレジ
スタ12、Y座標ミニマムレジスタ15およびY座標マ
キシマムレジスタ16にセツトされた座標値と比較する
が、この場合にはいまだ何もセツトされていないので、
xアドレスカウンタ8から伝達されたX座標値!がその
ままX座標ミニマムレジスタ11およびX座標マキシマ
ムレジスタ12にセツトされ、またYアドレスカウンタ
9から伝達されたY座標値Ydがそのまま座標ミニマム
レジスタ15およびY座標マキシマムレジスタ16にセ
ツトされる。次の走査においてパツト3の点P1に達し
たとき2値化回路Tは「1」を出力し、点P2において
2値化回路7は「0]を出力する。そしてこの2値化回
路7から出力された「1]が外接四辺形作成部10に伝
達されている間、第1比較回路13はXアドレスカウン
タ8から伝達されたX座標値とフX座標ミニマムレジス
タ11にセツトされたX座標値Xdとを比較する。
すなわち点P,においてXアドレスカウンタ8はX座標
値としてXPlをカウントしているので、第1比較回路
13はこのXPlと上記Xdを比較する。この結果XP
lくXdであるので第1比較回路13はX座標ミニマム
レジスタ11に対してストローブ信号を印加し、Xアド
レスカウンタ8から伝達されている上記Xp,をX座標
ミニマムレジスタ11にセツトする。また第2比較回路
14は上記Xp,とXdを比較するがXPlくXdであ
るので、X座標マキシマムレジスタ12にはこのXdが
セツトされたままである。そして第3比較回路17では
Yアドレスカウンタ9から伝達されたY座標値YPlと
Y座標ミニマムレジスタ15にセツトされたY座標値Y
dとを比較する。このときYp,くYdであるので第3
比較回路17はY座標ミニマムレジスタ15に対してス
トローブ信号を印加し、Yアドレスカウンタ9から伝達
されている上記Y,,をY座標ミニマムカウンタ15に
セツトする。このとき第4比較回路18でも上記YPl
とYdを比較するがYPlくYdであるのでY座標マキ
シマムレジスタ16にセツトされたY座標Ydはセツト
されたままである。パツド3に対する走査が点P1から
点P2に対して進むにつれて第1比較回路13、第2比
較回路14、第3比較回路17および第4比較回路18
は上記の如き制御を行なう。
この結果点P2まで走査が行なわれたとき、X座標ミニ
マムレジスタ11にはXPlがセツトされ、x座標マキ
シマムレジスタ12にはXP2がセツトされ、Y座標ミ
ニマムレジスタ15にはYp,がセツトされ、Y座標マ
キシマムレジスタ16にはYdがセツトされる。このよ
うな走査がパツド3に対して完了されたとき、X座標ミ
ニマムレジスタ11にはXaがセツトされ、X座標マキ
シマムレジスタ12にはXOがセツトされ、Y座標ミニ
マムレジスタ15にはYbがセツトされ、Y座標マキシ
マムレジスタ16にはYdがセツトされる。そしてこの
結果パツドの中心点0が座標位置として(中,中)を得
ることができる。
また、これらの座標値によりパツド3の傾き、すなわち
チツプの傾きを算出することができる。
これを第7図について説明する。いま、パツド3の傾き
をθとし、パツド3の辺AB,DCの長さをa1辺BC
,ADの長さをbとする。
この場合、上記aおよびbは既知の値である。第7図よ
り、FB=Asinθ,BG=BcOsθであり、FB
+BG=FG=XO−Xaである。
また、EA=Bsinθ,AF=AcOsθであり、E
A+AF=EF=Yd−Ybである。上記(1)と(2
)より となる。
この(3)式よりパツド3の傾きθを求めることができ
る。
本発明の他の実施例を第8図および第9図にもとづき説
明する。
第8図において、パツドyを走査した結果得られた2値
化データが、シフトレジスタある2いはマトリクス等の
メモリ19に一旦保持される。
この場合パツドぎにはプローブ跡σが存在する状態を示
す。メモリ19にパツド走査信号がセツトされ終ると、
読出制御回路20は、第9図に示すフローチヤートにし
たがつた制御を行なう。まず、起動に際して読出制御回
路20のX座標アドレスレジスタ21およびY座標アド
レスレジスタ22は、いずれも走査制御部23によりO
にセツトされる。
つまりメモ1川9の原点(XO,yO)より読出が開始
される。この原点にパツドyの画像信号が検出されれば
、これが外接四辺形を構成するX座標のミニマム値X1
になるのでこれが出力されることになる。しかしこの場
合にはパツドざの画像信号は存在しないので、今度はこ
のY座標に入力されている値がメモリ19のY座標のマ
キシマムYnlaXか否か判別される。原点から走査が
始められるとき、起動時におけるこの判別結果はNOで
あり、走査制御部23はY座標アドレスレジスタ22に
セツトされた値を+1する。そして再びパツドざの画像
信号が存在するか否か、またこの値がy−Rrlaxで
あるか否かを判別して、Y座標アドレスレジスタ22に
セツトされた値は順次十1される。そしてYmaxにセ
ツトされたあとでパツトぎの画像信号の存在を判別され
、次いでYrnaxか否かを判別されたとき、Ynla
Xがセツトされていることがわかるので、今度はそのと
きのX座標アドレスレジスタ21にセツトされている値
がメモl川9のX座標のマキシマム値Y.rnaxか否
か判別される。この判別結果がNOであれば走査制御部
23はX座標アドレスレジスタ21にセツトされた値を
+1し、Y座標アドレスレジスタ22を0にセツトし、
同様の制御を行なうものである。このようにしてX点が
検出されたとき、そのときのX座標アドレスレジスタ2
1にセツトされた値X,が出力レジスタ24に出力され
る。このX1が出力されたあと、同様なスキヤンが行な
われるが、このとき今度はパツドyの画像信号がなくな
る点が検索することによりX2を求めることができる。
勿論、上記X1が得られたあとは、逆にx一Xrnax
よりそのX座標アドレス値を減じながら走査することに
より、上記X2を求めることができる。このようなこと
をYl,y2を求める場合にも行なうことにより、外接
四辺形の検出に必要なX,,X2,yl,y2の値を出
力レジスタ24に出力することができる。
メモI川9を使用する場合には、パツドyから離れた位
置にノイズが存在するような場合でも、パツドyの画像
信号の面積を算出することにより、この離れた位置の信
号がノイズであるか否か正確に判別することが可能にな
る。
次に第10図にもとづき本発明をICチツプのワイヤボ
ンデイングに使用した場合について具体的に説明する。
いま移動ステージ29上にICチツプが固着されたリー
ドフレーム2を装着後、例えば工業用TVカメラ27に
よりこのリードフレーム2を走査し、これにより得られ
た画像信号を2値化回路7に伝達する。
このとき上記工業用カメラ27における水平同期信号お
よび垂直同期信号が画像サンプル制御回路26に印加さ
れ、画像をどのような単位でサンプルするかを決めるサ
ンプルクロツクを発生する。そしてまたこの工業用TV
カメラ27から出力された画像信号は2値化回路7によ
り、上記の如く、パツドに関する信号に関して「1」ま
たは「O」に2値化されたあとで、外接四辺形作成回路
25によりそのパツドに対する外接四辺形の各頂点の座
慄が得られる。そしてこれらの値が位置算出部・ステー
ジ移動部28に伝達される。そしてこれらの値からパツ
ドの中心点の座標およびIC−!ツプの傾きが算出され
ることになり、これによりリードフレーム2におけるI
Cチツプの位置づれが正確に検出できるので、これに応
じてステージ移動部28は移動ステージ29を移動して
、ワイヤボンダ30により正確にワイヤボンデイングで
きる状態にリードフレーム2の位置制御を行なう。以上
説明の如く、本発明によればオリジナルパターンに一部
欠陥部分があつた一ゆ、一また傾斜している場合でも、
これを高速に判別してその中心位置を正確に認識するこ
とができる。
なお上記説明ではパツドの形状が四角形の場合について
説明したが、円形や三角形等の場合も同様にしてその中
心位置を求めることができるものであり、本発明は上記
実施例のみに限定されるものではない。
【図面の簡単な説明】
第1図はICチツプをリードフレームに組込んだ図面、
第2図はパツドに存在するプローブ跡の説明図、第3図
はICチツプをリードフレームに組込んだときの問題の
説明図、第4図は本発明の動作原理説明図、第5図は本
発明の一実施例構成図、第6図はその動作説明図、第7
図は傾斜角を測定する場合の動作説明図、第8図は本発
明の他の実施例構成図、第9図はその動作を説明するフ
ローチヤート、第10図は本発明を使用したワイヤボン
デイング装置である。 図中、1はCチツプ、2はリードフレーム、3はパツド
、5はAU線、6はプローブ跡、7は2値化回路、8は
Xアドレスカウンタ、9はYアドレスカウンタ、10は
外接四辺形作成回路、11はX座標ミニマムレジスタ、
12はX座標マキシマムレジスタ、13は第1比較回路
、14は第2比較回路、15はY座標ミニマムレジスタ
、16はY座標マキシマムレジスタ、17は第3比較回
τ 路、18は第4比較回路、19はメモリ、20は読
出制御回路、21はX座標アドレスレジスタ、22はY
座標アドレスレジスタ、23は走査制御部、24は出力
レジスタ、25は外接四辺形作成回路、26は画像サン
プル制御回路、27は工業9用TVカメラ、28は位置
算出部、ステージ移動部、29は移動ステージ、30は
ワイヤボンダをそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 1 予め形状と大きさの定められているパターンを光学
    的に観測し、得られた観測パターン信号にもとづき、上
    記パターンの中心位置を検出するパターン認識方式にお
    いて、上記観測パターン信号にもとづいて該観測パター
    ンの外接四辺形を求め、該外接四辺形の中心位置を上記
    観測パターンの中心位置と認識するようにしたことを特
    徴とするパターン認識方式。 2 上記パターンは半導体デバイスのボンディングパッ
    ドであることを特徴とする特許請求の範囲第1項記載の
    パターン認識方式。
JP55076798A 1980-06-06 1980-06-06 パタ−ン認識装置 Expired JPS5919464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55076798A JPS5919464B2 (ja) 1980-06-06 1980-06-06 パタ−ン認識装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55076798A JPS5919464B2 (ja) 1980-06-06 1980-06-06 パタ−ン認識装置

Publications (2)

Publication Number Publication Date
JPS572539A JPS572539A (en) 1982-01-07
JPS5919464B2 true JPS5919464B2 (ja) 1984-05-07

Family

ID=13615658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55076798A Expired JPS5919464B2 (ja) 1980-06-06 1980-06-06 パタ−ン認識装置

Country Status (1)

Country Link
JP (1) JPS5919464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080546A1 (en) * 2005-01-27 2006-08-03 Ssd Company Limited Tilt detection method and entertainment system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS607308A (ja) * 1983-06-28 1985-01-16 Nec Corp 宛名窓検出装置
JPH0629694B2 (ja) * 1984-08-30 1994-04-20 新明和工業株式会社 位置ずれ補正方法
ES2171432T3 (es) * 1993-12-10 2002-09-16 Ricoh Kk Aparato y metodos para reconocer una imagen especifica a partir de una señal de imagen de entrada.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006080546A1 (en) * 2005-01-27 2006-08-03 Ssd Company Limited Tilt detection method and entertainment system

Also Published As

Publication number Publication date
JPS572539A (en) 1982-01-07

Similar Documents

Publication Publication Date Title
US4450579A (en) Recognition method and apparatus
EP0413349A2 (en) Wire bonding inspecting apparatus
JPH11163047A (ja) 半導体装置の製造方法及びその装置
KR19990036608A (ko) 웨이퍼의 측정정보작성방법 및 측정위치결정방법
US4645993A (en) Position control method
JPS5919464B2 (ja) パタ−ン認識装置
JPH1027839A (ja) ウェハの回転方向検出方法
JP3545558B2 (ja) ウェハの測定位置決定方法
JP3135063B2 (ja) 比較検査方法および装置
JPH0335108A (ja) リード位置認識装置
JP3579247B2 (ja) パターンの位置合わせ方法
JP3725993B2 (ja) 電子部品実装回路基板の検査方法及びその装置
JPH0658215B2 (ja) 半導体ウエハ上の被検査パターンの欠陥検査方法およびその装置
JP3447538B2 (ja) パターン検査方法
JPS62233746A (ja) チツプ搭載基板チエツカ
JP2568125B2 (ja) ボンディング装置のツールとカメラとのオフセット量検出機構並びにその方法
JP3452201B2 (ja) 部品実装装置
TWI807615B (zh) 高度檢測方法和高度檢測系統
JPH10227622A (ja) リードの検査方法及びリード検査装置
JP4150262B2 (ja) 部品認識方法及び装置
JPS63108736A (ja) ウエハプロ−バ装置
JP2871036B2 (ja) 画像処理装置
JPS60117699A (ja) 電子部品の認識装置
JP2686606B2 (ja) テンプレート登録方法
JPH0523502B2 (ja)