JPS59194523A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS59194523A JPS59194523A JP58068595A JP6859583A JPS59194523A JP S59194523 A JPS59194523 A JP S59194523A JP 58068595 A JP58068595 A JP 58068595A JP 6859583 A JP6859583 A JP 6859583A JP S59194523 A JPS59194523 A JP S59194523A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- current
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、電流出力形の増幅回路に係り、特に電源電
圧の変動に対して出力電流の直流成分を一定に制御する
ようにしたものに関する。
圧の変動に対して出力電流の直流成分を一定に制御する
ようにしたものに関する。
周知のように、従来の電流出力形の増幅回路は、第１図
に示すように構成されている。すなわち、定電流源１１
及びトランジスタＱ、、Ｑ、よりなる回路がバイアス電
圧生成回路１１を構成するもので、トランジスタＱ＝
、 Ｑ２のベース−エミッタ間電圧をそれぞれｖｎｇと
すると、第１図中Ａ点には２ＶＢＥなる一定のバイアス
電圧が発生されるものである。そして、このバイアス電
圧生成回路１１かう出力されるバイアス電圧２Ｖｎｇは
、抵抗Ｒ０を介して、一対のトランジスタＱ、、Ｑ、及
び定電流源Ｉ、よりなる差動回路１２に印加される。ま
た、との差動回路１２の一方の入力端、つまりトランジ
スタＱ、のベースには、信号源１３からの出力信号が、
コンデンサＣ１を介して供給され又いる〇 そして、上記差動回路１２の出力は、トランジスタＱｓ
＋ Ｑａ よりなるカレントミラー回路１４を介し
て、トランジス、りＱ？ 、Ｑｓ及び定電流′？Ｊｏ′
Ｊ（ｉ ｓよりなる増幅器１５に供給され、該トランジ
スタＱ、のコレクタ電流力≦、出力電流として出力端子
１６に供給されるようになされている。
に示すように構成されている。すなわち、定電流源１１
及びトランジスタＱ、、Ｑ、よりなる回路がバイアス電
圧生成回路１１を構成するもので、トランジスタＱ＝
、 Ｑ２のベース−エミッタ間電圧をそれぞれｖｎｇと
すると、第１図中Ａ点には２ＶＢＥなる一定のバイアス
電圧が発生されるものである。そして、このバイアス電
圧生成回路１１かう出力されるバイアス電圧２Ｖｎｇは
、抵抗Ｒ０を介して、一対のトランジスタＱ、、Ｑ、及
び定電流源Ｉ、よりなる差動回路１２に印加される。ま
た、との差動回路１２の一方の入力端、つまりトランジ
スタＱ、のベースには、信号源１３からの出力信号が、
コンデンサＣ１を介して供給され又いる〇 そして、上記差動回路１２の出力は、トランジスタＱｓ
＋ Ｑａ よりなるカレントミラー回路１４を介し
て、トランジス、りＱ？ 、Ｑｓ及び定電流′？Ｊｏ′
Ｊ（ｉ ｓよりなる増幅器１５に供給され、該トランジ
スタＱ、のコレクタ電流力≦、出力電流として出力端子
１６に供給されるようになされている。
この場合、トランジスタＱ７のコレクタを圧（第１し１
中の）点の電圧）が、抵抗Ｒ２，Ｒ，及びコンデンサＣ
２Ａ＃の帰還用素子を介して、前記差動回路１２の他方
の入力端、つまりトランジスタＱ４のベースに負帰還さ
れているものである。
中の）点の電圧）が、抵抗Ｒ２，Ｒ，及びコンデンサＣ
２Ａ＃の帰還用素子を介して、前記差動回路１２の他方
の入力端、つまりトランジスタＱ４のベースに負帰還さ
れているものである。
ここで、舘１図中（ｔ３）点（増幅器１５の電圧出力端
）は、抵抗Ｒ４、トランジスタＱｏ乃至Ｑｌｌ及び定電
流源Ｉ、よりなる制御回路１７によって、４ｍ号源１３
が無信号出力状態にあるとき、電源端子１８に印加され
ている電源電圧（＋Ｖｃｃ ）の略１／２の直流電圧（
Ｖｏｔｒｒ （Ｄｏ ） ）になるように制御されてい
る。これは、信号源１３が信号出力状態にあるときに、
第１図中（ロ）点に発生される出力信号の振幅レベ／’
ｖｏｕ’ｒが最大限にとれるようにするためである。
）は、抵抗Ｒ４、トランジスタＱｏ乃至Ｑｌｌ及び定電
流源Ｉ、よりなる制御回路１７によって、４ｍ号源１３
が無信号出力状態にあるとき、電源端子１８に印加され
ている電源電圧（＋Ｖｃｃ ）の略１／２の直流電圧（
Ｖｏｔｒｒ （Ｄｏ ） ）になるように制御されてい
る。これは、信号源１３が信号出力状態にあるときに、
第１図中（ロ）点に発生される出力信号の振幅レベ／’
ｖｏｕ’ｒが最大限にとれるようにするためである。
すなわち、具体的に言えば、各トランジスタＱ、乃至Ｑ
１ｔのベース−エミッタ間電圧をそれぞれＶＢＥとする
と隼 トランジスタＱ１゜に流れる電流ＩＱｔ。は、 となり、トランジスタＱｔｏとＱｌｌとはカレントミラ
ー構成となされているので、トランジスタＱｓｓに流れ
る電流ＩＱｓｓも・ となる。また、トランジスタＱ４のベース電圧は、前述
したように２Ｖｎｇなので、抵抗Ｒ２に流れる電流■几
２は、 几２ となる。このため、 となり、結局 となる。ここで、 とすると、 とすることができるものである。
１ｔのベース−エミッタ間電圧をそれぞれＶＢＥとする
と隼 トランジスタＱ１゜に流れる電流ＩＱｔ。は、 となり、トランジスタＱｔｏとＱｌｌとはカレントミラ
ー構成となされているので、トランジスタＱｓｓに流れ
る電流ＩＱｓｓも・ となる。また、トランジスタＱ４のベース電圧は、前述
したように２Ｖｎｇなので、抵抗Ｒ２に流れる電流■几
２は、 几２ となる。このため、 となり、結局 となる。ここで、 とすると、 とすることができるものである。
また、信号源１３が無信号出力状態にあるとぎに、出力
端子１６に流れる′亀ηＣｌ０Ｌ］Ｔ（ＤＣ）つまりト
ランジスタＱ８のコレクタ電流は、トランジスタＱ７の
コレクタ電流と等しく、 となる。さらに、信号源１３が信号出力状態にあるとき
には、出力端子１６に流れる電流ｌ０ＴＪＴは１ となり、信号源１３の出力信号ＶＩＮをＩｏｔｒｒ Ｋ
ｇ換したときの変換コンダクタンスＧｍ Ｉｔよ、とな
る。
端子１６に流れる′亀ηＣｌ０Ｌ］Ｔ（ＤＣ）つまりト
ランジスタＱ８のコレクタ電流は、トランジスタＱ７の
コレクタ電流と等しく、 となる。さらに、信号源１３が信号出力状態にあるとき
には、出力端子１６に流れる電流ｌ０ＴＪＴは１ となり、信号源１３の出力信号ＶＩＮをＩｏｔｒｒ Ｋ
ｇ換したときの変換コンダクタンスＧｍ Ｉｔよ、とな
る。
しかしながら、上記のような従来の増幅回路では、上記
０式から明らかなように、出力電流の直流成分ｌ０１Ｊ
Ｔ（ＤＯ）が電源電圧＋Ｖｃｃに依存しているため、電
源電圧＋Ｖｃｃ が変動するとこれに伴って出力電流
ｌ０ＵＴ（Ｄｏ）が変動してしま（・、リップルリジェ
クションが悪化し、使用電源電圧の範囲も極めてせまい
ものとなってしまうという問題がある０ また、トランジスタＱ、のベース−コレクタ共通接続点
を図示しないコンデンサを介して接地させるようにすれ
は、リッノルリジェクションは同上するが、スタティッ
クな篭諒電圧変血Ｊに幻しては全く幼果のないものであ
る。
０式から明らかなように、出力電流の直流成分ｌ０１Ｊ
Ｔ（ＤＯ）が電源電圧＋Ｖｃｃに依存しているため、電
源電圧＋Ｖｃｃ が変動するとこれに伴って出力電流
ｌ０ＵＴ（Ｄｏ）が変動してしま（・、リップルリジェ
クションが悪化し、使用電源電圧の範囲も極めてせまい
ものとなってしまうという問題がある０ また、トランジスタＱ、のベース−コレクタ共通接続点
を図示しないコンデンサを介して接地させるようにすれ
は、リッノルリジェクションは同上するが、スタティッ
クな篭諒電圧変血Ｊに幻しては全く幼果のないものであ
る。
この蛇明は上配置情を馬慮してなされたもので、屯源′
屯圧の変動に無関係に出力電流の直流成分を一足に保持
し得る極めて良好な増幅回路を提供することを目的とす
る。
屯圧の変動に無関係に出力電流の直流成分を一足に保持
し得る極めて良好な増幅回路を提供することを目的とす
る。
すなわち・この発明は、入力信号が一方の入力端に供給
される差動回路と、この差動回路の出力に基づいて駆動
される増幅手段と、この増幅手段の出力を前記差動回路
の他方の入力端に帰還する帰還用素子と、電源′亀圧罠
基づいて駆動され前記帰還用素子に幻して前記増幅手段
の電圧出方端の電位を無人力信号時に前記電源−圧の略
１／２となす電流を供給する第１の制御手段とを有する
増幅回路において、前記電源電圧で駆動され前記第１の
制個１手段の出方電流に対応した電流を前記増幅手段の
電圧出方端に供給する第２の制御手段を具備し、前記電
源電圧の変動に無関係に前記増幅手段の電流出力端から
出力される電流の直流成分を一定にするようにしてなる
ことを特徴とするものである。
される差動回路と、この差動回路の出力に基づいて駆動
される増幅手段と、この増幅手段の出力を前記差動回路
の他方の入力端に帰還する帰還用素子と、電源′亀圧罠
基づいて駆動され前記帰還用素子に幻して前記増幅手段
の電圧出方端の電位を無人力信号時に前記電源−圧の略
１／２となす電流を供給する第１の制御手段とを有する
増幅回路において、前記電源電圧で駆動され前記第１の
制個１手段の出方電流に対応した電流を前記増幅手段の
電圧出方端に供給する第２の制御手段を具備し、前記電
源電圧の変動に無関係に前記増幅手段の電流出力端から
出力される電流の直流成分を一定にするようにしてなる
ことを特徴とするものである。
以下、この発明の一実施例について図面を参照して詳細
に説明する。第２図において、第１図と同一部分には同
一記号を符して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記トランジスタＱｔｔのベース
には、ＮＰＮ形のトランジスタＱ、２０ベースが接続さ
れている。
に説明する。第２図において、第１図と同一部分には同
一記号を符して示し、ここでは異なる部分についてのみ
説明する。すなわち、前記トランジスタＱｔｔのベース
には、ＮＰＮ形のトランジスタＱ、２０ベースが接続さ
れている。
このトランジスタＱｓｚのエミッタは接地され、コレク
タはＰＮＰ形のトランジスタＱ１３のコレクタに接続さ
れている。そして、このトランジスタＱ１ｓのベースは
該トランジスタＱ□３のコレクタに接続されるとともに
、他のＰＮＰ形のトランジスタＱ１４のベースに接続さ
れている。また、上記トランジスタＱＣｓ ＋ Ｑ１４
のエミッタは、共に前記電源端子１８に接続されている
。さらに、トランジスタＱ１４のコレクタは、前述した
増幅器１５の電圧出力端（第２図中β）点）に接続され
ている。
タはＰＮＰ形のトランジスタＱ１３のコレクタに接続さ
れている。そして、このトランジスタＱ１ｓのベースは
該トランジスタＱ□３のコレクタに接続されるとともに
、他のＰＮＰ形のトランジスタＱ１４のベースに接続さ
れている。また、上記トランジスタＱＣｓ ＋ Ｑ１４
のエミッタは、共に前記電源端子１８に接続されている
。さらに、トランジスタＱ１４のコレクタは、前述した
増幅器１５の電圧出力端（第２図中β）点）に接続され
ている。
そし℃、上記トランジスタＱ、２乃至Ｑ１４よりなる１
ｈ（］御回路１９を設けたことが、従来と異なる点であ
る。
ｈ（］御回路１９を設けたことが、従来と異なる点であ
る。
上記のような構成において、以下その動作を説明する０
まず、トランジスタＱ１゜を流れる電流ＩＱｒｏは、前
述したように、 となり、トランジスタＱ、。＊ Ｑｌｌ ＋ Ｑ１０及
びトランジスタＱ１３ ＊ Ｑ１０はそれぞれカレント
ミラー構成となされているので、トランジスタＱｓ１＊
Ｑ１４に流れる電流ＩＱｔｔ −ＩＱ１４も、 と１よる。まノと、トランジスタＱ４のベース電位は、
削沙したように２ＶＢＥなので、抵抗几２に流れる・屯
びｆＬ 、ＬＬも２（・↓ 、 となる。
まず、トランジスタＱ１゜を流れる電流ＩＱｒｏは、前
述したように、 となり、トランジスタＱ、。＊ Ｑｌｌ ＋ Ｑ１０及
びトランジスタＱ１３ ＊ Ｑ１０はそれぞれカレント
ミラー構成となされているので、トランジスタＱｓ１＊
Ｑ１４に流れる電流ＩＱｔｔ −ＩＱ１４も、 と１よる。まノと、トランジスタＱ４のベース電位は、
削沙したように２ＶＢＥなので、抵抗几２に流れる・屯
びｆＬ 、ＬＬも２（・↓ 、 となる。
ここで、第２図中（Ｃ）点における電流を考えると、
となり、結局
となる。ここで、
とすると、
となる。
一方、第２図中０３）点における電流を考えると、とな
り、結局 ・・・・・・・・・ ω となる。このため・土配■、■、■式よりＶＯ（ＩＴ（
Ｄｏ）＝ＴＶｃｃ−１−ＶＢＥ＋Ｒ２（１ＯＬＪ’ｌ”
（ＤＯ）−Ｉ３ ）となって、出力電流の直流成分１０
ＴＪＴ（Ｄｏ）が電源箱１圧十Ｖｃｃ Ｋ依存されな
くなるものである。
り、結局 ・・・・・・・・・ ω となる。このため・土配■、■、■式よりＶＯ（ＩＴ（
Ｄｏ）＝ＴＶｃｃ−１−ＶＢＥ＋Ｒ２（１ＯＬＪ’ｌ”
（ＤＯ）−Ｉ３ ）となって、出力電流の直流成分１０
ＴＪＴ（Ｄｏ）が電源箱１圧十Ｖｃｃ Ｋ依存されな
くなるものである。
なお、この実施例において、４６号源１３が４１号Ｕ」
力状態にあるときの解析は、概１図で説明したものと同
様である。
力状態にあるときの解析は、概１図で説明したものと同
様である。
したがって、上記実施例のような構成によれは、？ｊｈ
！ ４圧＋Ｖｃｃの変動に熱関係に出力電流の直流成
分１ｏｕＴ（Ｄｃ）を一定に保持することかでキ、リッ
プルリジェクションの向上及び使用１も。
！ ４圧＋Ｖｃｃの変動に熱関係に出力電流の直流成
分１ｏｕＴ（Ｄｃ）を一定に保持することかでキ、リッ
プルリジェクションの向上及び使用１も。
’７ｈ！ 電圧の範囲の拡大化を図ることかできるもの
である。
である。
第３図はこの発明の他の実施例を示すものである。すな
わち、抵抗Ｒ３、トランジスタ。１．。
わち、抵抗Ｒ３、トランジスタ。１．。
Ｑ＋ａ及びポル、流源ｌ、よりなる回路が前記制御回路
１７に対応し、トランジスタ。ｌ？乃至。、及び定電流
温工。よりなる回路が前記制御回路１９に対応するもの
である。そして、出力段トランジスタＱ２０ ’ｓ Ｑ
２１はプッシュプル構成となされている。
１７に対応し、トランジスタ。ｌ？乃至。、及び定電流
温工。よりなる回路が前記制御回路１９に対応するもの
である。そして、出力段トランジスタＱ２０ ’ｓ Ｑ
２１はプッシュプル構成となされている。
このような構成によれば、信号源１３の出力信号ＶＩＮ
がｒＯＪであれば出力端子１６に供給される電流ｌ０Ｉ
ＩＴ（ＤＣ）は「０」 に保持されるようになるもの
である。また、出力段トランジスタＱ２０ ＋ Ｑ２１
の出力を各別罠取り出すようにすれはＢ級の電流増幅回
路として用いることができる。
がｒＯＪであれば出力端子１６に供給される電流ｌ０Ｉ
ＩＴ（ＤＣ）は「０」 に保持されるようになるもの
である。また、出力段トランジスタＱ２０ ＋ Ｑ２１
の出力を各別罠取り出すようにすれはＢ級の電流増幅回
路として用いることができる。
なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。
したがって、以上詳述したようにこの発明によれば、電
源電圧の変動に無関係に出力電流の直流成分を一定に保
持し得る極めて良好な増幅回路を提供することができる
。
源電圧の変動に無関係に出力電流の直流成分を一定に保
持し得る極めて良好な増幅回路を提供することができる
。
第１図は従来の増幅回路を示す回路構成図、第２図はこ
の発明に係る増幅回路の一実施例を示す回路構成図、第
３図はこの発明の他の実施例を示す回路構成図である。 １１・・・バイアス電圧生成回路、１２・曳・差動回路
、１３・・・信号源、１４・・・カレントミラー回路、
１５・・・増幅器、１６・・・出力端子、１７・・・制
御回路、１８・・・電源端子、１９・・・制御回路。
の発明に係る増幅回路の一実施例を示す回路構成図、第
３図はこの発明の他の実施例を示す回路構成図である。 １１・・・バイアス電圧生成回路、１２・曳・差動回路
、１３・・・信号源、１４・・・カレントミラー回路、
１５・・・増幅器、１６・・・出力端子、１７・・・制
御回路、１８・・・電源端子、１９・・・制御回路。
Claims (1)
- 入力信号が一方、の入力端に供給される差動回路と、こ
の差動回路の出力に基づいて駆動される増幅手段と、こ
の増幅手段の出力を前記差動回路の他方の入力端に帰還
する帰還用紫子と、′に諒電圧に基づいて駆動され前記
帰還用累子に同して前記増幅手段の電圧出力端の電位を
無人力信号時に前記電源電圧の略１／２となす電流を供
給する第１の制御手段とを有する増幅回路において、前
記電源電圧で駆動され前記第１の制御手段の出力電流に
対応した電ＭＣを前記増幅手段の電圧出力端に供給する
第２の制御手段を具備し、前記電源電圧の変動に無胸係
に前記増幅手段の′畦流出力端から出力される電流の直
流成分を一定にするようにしてなることを特徴とする増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58068595A JPS59194523A (ja) | 1983-04-19 | 1983-04-19 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58068595A JPS59194523A (ja) | 1983-04-19 | 1983-04-19 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194523A true JPS59194523A (ja) | 1984-11-05 |
Family
ID=13378298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58068595A Pending JPS59194523A (ja) | 1983-04-19 | 1983-04-19 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105859B2 (ja) * | 1986-02-04 | 1994-12-21 | モトロ−ラ・インコ−ポレ−テッド | 平衡差動負荷 |
-
1983
- 1983-04-19 JP JP58068595A patent/JPS59194523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105859B2 (ja) * | 1986-02-04 | 1994-12-21 | モトロ−ラ・インコ−ポレ−テッド | 平衡差動負荷 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (ja) | ||
| JPS6119170B2 (ja) | ||
| GB1529068A (en) | Differential amplifier circuit | |
| US4475077A (en) | Current control circuit | |
| JPH02104113A (ja) | 電圧対電流変換器 | |
| US4935703A (en) | Low bias, high slew rate operational amplifier | |
| US4700144A (en) | Differential amplifier feedback current mirror | |
| US4723111A (en) | Amplifier arrangement | |
| JP3119215B2 (ja) | 差動アンプ | |
| GB2266021A (en) | Power amplifier with reduced non-linear distortion | |
| US5376897A (en) | Differential amplifier circuit providing high gain output at low power supply voltage | |
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| US3544882A (en) | Electric current range converting amplifier | |
| US5144259A (en) | Amplifier having a push-pull out-put stage | |
| JPS59194523A (ja) | 増幅回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JPH0454712A (ja) | 基準電圧源回路 | |
| US5467045A (en) | Integrator including an offset eliminating circuit and capable of operating with low voltage | |
| US3555442A (en) | Transistorized push-pull amplifier circuit utilizing dual bias supply | |
| JPH05102755A (ja) | 差動増幅器 | |
| US4356455A (en) | Amplifier | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| US4451798A (en) | Gain-controlled amplifier | |
| US5506536A (en) | Differential amplifier with exponential gain characteristic | |
| JPH0918248A (ja) | 高電圧演算増幅器 |