JPS59191926A - 時定数帰還型発振回路 - Google Patents
時定数帰還型発振回路Info
- Publication number
- JPS59191926A JPS59191926A JP6524483A JP6524483A JPS59191926A JP S59191926 A JPS59191926 A JP S59191926A JP 6524483 A JP6524483 A JP 6524483A JP 6524483 A JP6524483 A JP 6524483A JP S59191926 A JPS59191926 A JP S59191926A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- circuit
- inverter
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時定数回路により発振周波数が決定される時
定数帰還型発振回路に関するものである。
定数帰還型発振回路に関するものである。
従来より、インバータによる増幅回路と一時定数回路を
備えた時定数帰還型発振回路によって所望の周波数の信
号を得ることが行なわれ、色々な電子装置に有効に用い
られている。
備えた時定数帰還型発振回路によって所望の周波数の信
号を得ることが行なわれ、色々な電子装置に有効に用い
られている。
たとえば、電子時計等においては、ＲＣ時定数回路の抵
抗部分に温度特性を有するサーミスタや拡散抵抗を用い
て一温度によって変化する周波数信号を得、ＬＣＤや水
晶発振回路の温度補償に利用したり、温度計付きの電子
時計としたりといったことが行なわれていた。
抗部分に温度特性を有するサーミスタや拡散抵抗を用い
て一温度によって変化する周波数信号を得、ＬＣＤや水
晶発振回路の温度補償に利用したり、温度計付きの電子
時計としたりといったことが行なわれていた。
しかし、こういった電子時計等の小型電子装置は、小型
の電池をエネルギー源としているため、消費電流を低く
抑える必要があり、時定数回路のようにほとんどの場合
中間的な電位を出力するような回路がインバータに接続
されろと、インバータの貫通電流が非常に大きくなって
しまい１問題となっていたのである。
の電池をエネルギー源としているため、消費電流を低く
抑える必要があり、時定数回路のようにほとんどの場合
中間的な電位を出力するような回路がインバータに接続
されろと、インバータの貫通電流が非常に大きくなって
しまい１問題となっていたのである。
第１図は、従来より用いられている時定数帰還型発振回
路の構成を示す回路図である。１はＲＣ時定数回路で、
キャパシター１ａ及び１ｂとＰウェル抵抗１Ｃとにより
構成され、これらの一方の端子は互いに接続されている
。２は前記ＲＣ時定数回路１のＰウェル抵抗１Ｃのもう
一方の端子に電圧を印加するためのインバータ、６は前
記ＲＣ時定数回路１のキャパシター１３のもう一方の端
子と前記インバータ２に電圧を印加するためのインバー
タ、４は前記Ｒ−Ｃ時定数回路１がらの信号を反転増幅
して前記インバータ乙に印加するためノインハータであ
る。また−前記キャパシター１ｂのもう一方の端子はＶ
ｄｄに接続されている。
路の構成を示す回路図である。１はＲＣ時定数回路で、
キャパシター１ａ及び１ｂとＰウェル抵抗１Ｃとにより
構成され、これらの一方の端子は互いに接続されている
。２は前記ＲＣ時定数回路１のＰウェル抵抗１Ｃのもう
一方の端子に電圧を印加するためのインバータ、６は前
記ＲＣ時定数回路１のキャパシター１３のもう一方の端
子と前記インバータ２に電圧を印加するためのインバー
タ、４は前記Ｒ−Ｃ時定数回路１がらの信号を反転増幅
して前記インバータ乙に印加するためノインハータであ
る。また−前記キャパシター１ｂのもう一方の端子はＶ
ｄｄに接続されている。
この従来の時定数帰還型発振回路は次のように動作する
。
。
インバータ乙の出力信号レベルが低電位すなわち０“レ
ベルにあるとき、インバータ２の出方信号レベルは゛１
″レベルにあり、前記Ｐウェル抵抗ＩＣを通路として前
記キャパシター１ａ及び１ｂが正極性に充電される。前
記Ｐウェル抵抗と前記キャパシター１ａおよび１ｂの接
続点の電位をＶｌとすると−■１は徐々に電位が上がり
、やがてインバータ４の遷移点に達する。
ベルにあるとき、インバータ２の出方信号レベルは゛１
″レベルにあり、前記Ｐウェル抵抗ＩＣを通路として前
記キャパシター１ａ及び１ｂが正極性に充電される。前
記Ｐウェル抵抗と前記キャパシター１ａおよび１ｂの接
続点の電位をＶｌとすると−■１は徐々に電位が上がり
、やがてインバータ４の遷移点に達する。
この結果、インバータ２〜４が反転し一前記インバータ
６の出力信号レベルが“ＩＩ＋ レベルトナリ、前記イ
ンバータ２の出力信号レベルが゛′０″レベルトなって
、瞬間的に前記キャパシター１ａの電荷が前記キャパシ
ター１ｂに移動し、■１がほぼＶｄｄのレベルＷなり、
今度は前記Ｐウェル抵抗１Ｃを通路として前記キャパシ
ター１８が負極性に充電され一前記キャパシター１ｂが
放電されろことになる。
６の出力信号レベルが“ＩＩ＋ レベルトナリ、前記イ
ンバータ２の出力信号レベルが゛′０″レベルトなって
、瞬間的に前記キャパシター１ａの電荷が前記キャパシ
ター１ｂに移動し、■１がほぼＶｄｄのレベルＷなり、
今度は前記Ｐウェル抵抗１Ｃを通路として前記キャパシ
ター１８が負極性に充電され一前記キャパシター１ｂが
放電されろことになる。
この結果、■１の電位が徐々に下がって、やがてインバ
ータ４の遷移点に達し、前記インバータ２〜４が反転し
、瞬間的に前記キャパシター１８と前記キャパシター１
ｂとの間で電荷の移動が行なわれ、再び■１の電位がほ
ぼＶｓｓレベルとなって、前述し１こ動作が繰り返され
る。
ータ４の遷移点に達し、前記インバータ２〜４が反転し
、瞬間的に前記キャパシター１８と前記キャパシター１
ｂとの間で電荷の移動が行なわれ、再び■１の電位がほ
ぼＶｓｓレベルとなって、前述し１こ動作が繰り返され
る。
第２図は−この従来の時定数帰還型発振回路の■１の波
形と前記インバータ乙の出力信号Ｖｏｕｔの波形及びこ
の時定数帰還型発振回路全体の消費電流■１の様子を示
すタイムチャートである。図のように一消費電流■１が
非常に大きく、このうちキャパシターの充放電のための
電流はほんの僅かであり、はとんどはインバータ４を始
めとするインバータ群の貫通電流である。これは、Ｖｌ
が徐々に変化する信号であるためであるが、従来−この
貫通電流を少なくするために、前記インバータ４のチャ
ネル幅を小さくしてチャネル長を延ばし、すなわちＷ／
Ｌを小さくしていたが、前記インバータ２および乙のＷ
／Ｌを小さくオろことが出来ない場合があり、どうして
も大きな貫通電流を避けることが出来なかった。
形と前記インバータ乙の出力信号Ｖｏｕｔの波形及びこ
の時定数帰還型発振回路全体の消費電流■１の様子を示
すタイムチャートである。図のように一消費電流■１が
非常に大きく、このうちキャパシターの充放電のための
電流はほんの僅かであり、はとんどはインバータ４を始
めとするインバータ群の貫通電流である。これは、Ｖｌ
が徐々に変化する信号であるためであるが、従来−この
貫通電流を少なくするために、前記インバータ４のチャ
ネル幅を小さくしてチャネル長を延ばし、すなわちＷ／
Ｌを小さくしていたが、前記インバータ２および乙のＷ
／Ｌを小さくオろことが出来ない場合があり、どうして
も大きな貫通電流を避けることが出来なかった。
つまり、時定数帰還型発振回路を温度検出等に利用しよ
うとすると− ＲＣ時定数に対するインバータの影響を
除去しなげればならず、そのためにはインバータとくに
前記インバータ２及び乙のＷ／Ｌを大きくしてＯＮ抵抗
を前記Ｐウェル抵抗１Ｃに対して相対的に無視できる位
の小さな値にしておかなければならなかったからである
。
うとすると− ＲＣ時定数に対するインバータの影響を
除去しなげればならず、そのためにはインバータとくに
前記インバータ２及び乙のＷ／Ｌを大きくしてＯＮ抵抗
を前記Ｐウェル抵抗１Ｃに対して相対的に無視できる位
の小さな値にしておかなければならなかったからである
。
本発明の目的は一上記の問題を解決し、消費電流の少な
い時定数帰還型発振回路カー例を示すことにある。
い時定数帰還型発振回路カー例を示すことにある。
第３図は本発明の時定数帰還型発振回路の構成を示す回
路図である。１ｏは第１図の１と同様のＲＣ時定数回路
であり、キャパシター１０２及び１０ｂとＰウェル抵抗
１０ｃとにより構成されている。１１は前記ＲＣ時定数
回路１ｏからの信号電位■２と参照電位Ｖｒｅｆとの比
較を行なって、その結果を矩形波の形で出力するための
電圧コンパレータ、１２は前記電圧コンパレータ１１に
参照電位Ｖｒｅｆを供給オろための基準電圧回路として
設けられる抵抗分割回路、１３は前記ＲＣ時定数回路１
０のＰウェル抵抗１０ｃに電圧を印加するだめのインバ
ータ、１４は前記ＲＣ時定数回路１０のキャパシター１
０ａと前記インバータ１３に電圧を印加するためのイン
バータ、１５は前記電圧コンパレータ１１がらの信号を
反転増幅して前記・インバータ１４に印加する１こめの
インバータである。
路図である。１ｏは第１図の１と同様のＲＣ時定数回路
であり、キャパシター１０２及び１０ｂとＰウェル抵抗
１０ｃとにより構成されている。１１は前記ＲＣ時定数
回路１ｏからの信号電位■２と参照電位Ｖｒｅｆとの比
較を行なって、その結果を矩形波の形で出力するための
電圧コンパレータ、１２は前記電圧コンパレータ１１に
参照電位Ｖｒｅｆを供給オろための基準電圧回路として
設けられる抵抗分割回路、１３は前記ＲＣ時定数回路１
０のＰウェル抵抗１０ｃに電圧を印加するだめのインバ
ータ、１４は前記ＲＣ時定数回路１０のキャパシター１
０ａと前記インバータ１３に電圧を印加するためのイン
バータ、１５は前記電圧コンパレータ１１がらの信号を
反転増幅して前記・インバータ１４に印加する１こめの
インバータである。
さらに−前記電圧コンパレータ１１は電圧レギュレータ
部１１ａ−電圧比較部１１ｂ及び波形整形部１１ｃによ
り構成され、前記電圧レギーレータ部１１ａ＆！Ｐチャ
ネル・ＭＯ８ＦＥＴ１ｏ１．１０６とＮチャネル・ＭＯ
８ＦＥＴ１０２．１０４と抵抗Ｒ２とを図のように接続
することによりＮチャネル・ＭＯ８ＦＥＴ１０４のドレ
イン電圧をレギーレータ電圧Ｖｒとして出方できるよう
に構成され一前記電圧比較部１１ｂはＰチャネル−ＭＯ
８ＦＥＴ１０’６−１０８とＮチャネル・ＭＯ８ＦＢＴ
１０７．１０９及び−ゲートに前記Ｖｒが印加されるこ
とにより動作電流を決定するＮ チャネル−Ｍ ＯＳ
Ｆ Ｅ Ｔ １０５により構成され、Ｎチャネル・ＭＯ
３ＦＢＴ１０７のゲートに参照電圧Ｖｒｅｆ−Ｎチャネ
ル−Ｍ ＯＳ Ｆ Ｅ Ｔ １０９のゲートにＲＣ時定
数回路１ｏがらの出力電圧■２を供給することにより、
出力電圧Ｖｃ ｏｍとしてのＮチャネル・ＭＯ８ＦＥＴ
ＩＤ９のドレイン電圧が前記比較結果に応じた電位を示
すように構成されている。
部１１ａ−電圧比較部１１ｂ及び波形整形部１１ｃによ
り構成され、前記電圧レギーレータ部１１ａ＆！Ｐチャ
ネル・ＭＯ８ＦＥＴ１ｏ１．１０６とＮチャネル・ＭＯ
８ＦＥＴ１０２．１０４と抵抗Ｒ２とを図のように接続
することによりＮチャネル・ＭＯ８ＦＥＴ１０４のドレ
イン電圧をレギーレータ電圧Ｖｒとして出方できるよう
に構成され一前記電圧比較部１１ｂはＰチャネル−ＭＯ
８ＦＥＴ１０’６−１０８とＮチャネル・ＭＯ８ＦＢＴ
１０７．１０９及び−ゲートに前記Ｖｒが印加されるこ
とにより動作電流を決定するＮ チャネル−Ｍ ＯＳ
Ｆ Ｅ Ｔ １０５により構成され、Ｎチャネル・ＭＯ
３ＦＢＴ１０７のゲートに参照電圧Ｖｒｅｆ−Ｎチャネ
ル−Ｍ ＯＳ Ｆ Ｅ Ｔ １０９のゲートにＲＣ時定
数回路１ｏがらの出力電圧■２を供給することにより、
出力電圧Ｖｃ ｏｍとしてのＮチャネル・ＭＯ８ＦＥＴ
ＩＤ９のドレイン電圧が前記比較結果に応じた電位を示
すように構成されている。
さらに、前記波形整形部１１ｃはＰチャネル・ＭＯＳ
ＦＥＴ １１０とＮチャネ＃−ＭＯＳ ＦＢＴｌｌｌと
によりインバータとして動作するように構成され一前記
Ｖｃｏｍを入力し、出力信号Ｖ３を出力寸ろよ５になっ
ている。
ＦＥＴ １１０とＮチャネ＃−ＭＯＳ ＦＢＴｌｌｌと
によりインバータとして動作するように構成され一前記
Ｖｃｏｍを入力し、出力信号Ｖ３を出力寸ろよ５になっ
ている。
また、抵抗分割回路１２はＭＯ８抵抗Ｒ３及びＲ４によ
り構成され、ＶｓｓとＶｄｄの中間の電位を作り一前記
参照電圧Ｖｒｅｆとして出刃する１こめの回路であり、
出来るだけ大きな抵抗値とすることにより消費電流を少
なくしておくことが必要である。
り構成され、ＶｓｓとＶｄｄの中間の電位を作り一前記
参照電圧Ｖｒｅｆとして出刃する１こめの回路であり、
出来るだけ大きな抵抗値とすることにより消費電流を少
なくしておくことが必要である。
第３図に示した本発明の時定数帰還型発振回路は、次の
ように動作する。
ように動作する。
ＲＣ時定数回路１０の動作は、第１図のＲＣ時定数回路
１と全く同様であるが−その出力信号Ｖ２は電圧コンパ
レータ１１に印加され、電圧コンパレータは、■２がＶ
ｒｅｆよりも低い電位のときは“０パレベルを出力し、
高いときには“′１゛レベルを出力するように動作する
。この結果、前記ＲＣ時定数回路の出力信号■２は矩形
波に変換されてからインバータ１５に送られるため−イ
ンバータ１３〜１５０貫通電流は大幅に減少するのであ
る。
１と全く同様であるが−その出力信号Ｖ２は電圧コンパ
レータ１１に印加され、電圧コンパレータは、■２がＶ
ｒｅｆよりも低い電位のときは“０パレベルを出力し、
高いときには“′１゛レベルを出力するように動作する
。この結果、前記ＲＣ時定数回路の出力信号■２は矩形
波に変換されてからインバータ１５に送られるため−イ
ンバータ１３〜１５０貫通電流は大幅に減少するのであ
る。
第４図は、本発明の時定数帰還型発振回路の動作を示す
タイムチャートであり、Ｖ２はＲＣ時定数回路１０の出
力信号、Ｖｒｅｆは抵抗分割回路１６の出力信号、Ｖｃ
ｏｍは電圧コンパレータ１１の電圧比較部１１ｂの出力
信号、Ｖｏｕｔはインバータ１４の出力信号を示してお
り、１２は全体の消費電流を示している。図のように、
本発明の時定数帰還型発振回路の′消費電流■２は従来
の消費電流１１に比べて、定常的に流れる電流は電圧コ
ンパレータ１１の電圧レギュレータ部１１ａと抵抗分割
回路１２のために若干増加はしているが、インバータ群
１６〜１５の貫通電流が大幅に減少したため、全体とし
て極端に少なくなっている。
タイムチャートであり、Ｖ２はＲＣ時定数回路１０の出
力信号、Ｖｒｅｆは抵抗分割回路１６の出力信号、Ｖｃ
ｏｍは電圧コンパレータ１１の電圧比較部１１ｂの出力
信号、Ｖｏｕｔはインバータ１４の出力信号を示してお
り、１２は全体の消費電流を示している。図のように、
本発明の時定数帰還型発振回路の′消費電流■２は従来
の消費電流１１に比べて、定常的に流れる電流は電圧コ
ンパレータ１１の電圧レギュレータ部１１ａと抵抗分割
回路１２のために若干増加はしているが、インバータ群
１６〜１５の貫通電流が大幅に減少したため、全体とし
て極端に少なくなっている。
このように、本発明の時定数帰還型発振回路は、ｒ（Ｃ
時定数回路からの信号を電圧コンパレータによって矩形
波に変換してからインバータに印加することにより、イ
ンパークの貫通電流を大幅に減少し、少ない消費電流で
動作できるため、小型電子装置に色々な機能を持たせる
Ｔこめに搭載でき、極めて有効に利用できるものである
。
時定数回路からの信号を電圧コンパレータによって矩形
波に変換してからインバータに印加することにより、イ
ンパークの貫通電流を大幅に減少し、少ない消費電流で
動作できるため、小型電子装置に色々な機能を持たせる
Ｔこめに搭載でき、極めて有効に利用できるものである
。
第１図は従来の時定数帰還型発振回路の構成を示す回路
図−第２図は第１図の時定数帰還型発振回路の動作を示
すタイムチャート、第３図は本発明の時定数帰還型発振
回路の構成を示す回路図、第４図は本発明の時定数帰還
型発掘回路の動作を示すタイムチャートである。 １．１０・・・・・・ＲＣ時定数回路−１１・・・・・
・電圧コンパレータ、 １２・・・・・抵抗分割回路。 第１図 第２図
図−第２図は第１図の時定数帰還型発振回路の動作を示
すタイムチャート、第３図は本発明の時定数帰還型発振
回路の構成を示す回路図、第４図は本発明の時定数帰還
型発掘回路の動作を示すタイムチャートである。 １．１０・・・・・・ＲＣ時定数回路−１１・・・・・
・電圧コンパレータ、 １２・・・・・抵抗分割回路。 第１図 第２図
Claims (1)
- 時定数回路とインバータを有する時定数帰還型発振回路
において、前記時定数回路からの信号を入力信号とする
電圧コンパレータと参照区位を作るための基準電圧回路
とを備え、前記時定数回路からの出力信号と前記基準電
圧回路の出力とを比較した結果得られる信号を新たな時
定数信号として動作することを特徴とする時定数帰還型
発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6524483A JPS59191926A (ja) | 1983-04-15 | 1983-04-15 | 時定数帰還型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6524483A JPS59191926A (ja) | 1983-04-15 | 1983-04-15 | 時定数帰還型発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59191926A true JPS59191926A (ja) | 1984-10-31 |
Family
ID=13281299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6524483A Pending JPS59191926A (ja) | 1983-04-15 | 1983-04-15 | 時定数帰還型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59191926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
-
1983
- 1983-04-15 JP JP6524483A patent/JPS59191926A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110071704A (zh) * | 2019-04-26 | 2019-07-30 | 成都锐成芯微科技股份有限公司 | 一种环形rc振荡器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004335B1 (ko) | 전압제어발진회로 | |
| US4448549A (en) | Temperature sensing device | |
| JPH07114349B2 (ja) | デューティ制御回路装置 | |
| JPH0334619A (ja) | Ｃｒ型発振回路 | |
| JPS60223319A (ja) | ５０％デユ−テイサイクル出力信号を持つた周波数２倍器 | |
| US3721829A (en) | Autobalanced diode bridge sampling gate | |
| EP0320969B1 (en) | Oscillation circuit | |
| JP4060424B2 (ja) | チャージポンプ回路の駆動回路 | |
| CN112583355B (zh) | 高精度张弛振荡器 | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US4199693A (en) | Compensated MOS timing network | |
| JPH0258806B2 (ja) | ||
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPS59191926A (ja) | 時定数帰還型発振回路 | |
| GB2084421A (en) | Oscillator Circuit With Low Current Consumption | |
| JPS59178014A (ja) | 発振回路 | |
| JP3511753B2 (ja) | リングオシレータ及び発振方法 | |
| CN112311360A (zh) | 一种无需参考时钟的高精度振荡器 | |
| JPH0213821B2 (ja) | ||
| CN113258878B (zh) | 振荡器 | |
| CN117200700B (zh) | 一种低成本高精度环形振荡器电路及其控制方法 | |
| JPS63224410A (ja) | 電圧制御発振器 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JPS5919470Y2 (ja) | デュ−ティサイクル可変型非安定マルチバイブレ−タ | |
| JP3156323B2 (ja) | 発振回路 |